一種低漏磁電抗器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種應(yīng)用于電力系統(tǒng)領(lǐng)域的低漏磁電抗器。
【背景技術(shù)】
[0002]干式空心電抗器具有重量輕、機(jī)械強(qiáng)度高、電感線性度好和噪聲低等優(yōu)點，在電力、冶金、化工和電氣化鐵道等領(lǐng)域獲得廣泛應(yīng)用。普通空心電抗器在工作時，線圈外部的磁場呈軸對稱狀分布在空氣中，漏磁較大，成為變電站內(nèi)電磁污染的主要來源?？招碾娍蛊鞯膹?qiáng)磁場不但對周圍其他電氣設(shè)備產(chǎn)生影響，而且對職業(yè)暴露存在潛在的危害。為減少漏磁，中國專利200820028220.5提出一種無芯柱磁屏蔽三相干式電抗器，采用在三相線圈的上下方分別設(shè)置由導(dǎo)磁材料構(gòu)成的上下軛減少漏磁；美國專利US3014189提出了在電抗器內(nèi)部增加屏蔽措施，以減小電抗器的磁場對外部環(huán)境的干擾；P.E.Burke提出采用鋁導(dǎo)電盤電磁屏蔽抑制電抗器外部漏磁的方法(P.E.Burke, T.C.H.Lau, T.H.Fawz1.Shielding ofair core-reactors [J].1EEE Trans, on Magnetics, 1983, 19(5):2070-2072);也有文獻(xiàn)提出在空心電抗器外部的四周及上下端部均采用硅鋼片，構(gòu)成全磁屏蔽的整體(羅文驥.環(huán)保型全磁屏蔽空心電抗器的研制[J].陜西科技大學(xué)學(xué)報，2007，25 (4):44-47)。上述采用磁屏蔽或電磁屏蔽抑制空心電抗器漏磁的方法盡管可以將空間磁污染抑制到可接受的水平，但是各種屏蔽方法均會導(dǎo)致空心電抗器運行損耗的增加，以及引起電感參數(shù)的變化。如果空心電抗器不采用磁屏蔽方式也能產(chǎn)生比較低的漏磁，將具有十分積極的意義。為了降低空心電抗器或儲能線圈的空間漏磁，通常采用兩種方式:一種是采用多螺管平行排列方式(A.H.Moghadasi, H.Heydari, M.Farhad1.Pareto optimality for the design of SMESsolenoid coils verified by magnetic field analysis[J].1EEE Transact1ns onApplied Superconductivity, 2011, 21 (I): 13-20.)，一種是采用多螺管或線餅環(huán)形排列方式(H.Hayashi, K.Tsutsumi, F.Funaki, et al.Design study of IGJ class HTS-SMES(I)Conceptual design of a magnet system[J].Phisica C, 2001，357-360:1327-1331.)。中國專利201120304576.9還提出了在環(huán)形排列的多螺管電抗器端部設(shè)置導(dǎo)磁件以降低漏磁場的技術(shù)方案。盡管采用多螺管或線圈平行排列或者環(huán)形排列的電抗器都可以有效降低漏磁場，但是上述文獻(xiàn)中多個螺旋或線餅都采用串聯(lián)連接方式，這對于超導(dǎo)儲能線圈是可行的，但是對于面向與高壓大電流交流電力應(yīng)用的電抗器線圈卻是不可行的。如果僅采用串聯(lián)方式，環(huán)形電抗器組件的引出線距離很近，對高壓絕緣很不利，另外，也不利于電抗器載流能力的提升。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是克服現(xiàn)有空心電抗器漏磁較大的問題，以及現(xiàn)有環(huán)形排列的電抗器或儲能線圈內(nèi)部電抗器單元由于采用串聯(lián)連接方式而難以應(yīng)用于高電壓大電流場合的缺點，提出一種低漏磁電抗器。本發(fā)明將多個環(huán)形結(jié)構(gòu)電抗器組件串聯(lián)，或并聯(lián)，或串聯(lián)和并聯(lián)，并且在環(huán)形電抗器組件的電抗器單元之間采用并聯(lián)連接，一方面可以拉大環(huán)形電抗器組件引出線的距離，有利于高壓應(yīng)用，另一方面對提高電抗器的載流能力也是有益的。本發(fā)明可以有效降低空心電抗器的空間漏磁，防止漏磁對空間的污染。
[0004]本發(fā)明技術(shù)方案如下:
[0005]本發(fā)明低漏磁電抗器由aXb個環(huán)形結(jié)構(gòu)電抗器組件構(gòu)成，aXb個環(huán)形結(jié)構(gòu)電抗器組件為串聯(lián)或并聯(lián)，或串聯(lián)和并聯(lián)共用。其中a為環(huán)形結(jié)構(gòu)電抗器組件的串聯(lián)組數(shù)，a =I, 2，3，…，nl，nl彡I ;b為環(huán)形結(jié)構(gòu)電抗器組件的并聯(lián)組數(shù)，b = I, 2，3，…，n2，n2彡I。每一個環(huán)形結(jié)構(gòu)電抗器組件又由cXd個電抗器單元串聯(lián)和并聯(lián)構(gòu)成，c為電抗器單元的串聯(lián)組數(shù)，c = I, 2, 3，...，n3，n3彡I ;d為電抗器單元的并聯(lián)組數(shù)，d = 2，4，6，...，2n4，n4彡1，多個所述的電抗器單元圍繞其中心軸線布置，形成正多邊形的封閉環(huán)。所述的環(huán)形結(jié)構(gòu)電抗器組件中，其串聯(lián)支路內(nèi)部c個電抗器單元的繞向相同，d個并聯(lián)支路中，相鄰的兩并聯(lián)支路中電抗器單元的繞向相反。電抗器單元可采用圓形或D形的螺管結(jié)構(gòu)或餅式結(jié)構(gòu)制作。電抗器單元內(nèi)部及單元之間留有散熱通道。
[0006]本發(fā)明具有以下優(yōu)點:
[0007](I)本發(fā)明低漏磁電抗器由于采用了單元模塊化的結(jié)構(gòu)，并且每個環(huán)形結(jié)構(gòu)電抗器組件的漏磁都比較低，互相之間的影響也比較小，其電壓、電流、電抗參數(shù)調(diào)節(jié)方便，適應(yīng)性強(qiáng)，可應(yīng)用于各種不同場合；
[0008](2)本發(fā)明低漏磁電抗器由于磁污染低，可安裝于空間比較狹窄的箱式變電站或地下變電站中。
【附圖說明】
[0009]以下結(jié)合附圖和【具體實施方式】對本發(fā)明作進(jìn)一步說明。
[0010]圖1為本發(fā)明實施例1由3個環(huán)形結(jié)構(gòu)電抗器組件串聯(lián)組成的低漏磁電抗器結(jié)構(gòu)示意圖；
[0011]圖2為本發(fā)明實施例2由3個環(huán)形結(jié)構(gòu)電抗器組件并聯(lián)組成的低漏磁電抗器結(jié)構(gòu)示意圖；
[0012]圖3為本發(fā)明具體實施例3結(jié)構(gòu)示意圖；
[0013]圖4為本發(fā)明具體實施例4結(jié)構(gòu)示意圖；
[0014]圖5為本發(fā)明環(huán)形結(jié)構(gòu)電抗器組件磁場分布俯視圖；
[0015]圖6為本發(fā)明環(huán)形結(jié)構(gòu)電抗器組件磁場分布正視圖；
[0016]圖7為本發(fā)明環(huán)形結(jié)構(gòu)電抗器組件沿OA線上的磁場分布圖；
[0017]圖8為本發(fā)明環(huán)形結(jié)構(gòu)電抗器組件沿OB線上的磁場分布圖；
[0018]圖9為本發(fā)明環(huán)形結(jié)構(gòu)電抗器組件沿⑶線上的磁場分布圖。
【具體實施方式】
[0019]圖1所示為本發(fā)明實施例1。該實施例由3個環(huán)形結(jié)構(gòu)電抗器組件Gl、G2、G3串聯(lián)組成低漏磁電抗器。電流從第一環(huán)形結(jié)構(gòu)電抗器組件Gl進(jìn)線端流入，然后從第一環(huán)形結(jié)構(gòu)電抗器組件Gl出線端流出進(jìn)入第二環(huán)形結(jié)構(gòu)電抗器組件G2的進(jìn)線端，然后從第二環(huán)形結(jié)構(gòu)電抗器組件G2的出線端流出，進(jìn)入第三環(huán)形結(jié)構(gòu)電抗器組件G3的進(jìn)線端，最后從第三環(huán)形結(jié)構(gòu)電抗