一種半導(dǎo)體器件的柵極結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別是涉及一種半導(dǎo)體器件的柵極結(jié)構(gòu)，還涉及一種半導(dǎo)體器件的柵極結(jié)構(gòu)的制造方法。
【背景技術(shù)】
[0002]功率VDMOS (垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)晶體管)和功率IGBT (絕緣柵雙極型晶體管)器件在功率驅(qū)動市場的需求量巨大，在人們的日常生活、工農(nóng)業(yè)生產(chǎn)、國防和航天科技中隨處可見，但在競爭日益激烈和越來越重視生產(chǎn)成本的今天，功率器件生產(chǎn)廠家面臨著制作高性能器件和減小生產(chǎn)成本的巨大壓力?，F(xiàn)有功率器件VDMOS和IGBT的多晶柵由于較寬，使整個器件的柵面積大，從而柵電荷Qg很大，嚴重影響了器件的高頻特性。特別是對于大電流功率器件而言，這一制約因素更加明顯。如何減少柵電荷Qg，提高功率器件的開關(guān)工作頻率成為功率器件制造中需要迫切解決的問題。并且，現(xiàn)有功率器件VDMOS和IGBT由于要滿足一定的電流特性和一定的導(dǎo)通電阻，采用常規(guī)柵寬時，芯片面積要做得較大才能滿足相應(yīng)的電流特性。
[0003]—種減小柵電荷Qg的方法是，在有源區(qū)多晶硅柵極和柵氧下面的正中央保留一定的場氧，其寬度小于多晶硅柵極的寬度。這種減少Q(mào)g的方法存在的問題是對減小Qg作用有限，器件頻率特性雖有所改善，但仍不能滿足高頻開關(guān)工作特性的需要。

【發(fā)明內(nèi)容】

[0004]基于此，有必要提供一種能夠減小柵電荷Qg的半導(dǎo)體器件的柵極結(jié)構(gòu)。
[0005]—種半導(dǎo)體器件的柵極結(jié)構(gòu)，包括位于襯底上的柵氧化層，位于柵氧化層上的場氧結(jié)構(gòu)，以及位于柵氧化層和場氧結(jié)構(gòu)上的多晶硅分裂柵；所述多晶硅分裂柵包括相互分離的第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，所述場氧結(jié)構(gòu)的寬度小于所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)之間相互背離的兩面的距離、且大于第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)之間的間隔，所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)之間的間隔區(qū)域在場氧結(jié)構(gòu)上的正投影不應(yīng)超出場氧結(jié)構(gòu)的邊緣。
[0006]在其中一個實施例中，所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)相互背離的兩面的距離為9微米?15微米，所述間隔區(qū)域的寬度為I微米?5微米，所述場氧結(jié)構(gòu)的寬度為3微米?7微米。
[0007]在其中一個實施例中，所述場氧結(jié)構(gòu)在寬度方向上比所述間隔區(qū)域的兩邊各寬出I?3微米。
[0008]在其中一個實施例中，所述襯底內(nèi)還包括阱區(qū)，所述阱區(qū)與場氧結(jié)構(gòu)在橫向上存在間隔以保證阱區(qū)不會延伸至場氧結(jié)構(gòu)。
[0009]在其中一個實施例中，所述場氧結(jié)構(gòu)的厚度為I微米?2微米，場氧結(jié)構(gòu)兩側(cè)的柵氧化層的厚度為0.05微米?0.12微米。
[0010]還有必要提供一種半導(dǎo)體器件的柵極結(jié)構(gòu)的制造方法。
[0011]—種半導(dǎo)體器件的柵極結(jié)構(gòu)的制造方法，包括下列步驟:提供襯底；在所述襯底上熱氧化生長場氧化層；光刻并刻蝕所述場氧化層，形成屬于柵極結(jié)構(gòu)的場氧結(jié)構(gòu)；在所述場氧結(jié)構(gòu)兩側(cè)熱氧化生長柵氧化層；在所述場氧結(jié)構(gòu)和柵氧化層上淀積多晶硅；進行多晶娃光刻和刻蝕，將多晶娃中間挖掉一塊形成相互分離的第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，作為多晶硅分裂柵；挖掉的區(qū)域在場氧結(jié)構(gòu)上的正投影不應(yīng)超出場氧結(jié)構(gòu)的邊緣，所述場氧結(jié)構(gòu)的寬度小于所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)之間相互背離的兩面的距離、且大于所述挖掉的區(qū)域的寬度。
[0012]在其中一個實施例中，所述進行多晶硅光刻和刻蝕的步驟之后，還包括步驟:在所述襯底內(nèi)形成P阱；在所述P阱內(nèi)形成N型區(qū)。
[0013]在其中一個實施例中，所述在P阱內(nèi)形成N型區(qū)的步驟之前，還包括進行N+光刻、N+注入與N+去膠的步驟，所述N+光刻形成的光刻膠將所述挖掉的區(qū)域覆蓋從而在N+注入時對離子進行阻擋。
[0014]在其中一個實施例中，所述在襯底上熱氧化生長場氧化層的步驟中，熱氧化溫度為1000°C — 1100°C，場氧化層厚度為I微米?2微米；所述在場氧結(jié)構(gòu)兩側(cè)熱氧化生長柵氧化層的步驟中，熱氧化溫度為850°C — 1000°C，柵氧化層厚度為0.05微米?0.12微米。
[0015]在其中一個實施例中，所述在場氧結(jié)構(gòu)和柵氧化層上淀積多晶硅的步驟是采用低壓化學(xué)氣相淀積工藝，淀積的多晶硅厚度為0.6微米?I微米，反應(yīng)溫度為550°C — 650°C。
[0016]上述半導(dǎo)體器件的柵極結(jié)構(gòu)，由于把多晶硅柵的中部挖掉了一塊，從而使柵電荷Qg大幅度減少。同時，柵氧化層上方設(shè)有部分場氧結(jié)構(gòu)，對減少柵電荷Qg也有一定的作用。由于這兩種因素共同作用，能較大地減少柵電荷Qg。另一方面，由于柵電荷Qg大幅減小，因此可以將柵寬做得較大，使JFET電阻大大減小，導(dǎo)通電流大大增大，單位面積的導(dǎo)通電阻大大減小，從而可以用較小的芯片面積得到較大的導(dǎo)通電流和較小的導(dǎo)通電阻，比傳統(tǒng)工藝生產(chǎn)的功率VDMOS和IGBT的芯片面積減小較多，能大大降低生產(chǎn)成本。
【附圖說明】
[0017]圖1是分裂柵的結(jié)構(gòu)示意圖；
[0018]圖2是一實施例中半導(dǎo)體器件的柵極結(jié)構(gòu)的剖面示意圖；
[0019]圖3是一實施例中柵極結(jié)構(gòu)的場氧結(jié)構(gòu)與其他部分的寬度關(guān)系示意圖；
[0020]圖4是一實施例中半導(dǎo)體器件的柵極結(jié)構(gòu)的制造方法的流程圖。
【具體實施方式】
[0021]為了便于理解本發(fā)明，下面將參照相關(guān)附圖對本發(fā)明進行更全面的描述。附圖中給出了本發(fā)明的首選實施例。但是，本發(fā)明可以以許多不同的形式來實現(xiàn)，并不限于本文所描述的實施例。相反地，提供這些實施例的目的是使對本發(fā)明的公開內(nèi)容更加透徹全面。
[0022]除非另有定義，本文所使用的所有的技術(shù)和科學(xué)術(shù)語與屬于本發(fā)明的技術(shù)領(lǐng)域的技術(shù)人員通常理解的含義相同。本文中在本發(fā)明的說明書中所使用的術(shù)語只是為了描述具體的實施例的目的，不是旨在于限制本發(fā)明。本文所使用的術(shù)語“及/或”包括一個或多個相關(guān)的所列項目的任意的和所有的組合。
[0023]為了減小柵電荷Qg，本發(fā)明采用分裂柵的結(jié)構(gòu)，具體參見圖1，分裂柵是在傳統(tǒng)的柵極結(jié)構(gòu)基礎(chǔ)上將多晶硅柵的中部通過刻蝕工藝挖掉一塊(即圖1中的區(qū)域103)，從而得到由兩邊剩余的第一柵極結(jié)構(gòu)102和第二柵極結(jié)構(gòu)104組成的多晶硅分裂柵。因多晶柵、場氧、柵氧和襯底共同構(gòu)成一個電容器，這個電容器的極板面積(即多晶柵底面的面積)越大，輸入電容Ciss也就越大。柵電荷Qg描述的是這個電容器儲存電荷的能力的大小，輸入電容Ciss越大，柵電荷Qg也就越大，則器件的開關(guān)速度也就越慢。將區(qū)域103的多晶硅挖掉，多晶柵的底面積減小，就能夠減小器件的柵電荷Qg。
[0024]圖2是一實施例中半導(dǎo)體器件的柵極結(jié)構(gòu)的剖面示意圖。柵極結(jié)構(gòu)包括位于襯底10上的柵氧化層24，位于柵氧化層24上的場氧結(jié)構(gòu)22，以及位于柵氧化層24和場氧結(jié)構(gòu)22上的多晶硅分裂柵26。由于厚場氧的阻擋，熱生長柵氧化層24時氧氣難以穿過場氧結(jié)構(gòu)22并與下方的襯底10接觸，場氧結(jié)構(gòu)22下方的柵氧厚度可忽略不計，故圖2中并未繪出場氧結(jié)構(gòu)22下方的柵氧。多晶硅分裂柵包括相互分離的第一柵極結(jié)構(gòu)和262第二柵極結(jié)構(gòu)264。場氧結(jié)構(gòu)22的寬度小于第一柵極結(jié)構(gòu)262和第二柵極結(jié)構(gòu)264之間相互背離的兩面的距離、且大于第一柵極結(jié)構(gòu)262和第二柵極結(jié)構(gòu)264之間的間隔。如前述，第一柵極結(jié)構(gòu)262和第二柵極結(jié)構(gòu)264之間的間隔區(qū)域25可以是通過在刻蝕時將多晶硅柵中間挖去一塊形成的。間隔區(qū)域25位于場氧結(jié)構(gòu)22的正上方以保證間隔區(qū)域25在場氧結(jié)構(gòu)22上的正投影不會超出場氧結(jié)構(gòu)22的邊緣，換句話說只要保證間隔區(qū)域25在場氧結(jié)構(gòu)22的范圍內(nèi)，那么位置稍微偏一些也是可以的，并不需要嚴格居中。
[0025]間隔區(qū)域25下方的場氧結(jié)構(gòu)22可以在阱區(qū)注入、N+注入和P+注入時，阻擋注入離子從間隔區(qū)域25注入到源區(qū)，避免導(dǎo)通電阻Rdon和漏電流Idss增大。
[0026]上述半導(dǎo)體器件的柵極結(jié)構(gòu)，由于把多晶硅柵的中部挖掉了一塊，從而使柵電荷Qg大幅度減少。同時，場氧結(jié)構(gòu)22對減少柵電荷Qg也有一定的作用。由于這兩種因素共同作用，能較大地減少柵電荷Qg。
[0027]另一方面，由于柵電荷Qg大幅減小，因此可以將柵寬做得較大，使JFET電阻(頸區(qū)電阻)大大減小，導(dǎo)通電流大大增大，使單位面積的導(dǎo)通電阻(即比導(dǎo)通電阻)大大減小，從而可以用較小的芯片面積得到較大的導(dǎo)通電流和較小的導(dǎo)通電阻，比常規(guī)工藝生產(chǎn)的功率VDMOS和IGBT的芯片面積減小較多，能大大降低生產(chǎn)成本。
[0028]請一并結(jié)合圖3(圖3中省略了器件各結(jié)構(gòu)的標號)，在一個實施例中，第一柵極結(jié)構(gòu)262的左邊到第二柵極結(jié)構(gòu)264右邊的距離a為9微米?15微米，間隔區(qū)域25的寬度c為I微米?5微米，場氧結(jié)構(gòu)22的寬度b為3微米?7微米。這樣一來，場氧結(jié)構(gòu)22在寬度方向上比間隔區(qū)域25的兩邊各寬出I?3微米?？梢岳斫獾?，第一柵極結(jié)構(gòu)262和第二柵極結(jié)構(gòu)264下方(而不是間隔區(qū)域25下方)保留足夠?qū)挾鹊膱鲅踅Y(jié)構(gòu)22，有利于減小柵電荷Qg。
[0029]如圖2所示，襯底10內(nèi)還包括阱區(qū)12。在本實施例中，襯底10為N-型襯底，阱區(qū)12為P阱。阱區(qū)12內(nèi)還形成有N型區(qū)14。阱區(qū)12內(nèi)部在開啟電壓的作用下形成導(dǎo)電溝道，N型區(qū)14中的電子經(jīng)導(dǎo)電溝道、JFET區(qū)和體區(qū)而到達器件最下方的漏區(qū)，形