具有復合低k電流阻擋層的垂直氮化鎵基異質結場效應管的制作方法
【技術領域】
[0001] 本發(fā)明涉及半導體高耐壓器件領域，具體是指具有復合低K電流阻擋層的垂直氮 化鎵基異質結場效應管。
【背景技術】
[0002] 氮化嫁基異質結場效應晶體管（GaN Heterojunction Field-Effect Transistor，GaN HFET)不但具有禁帶寬度大、臨界擊穿電場高、電子飽和速度高、導熱性能 好、抗輻射和良好的化學穩(wěn)定性等優(yōu)異特性，同時氮化鎵（GaN)材料可以與鋁鎵氮（AlGaN) 等材料形成具有高濃度和高迀移率的二維電子氣異質結溝道，因此特別適用于高壓、大功 率和高溫應用，是電力電子應用最具潛力的晶體管之一。
[0003] 現(xiàn)有的高耐壓GaN HFET結構主要為橫向器件，器件基本結構如圖1所示。器件主 要包括襯底，GaN緩沖層，AlGaN勢皇層以及AlGaN勢皇層上形成的源極、漏極和柵極，其中 源極和漏極與AlGaN勢皇層形成歐姆接觸，柵極與AlGaN勢皇層形成肖特基接觸。但是對 于橫向GaN HFET而言，在截止狀態(tài)下，從源極注入的電子可以經(jīng)過GaN緩沖層到達漏極，形 成漏電通道，過大的緩沖層泄漏電流會導致器件提前擊穿，無法充分發(fā)揮GaN材料的高耐 壓優(yōu)勢，從而限制GaN HFET在高壓方面的應用。同時橫向GaN HFET器件主要依靠柵極與 漏極之間的有源區(qū)來承受耐壓，要獲得大的擊穿電壓，需設計很大的柵極與漏極間距，從而 會增大芯片面積，不利于現(xiàn)代電力電子系統(tǒng)便攜化、小型化的發(fā)展趨勢。
[0004] 與橫向GaN HFET相比，垂直GaN異質結場效應晶體管（GaN Vertical Heterojunction Field-Effect Transistor，GaN VHFET)結構可以有效地解決以上問題。 常規(guī)GaN VHFET結構如圖2所示，器件主要包括漏極、n+-GaN襯底、n-GaN緩沖層、p-GaN 電流阻擋層、GaN溝道層、AlGaN勢皇層和AlGaN勢皇層上形成的柵極和源極，其中漏極與 n +-GaN襯底形成歐姆接觸，源極與AlGaN勢皇層形成歐姆接觸，柵極與AlGaN勢皇層形成肖 特基接觸。與橫向GaN HFET相比，GaN VHFET存在以下優(yōu)勢：器件主要通過柵極與漏極之 間的縱向間距，即n-GaN緩沖層來承受耐壓，器件橫向尺寸可以設計的非常小，有效節(jié)省芯 片面積；同時P-GaN電流阻擋層與n-GaN緩沖層之間形成的p-n結可以有效阻擋從源極注 入的電子，從而抑制器件緩沖層泄漏電流。除此之外，GaN VHFET結構還具有便于封裝、低 溝道溫度等多方面優(yōu)點。
[0005] 對于常規(guī)GaN VHFET結構而言，器件主要依靠p-GaN電流阻擋層與n-GaN緩沖層 之間形成的P-n結來承受耐壓，器件內(nèi)峰值電場達到臨界電場或者泄漏電流達到閾值時， n-GaN緩沖層內(nèi)耗盡區(qū)寬度的大小決定了器件的擊穿電壓，隨著n-GaN緩沖層厚度的增大， 擊穿時n-GaN內(nèi)的耗盡區(qū)寬度也隨之增大，但是當n-GaN緩沖層厚度超過一定值后，擊穿時 n-GaN內(nèi)的耗盡區(qū)寬度達到飽和，器件的擊穿電壓也達到飽和，不再隨著n-GaN緩沖層厚度 的增大而增大，從而限制了 GaN VHFET的高耐壓應用。同時n-GaN緩沖層內(nèi)的垂直電場強 度會隨著遠離P-GaN電流阻擋層與n-GaN緩沖層之間的p-n結界面而逐漸降低，由于器件 擊穿電壓等于n-GaN緩沖層內(nèi)的垂直電場強度沿著垂直方向的積分，不斷降低的垂直電場 強度使得器件的擊穿電壓無法達到GaN材料極限，不能充分發(fā)揮GaN基器件的高耐壓優(yōu)勢。
[0006] 此外，Mg是目前實現(xiàn)p型摻雜最理想的雜質，然而其激活能過高，激活困難，作為 電流阻擋層的P-GaN的制作仍然是一個難題。與此同時，利用p-GaN實現(xiàn)電流阻擋，其抑制 電流效果取決于P-GaN的質量以及摻雜，而反偏p-n結其本身就有微小電流通過，電流泄漏 現(xiàn)象無法避免。

【發(fā)明內(nèi)容】

[0007] 針對常規(guī)GaNVHFET器件存在的問題，本發(fā)明提供了一種能將器件擊穿電壓提高 接近極限的具有復合低K電流阻擋層的垂直氮化鎵基異質結場效應晶體管。
[0008] 本發(fā)明通過下述技術方案實現(xiàn)：具有復合低K電流阻擋層的垂直氮化鎵基異質結 場效應管，從上至下主要由勢皇層、溝道層、n+-GaN襯底、漏極組成，在所述勢皇層上部設有 源極和柵極，而在溝道層與Ii+-GaN襯底之間設有電流阻擋層、n-GaN緩沖層，在所述電流阻 擋層中心設有寬度為Lap的孔徑，該孔徑嵌套在n+-GaN襯底上部；且電流阻擋層由絕緣電 介質構成，并在電流阻擋層內(nèi)設有低K絕緣電介質層。由于阻擋層材料耐壓能力超過GaN， 從而器件擊穿電壓由n-GaN緩沖層決定。通過在電流阻擋層內(nèi)引入低K絕緣電介質層，擊 穿時阻擋層材料與低K絕緣電介質界面存在電場的不連續(xù)，在該處將引入一個很高峰值 的電場，使得器件緩沖層中電場受到調(diào)制，充分優(yōu)化后緩沖層中的電場在垂直方向可保持 3. 4MV/cm基本不變，這使得本發(fā)明的器件擊穿電壓達到GaN材料耐壓極限。
[0009] 所述的電流阻擋層上表面與GaN溝道層相連，下表面與n+-GaN襯底相連，并分為 兩部分，沿著水平方向分別位于n-GaN緩沖層兩側。
[0010] 為更好地實現(xiàn)本發(fā)明，進一步地，所述低K絕緣電介質層沿著垂直方向，從上至下 共分為n層，n為正整數(shù)，n的范圍為1彡n彡1000。
[0011] 為更好地實現(xiàn)本發(fā)明，進一步地，所述低K絕緣電介質層的每一層分為兩部分，沿 著水平方向分別位于n-GaN緩沖層兩側并且沿n-GaN緩沖層的垂直中心線對稱設置。
[0012] 為更好地實現(xiàn)本發(fā)明，進一步地，所述的低K絕緣電介質層長度為Llk，其范圍為 Inm彡Llk彡L 其中Lc^為電流阻擋層長度；所述的低K絕緣電介質層厚度為Tlk，其范圍 為Inm彡KT其中Tcbl為電流阻擋層厚度。
[0013] 為更好地實現(xiàn)本發(fā)明，進一步地，所述的低K絕緣電介質層相鄰兩層之間距離為 T11,其范圍為0彡T11S30ym。
[0014] 為更好地實現(xiàn)本發(fā)明，進一步地，所述的低K絕緣電介質層頂層與溝道層之間的 距離為IY_C，其范圍為Inm彡K15ym;低K絕緣電介質層底層與n+-GaN襯底之間的距 離為TY_S，其范圍為0彡IVsS15ym。
[0015] 為更好地實現(xiàn)本發(fā)明，進一步地，所述的低K絕緣電介質層的形狀為長方形。低K 絕緣電介質層的形狀不僅限于長方形，還包括橢圓、圓形、三角形、梯形、六邊形以及其他形 狀，僅是在一般情況下采用長方形結構。
[0016] 為更好地實現(xiàn)本發(fā)明，進一步地，所述電流阻擋層的材料為介電常數(shù)為K1的絕緣 電介質，其中K1滿足KK1S100。
[0017] 為更好地實現(xiàn)本發(fā)明，進一步地，所述低K絕緣電介質層的材料為介電常數(shù)為K2 的絕緣電介質，其中K2滿足1〈K2彡Kp
[0018] 本發(fā)明與現(xiàn)有技術相比，具有以下優(yōu)點及有益效果：
[0019] 本發(fā)明通過在電流阻擋層內(nèi)引入低K絕緣電介質層，擊穿時阻擋層材料與低K絕 緣電介質界面存在電場的不連續(xù)，在該處將引入一個很高峰值的電場，使得器件緩沖層中 電場受到調(diào)制，大大提高了緩沖層中的電場分布均勻性，充分優(yōu)化后緩沖層中的電場在垂 直方向可保持3. 4MV/cm基本不變，這使得本發(fā)明的器件擊穿電壓達到GaN材料耐壓極限。 此外，本結構器件不存在P型摻雜制作的困難，且絕緣材料對電流的阻擋效果也遠超過利 用P-GaN對電流進行阻擋。
【附圖說明】
[0020] 圖1為現(xiàn)有技術橫向GaN HFET橫截面結構示意圖；
[0021] 圖2為現(xiàn)有技術GaN VHFET橫截面結構示意圖；
[0022] 圖3為本發(fā)明結構器件橫截面結構示意圖；
[0023] 圖4為本發(fā)明提供的GaN復合低K電流阻擋層場效應管與常規(guī)GaN VHFET擊穿時 A-A'截面處垂直電場分布比較；
[0024] 圖5為本發(fā)明提供的GaN復合低K電流阻擋層場效應管與常規(guī)GaN VHFET截止狀 態(tài)下?lián)舸┨匦员容^。
[0025] 其中：101 -源極，102 -柵極，103 -勢皇層，104 -溝道層，105 - n-GaN緩沖層， 202 - n+-GaN襯底，203 -漏極，301-電流阻擋層，302 -低K絕緣電介質層。
【具體實施方式】
[0026] 下面結合實施例對本發(fā)明作進一步地詳細說明，但本發(fā)明的實施方式不限于此。
[0027] 圖1是己有技術橫向GaN HFET結構示意圖，從下至上主要包括襯底，氮化鎵（GaN) 緩沖層，氮化鎵（GaN)溝道層，鋁鎵氮（AlGaN)勢皇層以及鋁鎵氮（AlGaN)勢皇層上形成的 源極、漏極和柵極，其中源極和漏極與鋁鎵氮（AlGaN)勢皇層形成歐姆接觸，柵極與鋁鎵氮 (AlGaN)勢皇層形成肖特基接觸。
[0028] 圖2是常規(guī)GaN VHFET結構示意圖，從下至上主要包括漏極，n+-GaN襯底，n-GaN 緩沖層，P-GaN電流阻擋層，GaN溝道層，AlGaN勢皇層以及AlGaN勢皇層上形成的源極和柵 極，其中源極和漏極均為歐姆接觸，柵極為肖特基接觸。
[0029] 實施例1:
[0030] 本實施例主要結構，如圖3所示，包括勢皇層103,所述勢皇層103上部設有源極 101和柵極102,下部為溝道層104、電流阻擋層301、n-GaN緩沖層105、n+-GaN襯底202、