一種半導體器件及其制造方法
【技術領域】
[0001]本發(fā)明涉及半導體制造工藝，具體而言涉及一種用于相變隨機存取存儲器的底部電極的制作方法和具有采用該方法制作的底部電極的相變隨機存取存儲器。
【背景技術】
[0002]相變存儲器(PCM)是一種具有高讀取/寫入速度的存儲器，其廣泛應用于集成電路中。集成相變存儲器的關鍵步驟是形成用于連通金屬電極和相變材料層的底部電極(Bottom Electrode),底部電極從相變材料(GST)層的底部接觸相變材料層。當一定強度的電流經(jīng)過底部電極時，底部電極產(chǎn)生焦耳熱以改變相變材料層的相變狀態(tài)，從而控制相變存儲器的工作狀態(tài)，即相變材料層由非晶態(tài)轉(zhuǎn)變到晶態(tài)時實現(xiàn)相變存儲器的寫入數(shù)據(jù)的功能，相變材料層由晶態(tài)轉(zhuǎn)變到非晶態(tài)時實現(xiàn)相變存儲器的讀出數(shù)據(jù)的功能。
[0003]為了降低相變隨機存取存儲器的驅(qū)動功耗，應當減小底部電極與相變材料層的接觸面積。因此，現(xiàn)有技術通過形成具有小側(cè)面尺寸的電極來作為底部電極，當一弱電流經(jīng)過底部電極時，底部電極就可以產(chǎn)生足夠大的焦耳熱。
[0004]采用現(xiàn)有工藝制作上述底部電極的工藝步驟如下:首先，如圖1A所示，在其中形成有金屬電極102 (其下端連通形成于半導體襯底上的電路元件(包括開關裝置))的層間介電層101上依次沉積形成硬掩膜疊層結(jié)構(gòu)和具有金屬電極102的頂部圖案107的光刻膠層106，所述硬掩膜疊層結(jié)構(gòu)包括自下而上層疊的緩沖層103、第一硬掩膜層104和第二硬掩膜層105，緩沖層103、第一硬掩膜層104和第二硬掩膜層105的構(gòu)成材料可以分別為采用等離子體增強化學氣相沉積工藝形成的氧化物、氮氧化硅和采用等離子體增強化學氣相沉積工藝形成的氧化物；接著，如圖1B所示，以光刻膠層106為掩膜，通過實施第一蝕刻在第一硬掩膜層104和第二硬掩膜層105中形成第一通孔107’，露出緩沖層103，而后通過灰化工藝去除光刻膠層106 ;接著，如圖1C所示，在硬掩膜疊層結(jié)構(gòu)上沉積形成側(cè)墻材料層108，覆蓋第一通孔107’的側(cè)壁和底部；接著，如圖1D所示，實施第二蝕刻蝕刻側(cè)墻材料層108，露出緩沖層103的同時，使覆蓋第一通孔107’的側(cè)壁的側(cè)墻材料層108構(gòu)成用于填充底部電極的第二通孔的圖案109 ;接著，如圖1E所示，以經(jīng)過所述第二蝕刻的側(cè)墻材料層108為掩膜，實施第三蝕刻蝕刻緩沖層103，露出金屬電極102的同時，形成用于填充底部電極的第二通孔109’ ；接著，如圖1F所示，沉積底部電極材料層110，以完全填充第二通孔109’，而后執(zhí)行化學機械研磨直至露出第二硬掩膜層105和側(cè)墻材料層108 ;接著，如圖1G所示，回蝕刻底部電極材料層110，完成所述底部電極的制作。接下來,形成連通底部電極材料層110的自下而上層疊的相變材料層和另一金屬電極。
[0005]在上述工藝過程中，通常選用金屬鎢作為底部電極材料層110的構(gòu)成材料，這是因為金屬鎢構(gòu)成的底部電極具有超過99%的實現(xiàn)寫入數(shù)據(jù)功能的良率。然而，隨著半導體制造工藝節(jié)點的不斷降低，第二通孔109’的開口尺寸也隨之不斷縮減，導致通過沉積工藝填充金屬鎢于第二通孔109’的工藝窗口達到臨界極限，進而造成形成的底部電極的性能指標達不到預期的要求，引起器件良率的下降。
[0006]因此，需要提出一種方法，以解決上述問題。

【發(fā)明內(nèi)容】

[0007]針對現(xiàn)有技術的不足，本發(fā)明提供一種半導體器件的制造方法，包括:提供半導體襯底，在所述半導體襯底上形成有層間介質(zhì)層，在所述層間介質(zhì)層中形成有第一金屬電極；在所述層間介質(zhì)層中形成用于填充底部電極的通孔，所述通孔露出部分所述第一金屬電極的上表面；形成完全填充所述通孔的碳納米管，所述碳納米管作為所述底部電極。
[0008]進一步，采用化學氣相沉積工藝形成所述碳納米管，沉積溫度低于400°C。
[0009]進一步，實施所述沉積工藝之前，在所述通孔的側(cè)壁和底部形成鈷基催化劑。
[0010]進一步，實施所述沉積工藝之后，形成的所述碳納米管的高度高于所述通孔的深度。
[0011]進一步，實施所述沉積工藝之后，還包括執(zhí)行化學機械研磨的步驟，實施所述研磨之后，所述碳納米管的高度等于所述通孔的深度。
[0012]進一步，實施所述研磨之前，還包括沉積犧牲材料層以覆蓋所述碳納米管的步驟；實施所述研磨之后，所述犧牲材料層被完全去除。
[0013]進一步，實施所述研磨之后，還包括依次形成相變材料層和第二金屬電極的步驟，使由所述碳納米管構(gòu)成的底部電極的上端接觸所述相變材料層。
[0014]進一步，所述半導體器件為相變存儲器，所述第一金屬電極的下端連通形成于所述半導體襯底上的電子元件，所述第一金屬電極的上端連通所述底部電極的下端。
[0015]本發(fā)明還提供一種采用上述制造方法中的任一方法形成的半導體器件，所述半導體器件中的底部電極由碳納米管構(gòu)成。
[0016]根據(jù)本發(fā)明，在沉積工藝窗口達到臨界極限的情況下，形成的碳納米管能夠滿足對于底部電極的預期性能指標的要求，從而提升器件的良率。
【附圖說明】
[0017]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0018]附圖中:
[0019]圖1A-圖1G為根據(jù)現(xiàn)有技術制作用于相變隨機存取存儲器的底部電極而依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0020]圖2A-圖2H為根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0021]圖3為根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟的流程圖。
【具體實施方式】
[0022]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。
[0023]為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟，以便闡釋本發(fā)明提出的用于相變隨機存取存儲器的底部電極的制作方法和具有采用該方法制作的底部電極的相變隨機存取存儲器。顯然，本發(fā)明的施行并不限定于半導體領域的技術人員所熟習的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0024]應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0025][示例性實施例]
[0026]下面，參照圖2A-圖2H和圖3來描述根據(jù)本發(fā)明示例性實施例的方法制作用于相變隨機存取存儲器的底部電極的詳細步驟。
[0027]參照圖2A-圖2H，其中示出了根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖。
[0028]首先，如圖2A所示，提供半導體襯底200，半導體襯底200的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實施例中，半導體襯底200選用單晶硅材料構(gòu)成。在半導體襯底200中形成