一種雙重圖形及半導體器件結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導體制造領(lǐng)域，特別是涉及一種雙重圖形及半導體器件結(jié)構(gòu)的制作方法。
【背景技術(shù)】
[0002]隨著半導體技術(shù)的不斷進步，器件的功能不斷強大，隨之而來的是半導體制造難度的與日俱增。目前，在32nm及其以下技術(shù)節(jié)點上，應(yīng)用于關(guān)鍵層次的光刻工藝，由于其所需的分辨率指標已經(jīng)超過現(xiàn)有的光學光刻平臺的極限能力，業(yè)界采用了多種技術(shù)方案來解決該技術(shù)問題，而根據(jù)ITRS路線圖所示,雙重圖形化技術(shù)(Double PatterningTechnology，簡稱DPT)、極紫外線技術(shù)(EUV)、電子術(shù)直寫(EBL)等技術(shù)方案都被業(yè)界寄予了厚望。
[0003]其中，雙重圖形化技術(shù)(DPT)是將一套高密度的電路圖形分解拆分為兩套或多套密集度較低的電路圖，然后將它們印制到目標晶圓上。雙重圖形曝光有多種不同的實現(xiàn)方法，不過基本步驟都是先印制一半的圖形，顯影，刻蝕；然后重新旋涂一層光刻膠，再印制另一半的圖形，最后利用硬掩膜或選擇性刻蝕來完成整個光刻過程。
[0004]柵極線寬是半導體器件的主要參數(shù)之一。減小線寬可以提高集成度以及減小器件尺寸。作小線寬柵極的光刻工藝會產(chǎn)生線端收縮(line-end shortening)。柵極線寬越小，線端收縮越嚴重。傳統(tǒng)的方法是在光掩模上進行光學臨近效應(yīng)修正(optical proximitycorrect1n, 0PC)來矯正線端收縮。當線端收縮太嚴重，所需光學臨近效應(yīng)修正的修正量太大，以至于在光掩模上相鄰兩個線端圖形形成重疊，導致光學臨近效應(yīng)修正方法失效。在這種情況下，就不得不增加一步線端切割工藝(line-end cut)。柵極線端切割工藝是在形成重疊線端的柵極線條之后，通過利用切割掩模版增加的線端切割光刻和線端切割刻蝕工藝來切斷重疊的相鄰兩個線端光刻是通過對準、曝光等一系列步驟將目標圖案轉(zhuǎn)移到襯底上的工藝過程。但隨著集成電路制造技術(shù)的不斷發(fā)展，半導體器件的特征尺寸越來越小，單層曝光已不能滿足對分辨率的要求，雙層曝光能很好的解決分辨率的要求。
[0005]如圖1?圖2所示，現(xiàn)有的一種線端切割工藝均采用寬度較小的切割窗口實現(xiàn)，然而，對于相鄰的兩排柵極線端101，采用兩個寬度較小的切割窗口 102實現(xiàn)切割，兩個切割窗口 102之間的距離受到如曝光或者工藝線寬等影響，兩個切割窗口 102之間的必須具有一個較大的距離才能保證曝光和刻蝕的精度，如此，相鄰的兩排柵極線端101之間的距離受到切割窗口 102之間距離的限制，其距離也必須適應(yīng)的增大，從而嚴重降低電路的集成度。
[0006]因此，提供一種能夠有效對柵極線端進行切割且能提高電路集成度的方法實屬必要。

【發(fā)明內(nèi)容】

[0007]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種雙重圖形及半導體器件結(jié)構(gòu)的制作方法，用于解決現(xiàn)有技術(shù)中由于切割窗口之間距離的限制而導致電路集成度嚴重降低的問題。
[0008]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種雙重圖形，包括:
[0009]第一掩膜，具有相隔排列的至少兩排條狀圖形陣列，各排條狀圖形陣列包括多個間隔排列的條狀圖形，且各該條狀圖形的端部對應(yīng)為待切割區(qū)域；
[0010]第二掩膜，其于第一掩膜的相鄰兩排條狀圖形陣列間具有切割窗口，且該切割窗口同時覆蓋于所述兩排條狀圖形陣列中各條狀圖形的端部。
[0011]作為本發(fā)明雙重圖形的一種優(yōu)選方案，所述第一掩膜中，相鄰兩排條狀圖形陣列中的多個條狀圖形呈錯位排列。
[0012]作為本發(fā)明雙重圖形的一種優(yōu)選方案，所述第一掩膜及第二掩膜包括透明基板以及圖形化的遮光層。
[0013]本發(fā)明還提供一種基于雙重圖形的半導體器件結(jié)構(gòu)的制作方法，包括以下步驟:
[0014]I)提供表面覆蓋有結(jié)構(gòu)層的半導體襯底；
[0015]2)藉由所述第一掩膜于所述結(jié)構(gòu)層表面形成第一光刻圖形，通過該第一光刻圖形將所述結(jié)構(gòu)層刻蝕成具有相隔排列的至少兩排條狀結(jié)構(gòu)陣列，且各條狀結(jié)構(gòu)陣列包括多個間隔排列的條狀結(jié)構(gòu)；
[0016]3)去除所述第一光刻圖形；
[0017]4)藉由所述第二掩膜形成第二光刻圖形，通過該第二光刻圖形同時將相鄰的所述兩排條狀結(jié)構(gòu)陣列中各條狀結(jié)構(gòu)的端部刻蝕去除。
[0018]作為本發(fā)明的半導體器件結(jié)構(gòu)的制作方法的一種優(yōu)選方案，所述結(jié)構(gòu)層為介質(zhì)層、多晶硅層、金屬層中的一種或兩種以上的疊層。
[0019]作為本發(fā)明的半導體器件結(jié)構(gòu)的制作方法的一種優(yōu)選方案，相鄰兩排條狀結(jié)構(gòu)陣列中的多個條狀結(jié)構(gòu)呈錯位排列。
[0020]作為本發(fā)明的半導體器件結(jié)構(gòu)的制作方法的一種優(yōu)選方案，步驟2)所述第一光刻圖形為圖形化的光致抗蝕劑層。
[0021]作為本發(fā)明的半導體器件結(jié)構(gòu)的制作方法的一種優(yōu)選方案，步驟2)所述第一光刻圖形為圖形化的硬掩膜層及光致抗蝕劑層組成的復合層。
[0022]作為本發(fā)明的半導體器件結(jié)構(gòu)的制作方法的一種優(yōu)選方案，步驟4)所述第二光刻圖形為圖形化的光致抗蝕劑層。
[0023]作為本發(fā)明的半導體器件結(jié)構(gòu)的制作方法的一種優(yōu)選方案，步驟4)所述第二光刻圖形為圖形化的硬掩膜層及光致抗蝕劑層組成的復合層。
[0024]如上所述，本發(fā)明提供一種雙重圖形及半導體器件結(jié)構(gòu)的制作方法，所述雙重圖形包括:第一掩膜，具有相隔排列的至少兩排條狀圖形陣列，各排條狀圖形陣列包括多個間隔排列的條狀圖形，且各該條狀圖形的端部對應(yīng)為待切割區(qū)域；以及第二掩膜，其于第一掩膜的相鄰兩排條狀圖形陣列間具有切割窗口，且該切割窗口同時覆蓋于所述兩排條狀圖形陣列中各條狀圖形的端部。本發(fā)明采用一個寬度較大的切割窗口同時覆蓋于所述兩排條狀圖形陣列中各條狀圖形的端部，用于對兩排線端同時進行切割，相比于現(xiàn)有采用兩個小寬度切割窗分別對兩排線端切割的方法來說，可以有效減小兩排線端之間的距離，從而提高電路的集成度。
【附圖說明】
[0025]圖1?圖2顯示為現(xiàn)有技術(shù)中的一種用于線端切割的雙重圖形的結(jié)構(gòu)示意圖。
[0026]圖3?圖4顯示為本發(fā)明的雙重圖形的結(jié)構(gòu)示意圖。
[0027]圖5顯示為本發(fā)明的基于雙重圖形的半導體器件結(jié)構(gòu)的制作方法步驟流程示意圖。
[0028]元件標號說明
[0029]201條狀圖形
[0030]202切割窗口
[0031]203有源區(qū)
[0032]Sll?S14 步驟I)?步驟4)
【具體實施方式】
[0033]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0034]請參閱圖3?5。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。
[0035]如圖3?圖4所示，本實施例提供一種雙重圖形，包括:
[0036]第一掩膜，具有相隔排列的至少兩排條狀圖形201陣列，各排條狀圖形201陣列包括多個間隔排列的條狀圖形201，且各該條狀圖形201的端部對應(yīng)為待切割區(qū)域；
[0037]第二掩膜，其于第一掩膜的相鄰兩排條狀圖形201陣列間具有切割窗口 202，且該切割窗口 202同時覆蓋于所述兩排條狀圖形201陣列中各條狀圖形201的端部。
[0038]作為示例，如圖3所示，所述第一掩膜中，相鄰兩排條狀圖形201陣列中的多個條狀圖形201呈錯位排列。一般來說，所述第一掩膜用于制作條狀的金屬層、介質(zhì)層、多晶硅柵等結(jié)構(gòu)，在本實施例中，所述第一掩膜用于制作條狀的多晶硅柵，所述多晶硅柵下方為有源區(qū)203，其通過前面的工序形成。在實際的生產(chǎn)過程中，采用所述第一掩膜形成的多個條狀多晶硅