一種半導(dǎo)體器件的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體存儲(chǔ)技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法。
【背景技術(shù)】
[0002] 相變存儲(chǔ)器（phase change memory, PCM)作為一種非易失存儲(chǔ)器，由于其在讀寫(xiě) 速度、讀寫(xiě)次數(shù)、數(shù)據(jù)保持時(shí)間、單元面積、多值實(shí)現(xiàn)等諸多方面的優(yōu)勢(shì)，在半導(dǎo)體存儲(chǔ)技術(shù) 領(lǐng)域中得到了廣泛的應(yīng)用?，F(xiàn)有技術(shù)中的一種相變存儲(chǔ)器的結(jié)構(gòu)如圖1所示，包括位于半 導(dǎo)體襯底100上的字線（word line) 1001、位線（bit line) 1002、選通二極管11和相變電 阻12。其中，在相變存儲(chǔ)器中，通常還包括用于隔離選通二極管11的雙溝槽隔離結(jié)構(gòu)（dual trench isolated structure)?，F(xiàn)有技術(shù)的主要挑戰(zhàn)在于，如何在與標(biāo)準(zhǔn)CMOS工藝完全兼 容的情況下制備雙溝槽隔離結(jié)構(gòu)。
[0003] 現(xiàn)有技術(shù)中的相變存儲(chǔ)器的制造方法，主要包括如下步驟：
[0004] 步驟E1:提供包括內(nèi)核區(qū)域與外圍區(qū)域的半導(dǎo)體襯底，在半導(dǎo)體襯底的內(nèi)核區(qū)域 內(nèi)形成重?fù)诫s的埋入式字線。
[0005] 示例性地，半導(dǎo)體襯底為P型襯底，字線為N+摻雜。
[0006] 步驟E2 :在半導(dǎo)體襯底上形成外延層（epitaxial layer)。
[0007] 步驟E3:在內(nèi)核區(qū)域形成深溝槽隔離（DTI) 101，如圖2A所示。
[0008] 步驟E4:在內(nèi)核區(qū)域和外圍區(qū)域同時(shí)分別形成淺溝槽隔離（STI) 201，如圖2B所 /_J、i〇
[0009] 在上述的相變存儲(chǔ)器的制造方法中，在刻蝕形成用于容置淺溝槽隔離的淺溝槽的 過(guò)程中，在內(nèi)核區(qū)域與外圍區(qū)域之間存在嚴(yán)重的有源區(qū)刻蝕負(fù)載效應(yīng)（loading effect)， 艮P，形成的淺溝槽的深度不同。在刻蝕形成淺溝槽的過(guò)程中(有源區(qū)刻蝕)，可能在外圍區(qū)域 的隔離區(qū)域產(chǎn)生子溝槽問(wèn)題（Sub-trench issue),即，在淺溝槽之外額外形成溝槽。此外， 在內(nèi)核區(qū)域的深溝槽隔離與淺溝槽隔離相交的區(qū)域很容易出現(xiàn)硅籬笆（Si fence)現(xiàn)象， 艮P，在淺溝槽內(nèi)存在硅刻蝕不充分的問(wèn)題。此外，由于深溝槽隔離201的深度比較大，單純 通過(guò)高縱橫比氧化物填充工藝往往無(wú)法形成滿足要求的深溝槽隔離，現(xiàn)有技術(shù)中往往通過(guò) 在填充工藝后增加退火工藝來(lái)形成滿足要求的深溝槽隔離，然而，高溫退火工藝會(huì)影響字 線的性能并且會(huì)導(dǎo)致高的深溝槽隔離襯墊電流。
[0010] 因此，為解決上述技術(shù)問(wèn)題，本發(fā)明提出一種新的半導(dǎo)體器件的制造方法。

【發(fā)明內(nèi)容】

[0011] 針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法。
[0012] 本發(fā)明實(shí)施例提供一種半導(dǎo)體器件的制造方法，所述方法包括：
[0013] 步驟S101:提供包括內(nèi)核區(qū)域與外圍區(qū)域的半導(dǎo)體襯底，在所述內(nèi)核區(qū)域內(nèi)形成 埋入式字線；
[0014] 步驟S102:在所述半導(dǎo)體襯底上形成外延層；
[0015] 步驟S103:在所述內(nèi)核區(qū)域和所述外圍區(qū)域分別形成淺溝槽隔離，其中所述淺溝 槽隔離的底部不高于所述外延層的下表面；
[0016] 步驟S104:在所述內(nèi)核區(qū)域形成沿著與所述淺溝槽隔離延伸方向相垂直的方向 延伸的深溝槽隔離，其中所述深溝槽隔離的底部不高于所述字線的下表面。
[0017] 可選地，在所述步驟S103中，所述淺溝槽隔離的深度為1000-5000A，和/或，所 述淺溝槽隔離的側(cè)壁與所述半導(dǎo)體襯底的上表面的夾角大于85°c。
[0018] 可選地，所述步驟S103包括：
[0019] 步驟S1031:在所述外延層上形成第一硬掩膜層，利用所述第一硬掩膜層進(jìn)行刻 蝕，以在所述內(nèi)核區(qū)域與所述外圍區(qū)域分別形成用于容置淺溝槽隔離的淺溝槽；
[0020] 步驟S1032 :在所述淺溝槽內(nèi)形成覆蓋所述淺溝槽的底部以及側(cè)壁的淺溝槽隔離 襯墊層；
[0021] 步驟S1033:在所述淺溝槽內(nèi)形成位于所述淺溝槽隔離襯墊層之上的淺溝槽隔 離。
[0022] 可選地，所述第一硬掩膜層的材料為氮化硅；并且，在所述步驟S1031中，在形成 所述第一硬掩膜層的步驟之前還包括形成位于所述外延層之上的緩沖層的步驟。
[0023] 其中，所述緩沖層的材料包括氧化物。
[0024] 可選地，所述步驟S1033包括：
[0025] 利用高縱橫比填充工藝在所述淺溝槽內(nèi)填充氧化物；
[0026] 對(duì)所述氧化物進(jìn)行退火處理；
[0027] 通過(guò)化學(xué)機(jī)械拋光工藝去除過(guò)量的氧化物以形成所述淺溝槽隔離。
[0028] 可選地，所述退火處理的溫度大于1000°C，工藝時(shí)間為10-60分鐘。
[0029] 可選地，在所述步驟S104中，所述深溝槽隔離包括位于下部的非摻雜的多晶硅和 位于上部的氧化物。
[0030] 可選地，所述步驟S104包括：
[0031] 步驟S1041:在所述半導(dǎo)體襯底上形成第二硬掩膜層，利用所述第二硬掩膜層進(jìn) 行刻蝕，以在所述內(nèi)核區(qū)域形成用于容置深溝槽隔離的深溝槽；
[0032] 步驟S1042:在所述深溝槽內(nèi)形成覆蓋所述深溝槽的底部以及側(cè)壁的深溝槽隔離 襯墊層；
[0033] 步驟S1043:在所述深溝槽內(nèi)形成位于所述深溝槽的下部分的深溝槽隔離的第一 部分；
[0034] 步驟S1044:在所述深溝槽內(nèi)形成位于所述深溝槽隔離的第一部分之上的深溝槽 隔離的第二部分，其中，所述深溝槽隔離的第一部分與所述深溝槽隔離的第二部分構(gòu)成所 述深溝槽隔離。
[0035] 可選地，在所述步驟S1041中，所述第二硬掩膜層包括自下而上層疊的離子體增 強(qiáng)氧化物層、非晶碳層和介電抗反射層。
[0036] 可選地，在所述步驟S1042中，形成所述深溝槽隔離襯墊層的方法包括快速熱氧 化法和爐管工藝；和/或，所述深溝槽隔離襯墊層的厚度為20-100人。
[0037] 可選地，所述步驟S1043包括：
[0038] 在所述深溝槽內(nèi)填充非摻雜的多晶硅；
[0039] 通過(guò)刻蝕去除所述非摻雜的多晶硅位于所述深溝槽的上部以及所述深溝槽之外 的部分，以形成所述深溝槽隔離的第一部分。
[0040] 可選地，所述步驟S1044包括：
[0041] 通過(guò)高縱橫比工藝在所述深溝槽的上部填充氧化物；
[0042] 通過(guò)化學(xué)機(jī)械拋光工藝去除過(guò)量的氧化物，以形成所述深溝槽隔離的第二部分。
[0043] 可選地，在所述步驟S101中，形成所述字線的方法為離子注入，其中，所述離子注 入采用的摻雜物包括As、P、Sb、B和BF2中的至少一種，離子注入的能量為10-80KeV。
[0044] 可選地，在所述步驟S102中，形成所述外延層的方法為外延生長(zhǎng)法，其中，在外延 生長(zhǎng)工藝中采用的氣體包括DCS和SiH4中的至少一種，工藝溫度為600-1150°C。
[0045] 可選地，在所述步驟S102中，所述外延層的厚度為1000-8000A。
[0046] 其中，在所述步驟S103中，所述淺溝槽隔離的厚度不小于所述外延層的厚度。
[0047] 本發(fā)明的半導(dǎo)體器件的制造方法，將形成雙溝槽隔離結(jié)構(gòu)的工藝集成在標(biāo)準(zhǔn)的 CMOS工藝之中，簡(jiǎn)化了半導(dǎo)體器件的制造工藝；并且，通過(guò)先形成淺溝槽隔離后形成深溝 槽隔離的工藝優(yōu)化，降低了在形成淺溝槽隔離的過(guò)程中內(nèi)核區(qū)域與外圍區(qū)域之間的刻蝕負(fù) 載效應(yīng)，提_ 了半導(dǎo)體器件的良率。
【附圖說(shuō)明】
[0048] 本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0049] 附圖中：
[0050] 圖1為現(xiàn)有技術(shù)中的相變存儲(chǔ)器的結(jié)構(gòu)示意圖；
[0051] 圖2A至圖2B為現(xiàn)有技術(shù)中的相變存儲(chǔ)器的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的俯 視圖；
[0052] 圖3A至圖3B為本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的 俯視圖；
[0053] 圖4A至圖4J為本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的 剖視圖；
[0054] 圖5為本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的一種示意性流程圖。
【具體實(shí)施方式】
[0055] 在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然 而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以 實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn) 行描述。
[0056] 應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的 實(shí)施例。相反地，提供這些實(shí)施例將使公開(kāi)徹底和完全，并且將本發(fā)明的范圍完全地傳遞給 本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終 相同附圖標(biāo)記表示相同的元件。
[0057] 應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為"在...上"、"與...相鄰"、"連接到"或"耦合到"其 它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)樱?或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為