特別優(yōu)選的是氧化鉿、氧化鋯或氧化鋁。覆蓋層113c的構(gòu)成材料包括氮化鈦，形成覆蓋層113c的作用是防止后續(xù)形成金屬柵極結(jié)構(gòu)時(shí)實(shí)施的蝕刻對(duì)高k介電層113b造成損傷。在本實(shí)施例中，采用化學(xué)氣相沉積工藝形成界面層113a、高k介電層113b，采用原子層沉積工藝或物理氣相沉積工藝形成覆蓋層113c。阻擋層113d的材料包括氮化鉭，形成阻擋層113d的作用是防止金屬柵極結(jié)構(gòu)中的金屬材料向高k介電層113b的擴(kuò)散。功函數(shù)設(shè)定金屬層113e包括一層或多層金屬或金屬化合物，其構(gòu)成材料為適用于NMOS的金屬材料，包括鈦、鉭、鋁、鋯、鉿及其合金，還包括上述金屬元素的碳化物、氮化物等。浸潤(rùn)層113f的材料包括鈦或鈦鋁合金，形成浸潤(rùn)層113f的作用是調(diào)節(jié)高k-金屬柵極結(jié)構(gòu)113的閾值電壓。金屬柵極材料層113g的材料包括鋁。在本實(shí)施例中，采用原子層沉積工藝或物理氣相沉積工藝形成阻擋層113d、功函數(shù)設(shè)定金屬層113e、浸潤(rùn)層113f，采用化學(xué)氣相沉積工藝或物理氣相沉積工藝形成金屬柵極材料層113g。然后，執(zhí)行化學(xué)機(jī)械研磨以研磨上述各層材料，直至露出層間介電層112。
[0053]接著，如圖1K所示，形成連通抬升硅層(或碳硅層)110的接觸孔114，其形成過(guò)程包括以下步驟:在層間介電層112上依次形成非晶碳層(APF)、介電質(zhì)抗反射層(DARC)和具有用于蝕刻接觸孔114的圖案的光刻膠層；以所述光刻膠層為掩膜，執(zhí)行干法蝕刻工藝蝕刻層間介電層112，所述蝕刻過(guò)程終止于接觸孔蝕刻停止層111 ;采用灰化工藝去除所述光刻膠層；執(zhí)行另一干法蝕刻工藝，以去除所述暴露出來(lái)的接觸孔蝕刻停止層111 ;去除所述非晶碳層和所述介電質(zhì)抗反射層。
[0054]至此，完成了根據(jù)本發(fā)明示例性實(shí)施例的方法實(shí)施的工藝步驟，接下來(lái)，可以通過(guò)后續(xù)工藝完成整個(gè)半導(dǎo)體器件的制作，包括:在接觸孔114的底部形成自對(duì)準(zhǔn)硅化物；填充金屬(通常為鎢)于接觸孔114中形成連接互連金屬層與自對(duì)準(zhǔn)硅化物的接觸塞；形成多個(gè)互連金屬層，通常采用雙大馬士革工藝來(lái)完成；形成金屬焊盤，用于實(shí)施器件封裝時(shí)的引線鍵合。
[0055]參照?qǐng)D2，其中示出了根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟的流程圖，用于簡(jiǎn)要示出整個(gè)制造工藝的流程。
[0056]在步驟201中，提供半導(dǎo)體襯底，在半導(dǎo)體襯底上形成有偽柵極結(jié)構(gòu)；
[0057]在步驟202中，在偽柵極結(jié)構(gòu)的兩側(cè)形成側(cè)墻，并在側(cè)墻兩側(cè)的半導(dǎo)體襯底中形成碗狀凹槽；
[0058]在步驟203中，實(shí)施預(yù)非晶化注入，在半導(dǎo)體襯底中形成將碗狀凹槽的底部包裹住的預(yù)非晶化注入?yún)^(qū)；
[0059]在步驟204中，實(shí)施應(yīng)力記憶過(guò)程并退火，以在碗狀凹槽下方的半導(dǎo)體襯底中形成所述位錯(cuò)；
[0060]在步驟205中，去除側(cè)墻，在碗狀凹槽中外延生長(zhǎng)頂部高于半導(dǎo)體襯底表面的抬升娃層或碳娃層；
[0061]在步驟206中，去除偽柵極結(jié)構(gòu)，并在形成的溝槽內(nèi)形成高k-金屬柵極結(jié)構(gòu)。
[0062]根據(jù)本發(fā)明，通過(guò)在半導(dǎo)體襯底100中形成碗狀凹槽106，并實(shí)施離子入射方向相對(duì)于與半導(dǎo)體襯底相垂直的方向具有夾角的預(yù)非晶化注入，在半導(dǎo)體襯底100中形成將碗狀凹槽106的底部包裹住的預(yù)非晶化注入?yún)^(qū)107，可以縮短后續(xù)形成的位錯(cuò)109與偽柵極結(jié)構(gòu)102的邊緣之間的距離，進(jìn)一步提升NFET的性能。
[0063]本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件的制造方法，包括: 提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有偽柵極結(jié)構(gòu)； 在所述偽柵極結(jié)構(gòu)的兩側(cè)形成側(cè)墻，并在所述側(cè)墻兩側(cè)的半導(dǎo)體襯底中形成碗狀凹槽； 實(shí)施預(yù)非晶化注入，在所述半導(dǎo)體襯底中形成將所述碗狀凹槽的底部包裹住的預(yù)非晶化注入?yún)^(qū)； 實(shí)施應(yīng)力記憶過(guò)程并退火，以在所述碗狀凹槽下方的半導(dǎo)體襯底中形成所述位錯(cuò)； 去除所述側(cè)墻，在所述碗狀凹槽中外延生長(zhǎng)頂部高于所述半導(dǎo)體襯底表面的抬升硅層或碳硅層； 去除所述偽柵極結(jié)構(gòu)，并在形成的溝槽內(nèi)形成高k-金屬柵極結(jié)構(gòu)。2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述碗狀凹槽的最深處的深度小于5nm。3.根據(jù)權(quán)利要求1所述的方法，其特征在于，形成所述碗狀凹槽的工藝步驟包括:先采用干法蝕刻工藝對(duì)所述半導(dǎo)體襯底進(jìn)行縱向蝕刻，以在所述半導(dǎo)體襯底的將要形成源/漏區(qū)的部分中形成溝槽；再采用各向同性的干法蝕刻工藝?yán)^續(xù)蝕刻所述溝槽，使所述溝槽轉(zhuǎn)變?yōu)樗鐾霠畎疾邸?.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述預(yù)非晶化注入的離子入射方向相對(duì)于與所述半導(dǎo)體襯底相垂直的方向具有夾角，所述夾角的大小取決于所述偽柵極結(jié)構(gòu)的節(jié)距的大小。5.根據(jù)權(quán)利要求1所述的方法，其特征在于，形成所述側(cè)墻之前，還包括下述步驟:在所述偽柵極結(jié)構(gòu)的兩側(cè)形成偏移側(cè)墻，所述偏移側(cè)墻由氧化物、氮化物或者二者的組合構(gòu)成；實(shí)施低摻雜離子注入，以在所述半導(dǎo)體襯底中形成低摻雜源/漏區(qū)；執(zhí)行袋狀區(qū)離子注入，以在所述半導(dǎo)體襯底中形成將所述低摻雜源/漏區(qū)包裹住的袋狀區(qū)。6.根據(jù)權(quán)利要求1所述的方法，其特征在于，形成所述位錯(cuò)的工藝步驟包括:在所述半導(dǎo)體襯底上形成完全覆蓋所述偽柵極結(jié)構(gòu)和所述側(cè)墻的應(yīng)力材料層；執(zhí)行退火工藝，形成所述位錯(cuò)，將所述應(yīng)力材料層具有的應(yīng)力通過(guò)所述位錯(cuò)轉(zhuǎn)移到所述半導(dǎo)體襯底中的溝道區(qū)；去除所述應(yīng)力材料層。7.根據(jù)權(quán)利要求1所述的方法，其特征在于，實(shí)施所述預(yù)非晶化注入之后且實(shí)施所述應(yīng)力記憶過(guò)程之前，還包括執(zhí)行重?fù)诫s離子注入的步驟，以在所述半導(dǎo)體襯底中形成重?fù)诫s源/漏區(qū)。8.根據(jù)權(quán)利要求7所述的方法，其特征在于，實(shí)施所述外延生長(zhǎng)的同時(shí)，原位摻雜所述重?fù)诫s源/漏區(qū)中的摻雜離子。9.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述偽柵極結(jié)構(gòu)包括自下而上層疊的犧牲柵介電層和犧牲柵電極層，所述高k-金屬柵極結(jié)構(gòu)包括自下而上堆疊而成的界面層、高k介電層、覆蓋層、阻擋層、功函數(shù)設(shè)定金屬層、浸潤(rùn)層和金屬柵極材料層。10.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體器件為NFET。11.一種如權(quán)利要求ι-?ο中的任一方法制造的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件的高k-金屬柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成有頂部高于所述半導(dǎo)體襯底表面的抬升硅層或碳硅層，所述抬升硅層或碳硅層位于所述半導(dǎo)體襯底中的部分的最大厚度小于5nm。
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件及其制造方法，所述方法包括：提供半導(dǎo)體襯底，其上形成有偽柵極結(jié)構(gòu)；在偽柵極結(jié)構(gòu)的兩側(cè)形成側(cè)墻，并在側(cè)墻兩側(cè)的半導(dǎo)體襯底中形成碗狀凹槽；實(shí)施預(yù)非晶化注入，在半導(dǎo)體襯底中形成將碗狀凹槽的底部包裹住的預(yù)非晶化注入?yún)^(qū)；實(shí)施應(yīng)力記憶過(guò)程并退火，以在碗狀凹槽下方的半導(dǎo)體襯底中形成所述位錯(cuò)；去除側(cè)墻，在碗狀凹槽中外延生長(zhǎng)頂部高于半導(dǎo)體襯底表面的抬升硅層或碳硅層。根據(jù)本發(fā)明，通過(guò)在半導(dǎo)體襯底中形成碗狀凹槽，并實(shí)施離子入射方向相對(duì)于與半導(dǎo)體襯底相垂直的方向具有夾角的預(yù)非晶化注入，形成將碗狀凹槽的底部包裹住的預(yù)非晶化注入?yún)^(qū)，可以縮短所述位錯(cuò)與偽柵極結(jié)構(gòu)的邊緣之間的距離，進(jìn)一步提升NFET的性能。
【IPC分類】H01L29/06, H01L29/32, H01L21/336, H01L29/78
【公開(kāi)號(hào)】CN104934324
【申請(qǐng)?zhí)枴緾N201410101128
【發(fā)明人】李勇, 居建華
【申請(qǐng)人】中芯國(guó)際集成電路制造(上海)有限公司
【公開(kāi)日】2015年9月23日
【申請(qǐng)日】2014年3月18日