一種vdmos的制造方法和vdmos的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體芯片形成工藝技術(shù)，尤其涉及一種垂直雙擴(kuò)散金屬氧化物半導(dǎo)體晶體管(Vertical Double-diffused MOSFET ;簡(jiǎn)稱(chēng):VDM0S)的制造方法和 VDMOS。
【背景技術(shù)】
[0002]圖1為現(xiàn)有技術(shù)中平面型VDMOS管的結(jié)構(gòu)原理圖，如圖1中所示，柵漏之間的電容，主要是因?yàn)槎嗑Ч钖艠O/柵氧化層/N型外延層之間形成的寄生電容造成，這個(gè)電容會(huì)影響VDMOS的動(dòng)態(tài)特性。
[0003]為了降低這個(gè)電容值，目前主要有兩種方法，第一種是整體增加?xùn)叛趸瘜拥暮穸?，但這會(huì)影響到VDMOS的其他參數(shù)，比如閾值電壓。第二種辦法則是局部增加?xùn)叛趸瘜拥暮穸?如圖2所示)，這種方法雖然可以在一定程度上降低柵漏電容，同時(shí)也可以避免柵氧化層厚度的變化對(duì)閾值電壓的影響，但是這種辦法也不能從根本上解決問(wèn)題，并且其制作工藝復(fù)雜。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種VDMOS的制造方法和VDM0S，用于消除多晶硅柵極/柵氧化層/N型外延層之間形成的寄生電容。
[0005]一方面，本發(fā)明提供一種VDMOS的制造方法，包括:
[0006]在N型外延層上形成柵氧化層；
[0007]在所述柵氧化層上形成多晶硅層，所述多晶硅層的中間固定區(qū)域?yàn)榻^緣區(qū)域，所述多晶硅層的中間固定區(qū)域外的其他區(qū)域?yàn)閾诫s區(qū)域；
[0008]在所述N型外延層上依次形成P-體區(qū)、N型源區(qū)、氮化硅層、P+區(qū)、介質(zhì)層、接觸孔和金屬層。
[0009]另一個(gè)方面,本發(fā)明提供一種VDM0S,包括:N型襯底,位于所述N型襯底上表面的N型外延層，位于所述N型外延層上表面的柵氧化層，位于所述柵氧化層上的多晶硅層，所述多晶硅層的中間固定區(qū)域?yàn)榻^緣區(qū)域，所述多晶硅層的中間固定區(qū)域外的其他區(qū)域?yàn)閾诫s區(qū)域，位于所述N型外延層上的P-體區(qū)、N型源區(qū)、P+區(qū)，位于所述多晶硅層和柵氧化層上的氮化硅層，位于所屬氮化硅層上的介質(zhì)層，位于所述P+區(qū)上方的接觸孔，以及位于所述介質(zhì)層的上表面、所述接觸孔中以及所述N型襯底的下表面的金屬層。
[0010]本發(fā)明提供的VDMOS的制造方法和VDMOS:在N型外延層上形成柵氧化層；在柵氧化層上形成多晶硅層，該多晶硅層的中間固定區(qū)域?yàn)榻^緣區(qū)域，多晶硅層的中間固定區(qū)域外的其他區(qū)域?yàn)閾诫s區(qū)域；依次形成P-體區(qū)、N型源區(qū)、氮化硅層、P+區(qū)、介質(zhì)層、接觸孔和金屬層。由于作為柵極的多晶硅層中正對(duì)于N型外延層的中間固定區(qū)域?yàn)榻^緣區(qū)域，因此這部分區(qū)域的的多晶硅柵極/柵氧化層/N型外延層之間無(wú)法形成寄生電容，從而徹底消除了 VDMOS的柵-漏電容。
【附圖說(shuō)明】
[0011]圖1為現(xiàn)有技術(shù)中平面型VDMOS的一個(gè)結(jié)構(gòu)原理圖；
[0012]圖2為現(xiàn)有技術(shù)中平面型VDMOS的另一個(gè)結(jié)構(gòu)原理圖
[0013]圖3為本發(fā)明實(shí)施例提供的VDMOS的制造方法一個(gè)實(shí)施例的流程圖；
[0014]圖4a為本發(fā)明實(shí)施例中柵氧化層的形成方法的示意圖；
[0015]圖4b為本發(fā)明實(shí)施例中多晶硅層的形成方法的示意圖；
[0016]圖4c為本發(fā)明實(shí)施例中P-體區(qū)的形成方法的示意圖；
[0017]圖4d為本發(fā)明實(shí)施例中N型源區(qū)的形成方法的示意圖；
[0018]圖4e為本發(fā)明實(shí)施例中氮化硅層和P+體區(qū)的形成方法的示意圖；
[0019]圖4f為本發(fā)明實(shí)施例中介質(zhì)層和接觸孔的形成方式的示意圖；
[0020]圖4g為本發(fā)明實(shí)施例中金屬層的形成方式的示意圖；
[0021]圖5為本發(fā)明實(shí)施例中在柵氧化層上形成多晶硅層的方法流程圖；
[0022]圖6a為本發(fā)明實(shí)施例提供的原始多晶硅層和氮化硅隔離層的形成方式的示意圖；
[0023]圖6b為本發(fā)明實(shí)施例提供的氮化硅隔離層進(jìn)行刻蝕處理后的結(jié)構(gòu)示意圖；
[0024]圖6c為本發(fā)明實(shí)施例提供的原始多晶硅層進(jìn)行磷離子摻雜后形成的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0025]圖3為本發(fā)明實(shí)施例提供的VDMOS的制造方法一個(gè)實(shí)施例的流程圖，如圖3所示，該方法具體包括:
[0026]S301，在N型外延層上形成柵氧化層；
[0027]在本實(shí)施例中，圖4a為本實(shí)施例中柵氧化層的形成方法的示意圖，如圖4a所示，將該柵氧化層形成在N型外延層的上表面。其中，N型外延層形成在N型襯底的上表面。該柵氧化層生長(zhǎng)溫度大于或等于90(TC，且小于或等于1100°C ;其厚度大于或等于0.05um，且小于或等于0.20um。
[0028]S302，在柵氧化層上形成多晶硅層，該多晶硅層的中間固定區(qū)域?yàn)榻^緣區(qū)域，多晶硅層的中間固定區(qū)域外的其他區(qū)域?yàn)閾诫s區(qū)域；
[0029]在本實(shí)施例中，圖4b為本實(shí)施例中多晶硅層的形成方法的示意圖，如圖4d所示，在多晶硅層的中間固定區(qū)域?yàn)榻^緣區(qū)域，多晶硅層的中間固定區(qū)域外的其他區(qū)域?yàn)閾诫s區(qū)域，而在絕緣區(qū)域表面的氮化硅為本實(shí)施例中形成整個(gè)多晶硅層的過(guò)程中用到的輔助層結(jié)構(gòu)。
[0030]S303，依次形成P-體區(qū)、N型源區(qū)、氮化硅層、P+區(qū)、介質(zhì)層、接觸孔和金屬層；
[0031]圖4c為本實(shí)施例中P-體區(qū)的形成方法的示意圖，如圖4c所示，P-體區(qū)的形成方式具體為:注入硼離子以形成P-體區(qū)，其中，硼離子的劑量大于或等于1.0E13個(gè)/cm2，且小于或等于1.0E15個(gè)/cm2 ;其能量大于或等于80KEV，且小于或等于120KEV ;注入能量的選擇原則:剛好能夠使硼離子穿透柵氧化層，同時(shí)又不能穿透氮化硅層。然后采用預(yù)設(shè)驅(qū)入溫度和預(yù)設(shè)驅(qū)入時(shí)間對(duì)該P(yáng)-體區(qū)進(jìn)行驅(qū)入，其中，該預(yù)設(shè)驅(qū)入溫度大于或等于1100°C，且小于或等于1200°C ;預(yù)設(shè)驅(qū)入時(shí)間大于或等于50分鐘，且小于或等于200分鐘。從圖4c中可以看到，在熱驅(qū)入過(guò)程下，P-體區(qū)在摻雜多晶硅層的橫向區(qū)域也擴(kuò)大了一些。但仍有一部分多晶硅保持了不摻雜狀態(tài)(絕緣區(qū)域)，這部分多晶硅的性質(zhì)仍接近絕緣體。所以，可以看出，對(duì)于寄生的柵漏電容來(lái)說(shuō)，現(xiàn)在電容的上極板變成了絕緣體，這樣是形不成電容的。故寄生的電容效應(yīng)完全被消除了。
[0032]圖4d為本實(shí)施例中N型源區(qū)的形成方法的示意圖，如圖4d所示，N型源區(qū)的形成方式具體為:注入砷離子或者磷離子以形成N型源區(qū)，其中，該砷離子或者磷離子的劑量大于或等于1.0E15個(gè)/cm2，且小于或等于1.0E16個(gè)/cm2 ;其能量為大于或等于100KEV，且小于或等于150KEV。如果所采用的柵氧化層超過(guò)0.05um，在N型源區(qū)注入前，需要進(jìn)行柵氧化層的刻蝕，以減少柵氧化層的厚度，否則會(huì)影響砷或磷離子的注入。這里需說(shuō)明的是:注入能量的選擇原則:剛好能夠穿透柵氧化層，同時(shí)又不能穿透氮化硅隔離層。
[0033]圖4e為本實(shí)施例中氮化硅層和P+體區(qū)的形成方法的示意圖，如圖4e所示，該氮化硅層和P+體區(qū)的形成方式具體為:在多晶硅層(也包括多晶硅層上的氮化硅隔離層上)和柵氧化層的上表面形成氮化硅層，其中，該氮化硅層的生長(zhǎng)溫度大于或等于600°C，且小于或等于800°C;其厚度大于或等于0.1um,且小于或等于0.3um。然后注入硼離子(即圖4e中所示的P型離子)以形成該P(yáng)+體區(qū)，其中，該硼離子劑量大于或等于1.0E15個(gè)/cm2，且小于或等于1.0E16個(gè)/cm2 ;其能量為大于或等于100KEV，且小于或等于150KEV。
[0034]在本實(shí)施例中，具體的，圖4f為本實(shí)施例中介質(zhì)層和接觸孔的形成方式的示意圖，如