半導(dǎo)體器件及其形成方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體形成領(lǐng)域，尤其是涉及一種半導(dǎo)體器件及其形成方法。
【背景技術(shù)】
[0002] 隨著集成電路制造技術(shù)的發(fā)展，集成電路的集成度不斷增加，集成電路的特征尺 寸也不斷減小，而基于集成電路結(jié)構(gòu)的物理極限，集成電路出現(xiàn)了一系列的性能缺陷。
[0003] 如在CMOS集成電路工藝中，隨著器件尺寸的不斷縮小要求柵介質(zhì)厚度不斷減薄， 柵極漏電流則隨著柵介質(zhì)厚度的減薄而急劇增大。為此，現(xiàn)有的COMS制備工藝中，采用高 介電常數(shù)（HK)柵介質(zhì)/金屬柵結(jié)構(gòu)代替?zhèn)鹘y(tǒng)的Si0 2/poly (多晶硅）柵結(jié)構(gòu)使得CMOS集 成電路中漏電流增加問題得以緩解。
[0004] 然而，金屬柵集成到高K柵介質(zhì)上仍有許多問題急待解決，如熱穩(wěn)定性問題，界面 態(tài)，以及費(fèi)米釘扎效應(yīng)等問題。其中，費(fèi)米釘扎效應(yīng)最為嚴(yán)重。
[0005] 目前，解決費(fèi)米釘扎效應(yīng)最好的方法是調(diào)節(jié)PMOS晶體管和NMOS晶體管的閾值電 壓，使得NMOS晶體管和PMOS晶體管的閾值電壓對稱，且適當(dāng)?shù)汀?br>[0006] 柵極功函數(shù)直接影響半導(dǎo)體器件的閾值電壓（Vt)。
[0007] 參考圖1所示，現(xiàn)有的CMOS晶體管中的柵極中，在高K介質(zhì)層10,以及金屬柵極材 料層12之間設(shè)置功函數(shù)層11，從而調(diào)節(jié)柵極整體的功函數(shù)。
[0008] 其中，PMOS晶體管和NMOS晶體管中，采用功函數(shù)可調(diào)的兩種金屬分別作為PMOS 柵極和NOMS柵極的功函數(shù)層材料，以調(diào)節(jié)PMOS晶體管和NMOS晶體管的功函數(shù)，并由此調(diào) 節(jié)PMOS晶體管和NMOS晶體管的閾值電壓，使得PMOS晶體管和NMOS晶體管達(dá)到預(yù)期的閾 值電壓。
[0009] 現(xiàn)有CMOS晶體管制備工藝中，為了使得PMOS晶體管和NMOS晶體管達(dá)到預(yù)期的閾 值電壓，PMOS晶體管中金屬柵極的功函數(shù)范圍需4. 8eV~5. IeV之間，NMOS晶體管中金屬 柵極的功函數(shù)范圍需位于4. 0~4. 3eV之間。
[0010] 然而實(shí)際制備過程中，PMOS晶體管的功函數(shù)在4. 8eV左右浮動，無法達(dá)到更高的 數(shù)值，其直接影響形成的CMOS晶體管的性能。
[0011] 為此，如何提高CMOS晶體管中PMOS晶體管的功函數(shù)是本領(lǐng)域技術(shù)人員亟需解決 的問題。

【發(fā)明內(nèi)容】

[0012] 本發(fā)明解決的問題是，提高CMOS晶體管中，PMOS晶體管的功函數(shù)。
[0013] 為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括：
[0014] 提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)開設(shè)有柵極凹槽；
[0015] 在所述柵極凹槽內(nèi)，位于所述半導(dǎo)體襯底上形成柵介質(zhì)層；
[0016] 在所述柵介質(zhì)層上形成HK層；
[0017] 在所述HK層上形成功函數(shù)層；
[0018] 在所述功函數(shù)層上，以及所述柵極凹槽的側(cè)壁上形成第一擴(kuò)散阻擋層；
[0019] 向所述第一擴(kuò)散阻擋層上形成金屬材料層，所述金屬材料層填充滿所述柵極凹 槽，形成金屬柵極。
[0020] 可選地，所述第一擴(kuò)散阻擋層的材料為氧化鈦。
[0021] 可選地，所述第一擴(kuò)散阻擋層的厚度與所述金屬材料層的厚度比為1:40~ 1:100。
[0022] 可選地，所述第一擴(kuò)散阻擋層的形成工藝包括：
[0023] 采用PVD工藝，在所述功函數(shù)層，以及柵極凹槽的側(cè)壁上沉積一層金屬鈦層；
[0024] 通入氧氣或臭氧氣體，在400~500°C下，對所述金屬鈦層進(jìn)行退火工藝，形成氧 化鈦。
[0025] 可選地，所述金屬柵極為PMOS金屬柵極。
[0026] 可選地，形成所述HK層后，在所述HK層上形成第二擴(kuò)散阻擋層。
[0027] 可選地，所述金屬材料層的材料為鋁。
[0028] 本發(fā)明還提供了另一種半導(dǎo)體器件的形成方法，包括：
[0029] 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括PMOS區(qū)域和NMOS區(qū)域，在所述PMOS區(qū)域 內(nèi)開設(shè)有PMOS柵極凹槽，在所述NMOS區(qū)域內(nèi)開設(shè)有NMOS柵極凹槽；
[0030] 在所述PMOS柵極凹槽和NMOS柵極凹槽內(nèi)的半導(dǎo)體襯底上形成柵介質(zhì)層；
[0031] 在所述PMOS柵極凹槽和NMOS柵極凹槽的柵介質(zhì)層上形成HK層；
[0032] 在所述PMOS柵極凹槽內(nèi)形成第一功函數(shù)層；
[0033] 在所述PMOS柵極凹槽的第一功函數(shù)層上，以及所述NMOS柵極凹槽的HK層上形成 第二功函數(shù)層；
[0034] 在所述PMOS柵極凹槽和NMOS柵極凹槽的第二功函數(shù)層上形成第一擴(kuò)散阻擋層；
[0035] 去除所述NMOS柵極凹槽內(nèi)的所述第一擴(kuò)散阻擋層；
[0036] 向所述PMOS柵極凹槽和NMOS柵極凹槽的第一擴(kuò)散阻擋層上形成金屬材料層，所 述金屬材料層填充滿所述PMOS柵極凹槽和NMOS柵極凹槽，分別形成PMOS金屬柵極和NMOS 金屬柵極。
[0037] 可選地，去除所述NMOS柵極凹槽內(nèi)的所述第一擴(kuò)散阻擋層的工藝為濕法刻蝕工 藝，采用的濕法刻蝕劑包括雙氧水和氨水的混合溶液。
[0038] 本發(fā)明還提供了一種半導(dǎo)體器件，包括：
[0039] 半導(dǎo)體襯底，在所述半導(dǎo)體襯底上開設(shè)有柵極凹槽；
[0040] 在所述柵極凹槽內(nèi)，位于所述半導(dǎo)體襯底上的柵介質(zhì)層；
[0041] 位于所述柵介質(zhì)層上的HK層；
[0042] 位于所述HK層上的功函數(shù)層；
[0043] 位于所述功函數(shù)層上，并且覆蓋所述柵極凹槽的側(cè)壁的第一擴(kuò)散阻擋層；
[0044] 位于所述第一擴(kuò)散阻擋層上的金屬材料層，所述金屬材料層填充滿所述柵極凹 槽，形成金屬柵極。
[0045] 可選地，所述第一擴(kuò)散阻擋層的材料為氧化鈦。
[0046] 可選地，所述第一擴(kuò)散阻擋層的厚度與所述金屬材料層的厚度比為1:40~ 1:100。
[0047] 可選地，所述金屬柵極為PMOS柵極。
[0048] 可選地，形成所述HK層后，在所述HK層上形成第二擴(kuò)散阻擋層。
[0049] 可選地，所述金屬材料層的材料為鋁。
[0050] 可選地，所述金屬柵極為PMOS金屬柵極。
[0051] 與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：
[0052] 在位于半導(dǎo)體襯底的柵極凹槽內(nèi)，由下至上依次形成柵介質(zhì)層、HK層、功函數(shù)層 后，在所述功函數(shù)層上方，以及柵極凹槽的側(cè)壁形成第一擴(kuò)散阻擋層，之后在所述第一擴(kuò)散 阻擋層上形成填充滿所述柵極凹槽的金屬材料層，以形成金屬柵極。在上述技術(shù)方案中，形 成的金屬柵極中，所述第一擴(kuò)散阻擋層包裹住所述金屬材料層，從而可有效抑制所述金屬 材料層中的金屬原子擴(kuò)散至金屬柵極的其他部分，從而避免基于所述金屬原子擴(kuò)散而導(dǎo)致 金屬柵極整體功函數(shù)下降的缺陷。
【附圖說明】
[0053] 圖1為現(xiàn)有的含有功函數(shù)層的柵極的結(jié)構(gòu)示意圖；
[0054] 圖2至圖10為本發(fā)明是實(shí)例提供的半導(dǎo)體器件的形成方法中，各步驟中半導(dǎo)體器 件的結(jié)構(gòu)示意圖；
[0055] 圖11為圖10所示的半導(dǎo)體器件的PMOS金屬柵極的結(jié)構(gòu)示意圖；
[0056] 圖12為采用本發(fā)明實(shí)施例形成的半導(dǎo)體器件的電壓-電容曲線和現(xiàn)有的半導(dǎo)體 器件的電壓-電容曲線對比圖譜。
【具體實(shí)施方式】
[0057] 正如【背景技術(shù)】中所述，在現(xiàn)有CMOS晶體管制備方法中，在柵極的HK層與金屬柵極 材料層之間設(shè)置一層功函數(shù)層，從而調(diào)節(jié)柵極整體的功函數(shù)，進(jìn)而調(diào)節(jié)CMOS晶體管的閾值 電壓（Vt)。
[0058] 然而在實(shí)際制備過程中，發(fā)現(xiàn)即使設(shè)置了功函數(shù)層，但PMOS晶體管的功函數(shù)仍然 偏低，難以滿足對于調(diào)節(jié)PMOS晶體管閾值電壓（Vt)的要求。分析其原因，PMOS晶體管的功 函數(shù)層取決于PMOS晶體管的整體結(jié)構(gòu)。如圖1所示的柵極中，所述柵極的功函數(shù)取決于高 K介質(zhì)層10、功函數(shù)層11以及金屬柵極材料層12的