使用雙重圖案化技術(shù)在副軸上形成cmos柵極的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路的領(lǐng)域。更特定來(lái)說(shuō)，本發(fā)明涉及用于形成集成電路的光刻過(guò)程。
【背景技術(shù)】
[0002]借助193納米光源使用光刻過(guò)程來(lái)制作在28納米節(jié)點(diǎn)或超越其的節(jié)點(diǎn)處的集成電路，含有在核心電壓(舉例來(lái)說(shuō)I伏到1.5伏)下操作的核心金屬氧化物半導(dǎo)體(MOS)晶體管及在更高I/O電壓(舉例來(lái)說(shuō)，1.8伏到2.5伏)下操作的輸入/輸出(I/O)MOS晶體管。形成所述核心晶體管及所述I/O晶體管同時(shí)將集成電路的制作成本及復(fù)雜度維持在所要水平處或以下是成問(wèn)題的。

【發(fā)明內(nèi)容】

[0003]下文呈現(xiàn)簡(jiǎn)化
【發(fā)明內(nèi)容】
以便提供對(duì)本發(fā)明的一或多個(gè)方面的基本理解。本
【發(fā)明內(nèi)容】
并非本發(fā)明的擴(kuò)展概述，且既不打算識(shí)別本發(fā)明的關(guān)鍵或緊要元件，也不打算記述其范圍。而是，本
【發(fā)明內(nèi)容】
的主要目的是以簡(jiǎn)化形式呈現(xiàn)本發(fā)明的一些概念作為稍后所呈現(xiàn)的更詳細(xì)說(shuō)明的前言。
[0004]可通過(guò)包含以下各項(xiàng)的過(guò)程序列形成含有核心MOS晶體管及I/O MOS晶體管的集成電路:在所述集成電路的現(xiàn)有頂部表面上形成多結(jié)晶娃(稱(chēng)為多晶娃(polysilicon或poly))及在所述多晶硅上方的硬掩模層的柵極層堆疊；及在所述多晶硅柵極層上方形成包含正性顯影光致抗蝕劑的柵極蝕刻圖案堆疊。
[0005]所述過(guò)程繼續(xù)使用偶極照射源及暗幾何形狀柵極圖案光掩模暴露具有第一柵極圖案的所述柵極蝕刻圖案堆疊，且執(zhí)行正性色調(diào)顯影過(guò)程。所述柵極圖案光掩模包含隨著所述照射源的偶極分量定向的核心晶體管柵極及垂直于所述核心晶體管柵極的I/o晶體管柵極，使得隨著所述柵極圖案偶極分量定向的柵極蝕刻掩模中的邊緣界定核心晶體管的柵極長(zhǎng)度。所述I/o晶體管柵極長(zhǎng)度在所述第一柵極圖案中為加大的。
[0006]執(zhí)行第一柵極硬掩模蝕刻過(guò)程，其從由所述經(jīng)顯影柵極蝕刻圖案堆疊暴露的區(qū)域移除所述硬掩模層。所述第一柵極硬掩模蝕刻過(guò)程使所述多晶硅的至少一半留在其中移除所述硬掩模層的所述區(qū)域中。在完成所述第一柵極硬掩模蝕刻過(guò)程之后，移除所述柵極蝕刻圖案堆疊的任何剩余材料。
[0007]在包含光致抗蝕劑層的所述柵極層堆疊上方形成柵極修整圖案堆疊?？墒褂冒祹缀涡螤顤艠O修整光掩模暴露所述柵極修整圖案堆疊且使用負(fù)性色調(diào)顯影過(guò)程將其顯影?？墒褂脤?shí)質(zhì)上不具有偶極分量的各項(xiàng)同性照射源或具有中等偶極分量的照射源暴露所述柵極修整圖案堆疊。如果所述柵極修整照射源具有偶極分量，那么隨著所述I/o晶體管柵極長(zhǎng)度定向所述偶極分量。由所述柵極修整圖案界定所述核心晶體管的端及所述I/o晶體管的柵極長(zhǎng)度。
[0008]隨后，執(zhí)行柵極修整蝕刻過(guò)程，其從由所述經(jīng)顯影柵極修整圖案堆疊暴露的區(qū)域移除所述硬掩模層，使得所述剩余硬掩模層界定所述集成電路的所述核心晶體管柵極及所述I/o晶體管柵極的區(qū)域。在完成所述柵極修整蝕刻過(guò)程之后，移除所述經(jīng)顯影柵極修整圖案堆疊的任何剩余材料。隨后，在由所述硬掩模層暴露的區(qū)域中移除所述多晶硅以形成所述核心晶體管柵極及所述I/o晶體管柵極。
【附圖說(shuō)明】
[0009]圖1描繪用于可用來(lái)形成如本文中所描述的集成電路的光刻過(guò)程的具有偶極分量的實(shí)例性照射源。
[0010]圖2描繪由具有強(qiáng)偶極分量的照射源(例如如圖1中所描繪而定向的照射源)形成的實(shí)例性圖案。
[0011]圖3描繪用于可用來(lái)形成如本文中所描述的集成電路的光刻過(guò)程的具有中等偶極分量的實(shí)例性復(fù)合偶極-四極-八極離軸照射源。
[0012]圖4描繪由具有中等偶極分量的照射源(例如如圖3中所描繪而定向的照射源)形成的實(shí)例性圖案。
[0013]圖5A到圖5G是根據(jù)一實(shí)例形成的具有沿一個(gè)方向定向的核心MOS晶體管及垂直于核心晶體管定向的I/O MOS晶體管的集成電路的俯視圖，其是以連續(xù)制作階段描繪的。
[0014]圖5H到圖5J描繪參考圖5A到圖5E所描述的集成電路的替代暈環(huán)植入操作。
[0015]圖6描繪使用透明幾何形狀柵極修整光掩模進(jìn)行的替代柵極修整光刻操作。
[0016]圖7A到圖7D是描繪第一柵極硬掩模蝕刻過(guò)程的橫截面。
[0017]圖8A到圖8D是描繪第二柵極硬掩模蝕刻過(guò)程的橫截面。
[0018]圖9A到圖9G是根據(jù)一實(shí)例形成的具有沿一個(gè)方向定向的核心MOS晶體管、平行于核心晶體管定向的第一多個(gè)I/O MOS晶體管及垂直于核心晶體管定向的第二多個(gè)I/OMOS晶體管的集成電路的俯視圖，其是以連續(xù)制作階段描繪的。
[0019]圖9H到圖9K描繪參考圖9A到圖9F所描述的集成電路的替代暈環(huán)植入操作。
【具體實(shí)施方式】
[0020]參考附圖描述本發(fā)明，其中貫穿各圖使用相似參照編號(hào)來(lái)指定類(lèi)似或等效元件。所述圖未按比例繪制且其僅經(jīng)提供以圖解說(shuō)明本發(fā)明。下文參考用于圖解說(shuō)明的實(shí)例應(yīng)用來(lái)描述本發(fā)明的幾個(gè)方面。應(yīng)理解，眾多特定細(xì)節(jié)、關(guān)系及方法經(jīng)陳述以提供對(duì)本發(fā)明的理解。然而，所屬領(lǐng)域的技術(shù)人員將容易地認(rèn)識(shí)到，可在不使用所述特定細(xì)節(jié)中的一或多者或者使用其它方法的情況下實(shí)踐本發(fā)明。在其它實(shí)例中，未詳細(xì)展示眾所周知的結(jié)構(gòu)或操作以避免使本發(fā)明模糊。本發(fā)明不受動(dòng)作或事件的所圖解說(shuō)明排序限制，這是因?yàn)橐恍﹦?dòng)作可以不同次序發(fā)生及/或與其它動(dòng)作或事件同時(shí)發(fā)生。此外，并非需要所有所圖解說(shuō)明動(dòng)作或事件來(lái)實(shí)施根據(jù)本發(fā)明的方法。
[0021]圖1描繪具有用于可用來(lái)形成如本文中所描述的集成電路的光刻過(guò)程的強(qiáng)偶極分量的實(shí)例性照射源。照射源100配置有兩個(gè)離軸偶極區(qū)發(fā)射區(qū)102，以使得照射源100具有強(qiáng)偶極分量。舉例來(lái)說(shuō)，照射源100可提供193納米輻射，且可用于可分辨與照射源100的偶極分量對(duì)準(zhǔn)的具有80納米的線/間隔間距的等間隔的平行線的浸入式光刻工具中。
[0022]圖2描繪由具有強(qiáng)偶極分量的照射源(例如，如圖1中所描繪而定向的照射源100)形成的實(shí)例性圖案。圖案200包含隨著照射源100的強(qiáng)偶極分量定向的第一多個(gè)最小間距等間隔的平行線202及垂直于偶極分量對(duì)準(zhǔn)的第二多個(gè)最小間距等間隔的線204。第一多個(gè)等間隔的平行線202的第一最小線/間隔間距206由于強(qiáng)偶極分量而明顯地比第二多個(gè)等間隔的平行線204的第二最小線/間隔間距208小，舉例來(lái)說(shuō)小三倍。舉例來(lái)說(shuō)，照射源可提供193納米輻射，且照射源偶極分量可經(jīng)配置以使得第一最小線/間隔間距206為80納米且第二最小線/間隔間距208為240納米。
[0023]圖3描繪用于可用來(lái)形成如本文中所描述的集成電路的光刻過(guò)程的具有中等偶極分量的實(shí)例性復(fù)合偶極-四極-八極離軸照射源300。中等偶極照射源300配置有沿著垂直方向的兩個(gè)強(qiáng)發(fā)射區(qū)302、沿著水平方向的兩個(gè)中等發(fā)射區(qū)304及沿著對(duì)角線方向的四個(gè)弱發(fā)射區(qū)306。
[0024]圖4描繪由具有中等偶極分量的照射源(例如如圖3中所描繪而定向的照射源300)形成的實(shí)例性圖案。圖案400包含隨著照射源300的中等偶極分量定向的第一多個(gè)最小間距等間隔的平行線402及垂直于偶極分量對(duì)準(zhǔn)的第二多個(gè)最小間距等間隔的線404。第一多個(gè)等間隔的平行線402的第一最小線/間隔間距406由于中等偶極分量而比第二多個(gè)等間隔的平行線404的第二最小線/間隔間距408小，舉例來(lái)說(shuō)小1.5倍。舉例來(lái)說(shuō)，照射源可提供193納米輻射，且照射源偶極分量可經(jīng)配置以使得第一最小線/間隔間距406為115納米且第二最小線/間隔間距408為170納米。
[0025]圖5A到圖5G是根據(jù)一實(shí)例形成的具有沿一個(gè)方向定向的核心MOS晶體管及垂直于核心晶體管定向的I/O MOS晶體管的集成電路的俯視圖，其是以連續(xù)制作階段描繪的。參考圖5A，在半導(dǎo)體襯底502(舉例來(lái)說(shuō)，單晶硅晶片、絕緣體上硅(SOI)晶片、具有不同晶體定向的區(qū)的混合定向技術(shù)(HOT)晶片、具有外延層的硅晶片或?qū)τ谥谱骷呻娐?00為適當(dāng)?shù)钠渌牧?中或其上形成集成電路500。在襯底502的頂部表面處形成場(chǎng)氧化物層504。舉例來(lái)說(shuō)，場(chǎng)氧化物504可為通過(guò)淺溝槽隔離(STI)過(guò)程形成的厚度介于250納米與400納米之間的二氧化硅。STI過(guò)程可包含下列步驟:在襯底502上形成氧化層；在氧化層上形成氮化硅層；圖案化氮化硅層以便暴露用于場(chǎng)氧化物504的區(qū)域；在襯底502中經(jīng)暴露區(qū)域中將溝槽蝕刻到適當(dāng)深度以用于場(chǎng)氧化物504的所要厚度；在溝槽的側(cè)壁及底部上生長(zhǎng)熱氧化物層；通過(guò)化學(xué)汽相沉積(CVD)、高密度電漿(HDP)或高縱橫比過(guò)程(HARP)用二氧化硅填充溝槽；從氮化硅層的頂部表面移除不想要的二氧化硅；及移除氮化硅層。
[0026]場(chǎng)氧化物504中的第一多個(gè)開(kāi)口 506提供用于核心晶體管的核心作用區(qū)域506，且第二多個(gè)開(kāi)口 508提供用于I/O晶體管的I/O作用區(qū)域508。在襯底502的頂部表面處在核心作用區(qū)域506中形成，核心柵極電介質(zhì)層510且在襯底502的頂部表面處在I/O作用區(qū)域508中形成I/O柵極電介質(zhì)層512。
[0027]在本實(shí)例的一個(gè)版本中，I/O柵極電介質(zhì)層512可與核心柵極電介質(zhì)層510同時(shí)形成，且為與核心柵極電介質(zhì)層510相同的厚度。舉例來(lái)說(shuō)，核心柵極電介質(zhì)層510及I/O柵極電介質(zhì)層512可同時(shí)形成為二氧化硅、氮氧化硅、氧化鋁、氮氧化鋁、氧化鉿、硅酸鉿、氮氧化鉿硅、氧化鋯、硅酸鋯、氮氧化鋯硅、前述材料的組合或其它絕緣材料的一或多個(gè)層。核心柵極電介質(zhì)層510及I/O柵極電介質(zhì)層512可由于在50°C與800°C之間的溫度下暴露于含氮等離子體或含氮周?chē)鷼怏w而包含氮。核心柵極電介質(zhì)層510及I/O柵極電介質(zhì)層512可為I納米到4納米厚?？赏ㄟ^(guò)各種柵極電介質(zhì)形成過(guò)程(舉例來(lái)說(shuō)熱氧化、氧化層的等離子體氮化及/或通過(guò)原子層沉積(ALD)進(jìn)行的電介質(zhì)材料沉積)中的任一者形成核心柵極電介質(zhì)層510及I/O柵極電介質(zhì)層512。
[0028]在本實(shí)例的另一版本中，可與核心柵極電介質(zhì)層510分離地形成I/O柵極電介質(zhì)層512的至少一部分以使得I/O柵極電介質(zhì)層512比核心柵極電介質(zhì)層510厚。舉例來(lái)說(shuō)，I/O柵極電介質(zhì)層512可比核心柵極電介質(zhì)層510厚至少一又二分之一倍?？稍趦蓚€(gè)階段中形成I/O柵極電介質(zhì)層512，以使得兩個(gè)階段中的第二階段與核心柵極電介質(zhì)層510同時(shí)形成。
[0029]在場(chǎng)氧化物504、核心柵極電介質(zhì)層510及I/O柵極電介質(zhì)層512上方形成柵極層堆疊514。柵極層堆疊514包含30納米到60納米厚