半導(dǎo)體器件及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體器件及其形成方法。
【背景技術(shù)】
[0002]橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(Lateral double-diffus1nMetal-Oxide-semiconductor,LDMOS)場(chǎng)效應(yīng)晶體管，由于具有較高擊穿電壓，滿足耐高壓、實(shí)現(xiàn)功率控制等方面的要求，被廣泛應(yīng)用于高壓功率集成電路。而且，LDMOS場(chǎng)效應(yīng)晶體管與傳統(tǒng)的CMOS集成工藝具有較好的兼容性，使LDMOS場(chǎng)效應(yīng)晶體管得到更廣泛應(yīng)用。
[0003]參照?qǐng)D1，圖1為現(xiàn)有的LDMOS場(chǎng)效應(yīng)晶體管的剖面結(jié)構(gòu)示意圖，LDMOS場(chǎng)效應(yīng)晶體管包括:
[0004]P型基底I ;
[0005]位于基底I中的第一隔離結(jié)構(gòu)2，相鄰兩第一隔離結(jié)構(gòu)2之間為阱區(qū)3，阱區(qū)3的摻雜類型不限；
[0006]位于阱區(qū)3上的柵介質(zhì)層4，位于所述柵介質(zhì)層4上的柵極5 ；
[0007]位于柵極5兩側(cè)的阱區(qū)3中的N型漂移區(qū)6和P型體區(qū)7，漂移區(qū)6和體區(qū)7為阱區(qū)3所包圍；
[0008]位于漂移區(qū)6中的第二隔離結(jié)構(gòu)8，第二隔離結(jié)構(gòu)8與體區(qū)7相對(duì)；
[0009]位于漂移區(qū)6中的漏極9，第二隔離結(jié)構(gòu)8增大了柵極5與漏極9在平行于基底I上表面的距離，使得漂移區(qū)6能夠承受較高的電壓降，獲得較高擊穿電壓；
[0010]位于體區(qū)7中的源極10，源極10與柵介質(zhì)層4相鄰，在相鄰所述源極10的體區(qū)中形成有P型接觸區(qū)11，接觸區(qū)11與源極10電連接，作為體區(qū)7的引出端，防止源極10和體區(qū)7短接，減小襯偏效應(yīng)。圖1所示的LDMOS場(chǎng)效應(yīng)晶體管為N型LDMOS場(chǎng)效應(yīng)晶體管，僅起到示例作用。還可以是本領(lǐng)域技術(shù)人員所熟知的P型LDMOS場(chǎng)效應(yīng)晶體管。
[0011]但是，LDMOS場(chǎng)效應(yīng)晶體管與基底之間在垂直于基底上表面方向上的隔離效果不好，存在漏電現(xiàn)象。而且，第一隔離結(jié)構(gòu)2較淺，使得LDMOS場(chǎng)效應(yīng)晶體管與其他晶體管等器件在平行于基底上表面方向上的隔離效果也不好，容易出現(xiàn)信號(hào)串?dāng)_，造成LDMOS場(chǎng)效應(yīng)晶體管的性能不佳。

【發(fā)明內(nèi)容】

[0012]本發(fā)明解決的問題是，現(xiàn)有技術(shù)的LDMOS場(chǎng)效應(yīng)晶體管與基底之間在垂直于基底上表面方向上的隔離效果不好，存在漏電現(xiàn)象，而且LDMOS場(chǎng)效應(yīng)晶體管與其他晶體管等器件在平行于基底上表面方向上的隔離效果也不好，容易出現(xiàn)信號(hào)串?dāng)_。
[0013]為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，該半導(dǎo)體器件的形成方法包括:
[0014]提供具有第一類型摻雜的基底；
[0015]在所述基底中形成環(huán)形溝槽；
[0016]在所述環(huán)形溝槽中填充滿環(huán)形填充層，至少覆蓋所述環(huán)形溝槽側(cè)壁的環(huán)形填充層部分為絕緣層；
[0017]在所述環(huán)形填充層下的基底中形成具有第二類型摻雜的掩埋層，所述第一類型摻雜和第二類型摻雜相反；
[0018]定義所述環(huán)形填充層之間的基底部分為第一阱區(qū)，在所述第一阱區(qū)形成晶體管。
[0019]可選地，所述填充層為絕緣層，或者所述填充層包括覆蓋所述環(huán)形溝槽側(cè)壁的絕緣層、和填充滿所述環(huán)形溝槽的環(huán)形多晶硅層。
[0020]可選地，所述環(huán)形多晶硅層具有第二類型摻雜，所述環(huán)形多晶硅層和掩埋層接觸。
[0021]可選地，在所述環(huán)形多晶硅層下的基底中形成掩埋層的方法為:使用推阱工藝，所述環(huán)形多晶硅層中摻雜的第二類型雜質(zhì)在基底中擴(kuò)散形成掩埋層。
[0022]可選地，所述填充層包括覆蓋所述環(huán)形溝槽側(cè)壁的絕緣層、和填充滿所述環(huán)形溝槽的環(huán)形多晶硅層；
[0023]在所述環(huán)形溝槽側(cè)壁形成絕緣層時(shí)，在所述環(huán)形溝槽的底部還形成絕緣層。
[0024]可選地，在所述環(huán)形多晶硅層下的基底中形成掩埋層的方法包括:
[0025]在所述環(huán)形溝槽中形成絕緣層之前，在所述環(huán)形溝槽底部形成具有第二類型摻雜的硅玻璃，或者在所述環(huán)形溝槽下的基底中形成具有第二類型摻雜的摻雜區(qū)；
[0026]在形成所述環(huán)形多晶硅后，使用推阱工藝，使所述硅玻璃或者第二摻雜區(qū)中摻雜的第二類型雜質(zhì)在基底中擴(kuò)散形成掩埋層。
[0027]可選地，所述晶體管為L(zhǎng)DMOS場(chǎng)效應(yīng)晶體管、HVMOS場(chǎng)效應(yīng)晶體管或MOS場(chǎng)效應(yīng)晶體管。
[0028]可選地，所述環(huán)形多晶硅層具有第二類型摻雜，所述環(huán)形多晶硅層和掩埋層接觸；
[0029]在所述環(huán)形多晶硅層上表面形成第一接觸區(qū)。
[0030]可選地，所述晶體管為雙極晶體管；
[0031]形成雙極晶體管的方法包括:
[0032]在所述第一阱區(qū)中進(jìn)行第一類型摻雜，具有第一類型摻雜的第一阱區(qū)作為基極；
[0033]在所述第一阱區(qū)中形成具有第二類型摻雜的第二阱區(qū)，所述第二阱區(qū)為第一阱區(qū)所包圍，所述第二阱區(qū)作為發(fā)射極；
[0034]所述環(huán)形多晶硅層和掩埋層共同作為集電極。
[0035]可選地，還包括:在所述環(huán)形多晶硅層上表面形成第一接觸區(qū)；
[0036]在所述第一阱區(qū)形成第二接觸區(qū)；
[0037]在所述第二阱區(qū)形成第三接觸區(qū)。
[0038]可選地，所述第一類型摻雜為P型摻雜，所述第二類型摻雜為N型摻雜；或者，
[0039]所述第一類型摻雜為N型摻雜，所述第二類型摻雜為P型摻雜。
[0040]本發(fā)明還提供一種半導(dǎo)體器件，該半導(dǎo)體器件包括:
[0041]具有第一類型摻雜的基底；
[0042]位于所述基底中的環(huán)形溝槽；
[0043]填充滿所述環(huán)形溝槽的環(huán)形填充層，至少覆蓋所述環(huán)形溝槽側(cè)壁的環(huán)形填充層部分為絕緣層；
[0044]位于環(huán)形填充層下的基底中的具有第二類型摻雜的掩埋層，所述第一類型摻雜和第二類型摻雜相反；
[0045]位于所述環(huán)形填充層之間的基底部分的晶體管，定義位于所述環(huán)形填充層之間的基底部分為第一阱區(qū)。
[0046]可選地，所述填充層為絕緣層，或者所述填充層包括覆蓋所述環(huán)形溝槽側(cè)壁的絕緣層、和填充滿所述環(huán)形溝槽的環(huán)形多晶硅層。
[0047]可選地，所述環(huán)形多晶硅層具有第二類型摻雜，所述環(huán)形多晶硅層和掩埋層接觸。
[0048]可選地，所述填充層包括覆蓋所述環(huán)形溝槽側(cè)壁的絕緣層、和填充滿所述環(huán)形溝槽的環(huán)形多晶硅層；
[0049]所述絕緣層還覆蓋環(huán)形溝槽底部。
[0050]可選地，所述晶體管為L(zhǎng)DMOS場(chǎng)效應(yīng)晶體管、HVMOS場(chǎng)效應(yīng)晶體管、或MOS場(chǎng)效應(yīng)晶體管。
[0051]可選地，所述環(huán)形多晶硅層具有第二類型摻雜，所述環(huán)形多晶硅層和掩埋層接觸；
[0052]所述半導(dǎo)體器件還包括:位于所述環(huán)形多晶硅層上表面的第一接觸區(qū)。
[0053]可選地，所述晶體管為雙極晶體管；
[0054]所述雙極晶體管包括:
[0055]所述第一阱區(qū)具有第一類型摻雜，作為基極；
[0056]位于所述第一阱區(qū)中的具有第二類型摻雜的第二阱區(qū)，所述第二阱區(qū)為第一阱區(qū)所包圍，所述第二阱區(qū)作為發(fā)射極；
[0057]所述環(huán)形多晶硅層和掩埋層共同作為集電極。
[0058]可選地，所述雙極晶體管還包括:位于所述環(huán)形多晶硅層上表面的第一接觸區(qū)；
[0059]位于所述第一阱區(qū)的第二接觸區(qū)；
[0060]位于所述第二阱區(qū)的第三接觸雜區(qū)。
[0061]可選地，所述第一類型摻雜為P型摻雜，所述第二類型摻雜為N型摻雜；或者，
[0062]所述第一類型摻雜為N型摻雜，所述第二類型摻雜為P型摻雜。
[0063]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0064]至少覆蓋所述環(huán)形溝槽側(cè)壁的環(huán)形填充層部分為絕緣層，該絕緣層在平行于基底上表面方向上，實(shí)現(xiàn)晶體管和基底中的其他器件之間的隔離效果。與現(xiàn)有的隔離結(jié)構(gòu)相比較，本方案的絕緣層較深且為環(huán)形，可實(shí)現(xiàn)相對(duì)較好的隔離效果，避免它們之間出現(xiàn)信號(hào)串?dāng)_。掩埋層和掩埋層下的基底具有不相反類型摻雜，掩埋層和掩埋層下的基底具有PN結(jié)，使得晶體管和掩埋層下的基底在垂直于基底上表面方向上相互隔離，防止晶體管出現(xiàn)漏電現(xiàn)象，確保晶體管性能較佳。
[0065]另外，使用本技術(shù)方案，無(wú)需在基底上形成外延層，避免了外延生長(zhǎng)工藝成本較高的問題，降低了工藝成本。
【附圖說明】
[0066]圖1是現(xiàn)有技術(shù)的LDMOS場(chǎng)效應(yīng)晶體管的剖面結(jié)構(gòu)示意圖；
[0067]圖2?14是本發(fā)明實(shí)施例的包括LDMOS場(chǎng)效應(yīng)晶體管的半導(dǎo)體器件在形成過程中的不意圖；
[0068]圖15?圖1