使用電化學(xué)蝕刻制造半導(dǎo)體器件方法以及半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，尤其涉及一種使用電化學(xué)蝕刻制造半導(dǎo)體器件、半導(dǎo)體器件和超結(jié)半導(dǎo)體器件。
【背景技術(shù)】
[0002]半導(dǎo)體制造提供了用于沿著主表面的兩個橫向方向圖案化機(jī)械元件和電子元件的光刻過程，機(jī)械元件和/或電子元件沿著該兩個橫向方向被形成在半導(dǎo)體晶片上。半導(dǎo)體設(shè)備(比如，MEMS(微機(jī)電系統(tǒng)，micro electromechanical system))和先進(jìn)的集成電路(比如，功率MOSFET(功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管，Power metal oxidesemiconductor field effect transistors))還基于對于沿著垂直于主表面的尺寸形成機(jī)械結(jié)構(gòu)或電子結(jié)構(gòu)有效的圖案化過程。舉例說明，在垂直尺寸上有效的常規(guī)圖案化過程使用各向異性沉積過程、在氣態(tài)工藝環(huán)境中耗盡溝槽中的前體以及在傾斜離子束蝕刻或傾斜注入情況下的遮蔽效應(yīng)(shadowing effect)。常規(guī)的垂直圖案化過程通常被壓縮至某一過程材料/拓?fù)浣Y(jié)構(gòu)，或者通過完整的晶片表面或晶片批次的晶片之間難以進(jìn)行控制。亟需精確的垂直圖案化方法。

【發(fā)明內(nèi)容】

[0003]一個實施例涉及制造半導(dǎo)體器件的方法。在半導(dǎo)體襯底中的第一導(dǎo)電類型的臺面之間的形成溝槽。溝槽從加工表面(process surface)延伸直至底平面?；パa(bǔ)的第二導(dǎo)電類型的半導(dǎo)體層被形成在溝槽的側(cè)壁上。至少在臺面中，垂直于加工表面的垂直的雜質(zhì)濃度分布在加工表面和底平面之間是非恒定的。在此之后，半導(dǎo)體層的在溝槽中的部分通過電化學(xué)蝕刻被移除。
[0004]根據(jù)另一個實施例，一種半導(dǎo)體器件包括在半導(dǎo)體部分的第一表面和底平面之間延伸的第一導(dǎo)電類型的半導(dǎo)體臺面。互補(bǔ)的第二導(dǎo)電類型的半導(dǎo)體結(jié)構(gòu)沿著半導(dǎo)體臺面的側(cè)壁延伸，其中半導(dǎo)體結(jié)構(gòu)的厚度在距第一表面和距底平面的深度均為第一距離處具有局部最大值。
[0005]根據(jù)另外的實施例，一種超結(jié)半導(dǎo)體器件包括半導(dǎo)體部分，該半導(dǎo)體部分包括從半導(dǎo)體部分的在臺面之間的第一表面延伸直至底平面的次表面(subsurface)結(jié)構(gòu)。臺面具有第一導(dǎo)電類型，并且次表面結(jié)構(gòu)包括沿著臺面的側(cè)壁延伸的互補(bǔ)的第二導(dǎo)電類型的半導(dǎo)體結(jié)構(gòu)。半導(dǎo)體結(jié)構(gòu)的厚度在距第一表面的第一距離處具有局部最大值，該第一距離小于第一表面和底平面之間的距離。
[0006]通過閱讀下面的【具體實施方式】和參看附圖，本領(lǐng)域的技術(shù)人員將能認(rèn)識到其他的特征和優(yōu)點(diǎn)。
【附圖說明】
[0007]附圖被包括進(jìn)在本說明書中以提供對本公開的更深的理解，并且附圖被并入本說明書中且構(gòu)成本說明書的一部分?！靖綀D說明】了本公開的實施例，并且與【具體實施方式】一起用于解釋本公開的原理。通過參考下面的【具體實施方式】，能更好地理解并將容易領(lǐng)會其他的實施例和預(yù)期優(yōu)點(diǎn)。
[0008]圖1A是用于說明一種依照實施例制造半導(dǎo)體器件的方法的半導(dǎo)體襯底的部分的示意性剖視圖，該實施例在提供具有非恒定的垂直雜質(zhì)濃度分布的臺面之后，提供了具有凸起(bulge)的垂直半導(dǎo)體襯底；
[0009]圖1B示出了在電化學(xué)蝕刻開始時的圖1A的半導(dǎo)體襯底部分；
[0010]圖1C示出了在電化學(xué)蝕刻之后的圖1B的半導(dǎo)體襯底部分；
[0011]圖1D示出了在移除了被蝕刻的半導(dǎo)體層的水平部分之后的圖1C的半導(dǎo)體襯底部分;
[0012]圖2A是一種依照實施例的半導(dǎo)體器件的部分的示意性剖視圖，該實施例提供了具有單個凸起的垂直半導(dǎo)體結(jié)構(gòu)；
[0013]圖2B是一種依照實施例的半導(dǎo)體器件的部分的示意性剖視圖，該實施例提供了具有凸起和凹口(notch)的垂直半導(dǎo)體結(jié)構(gòu)；
[0014]圖2C是一種依照實施例的半導(dǎo)體器件的部分的示意性剖視圖，該實施例提供了具有連接的半泡狀物(half-bubbles)的垂直半導(dǎo)體結(jié)構(gòu)；
[0015]圖3A是用于說明一種依照實施例制造半導(dǎo)體器件的方法的半導(dǎo)體襯底的部分的示意性剖視圖，該實施例提供了在電化學(xué)蝕刻之前的厚度隨著與第一表面的距離的增加而增加的垂直半導(dǎo)體結(jié)構(gòu)；
[0016]圖3B是在電化學(xué)蝕刻開始時的圖3A的半導(dǎo)體襯底部分的示意性剖視圖；
[0017]圖3C是在移除了電化學(xué)蝕刻期間被使用的蝕刻溶液之后的圖3B的半導(dǎo)體襯底部分的示意性剖視圖；
[0018]圖4是一種依照實施例的超結(jié)(SJ，super junct1n)半導(dǎo)體器件的部分的示意性剖視圖，該實施例提供了厚度隨著與第一表面的距離的增加而減少的垂直半導(dǎo)體結(jié)構(gòu)；
[0019]圖5是一種依照實施例的半導(dǎo)體器件的部分的示意性剖視圖，該實施例提供了具有被垂直圖案化的半導(dǎo)體結(jié)構(gòu)的終端溝槽；
[0020]圖6是一種依照實施例的半導(dǎo)體器件的部分的示意性剖視圖，該實施例提供了具有場調(diào)節(jié)區(qū)的垂直場板IGFET(絕緣柵場效應(yīng)晶體管，insulated gate field effecttransistor)單元；
[0021]圖7是一種依照實施例的半導(dǎo)體器件的部分的示意性剖視圖，該實施例提供了具有多個凸起和凹口的垂直半導(dǎo)體結(jié)構(gòu)。
【具體實施方式】
[0022]下面的【具體實施方式】參考了附圖，附圖構(gòu)成【具體實施方式】的一部分并且以舉例說明的方式示出了本公開可以實施的特定的實施例。應(yīng)當(dāng)理解的是，不脫離本發(fā)明的范圍，可以采用其它的實施例并且可以做出結(jié)構(gòu)上或者邏輯上的改變。例如，用于說明或描述一個實施例的特征能夠用在其它實施例上或者與其它實施例結(jié)合而產(chǎn)出又一個實施例。本公開旨在包括這些修改和變化。示例使用特定的語言進(jìn)行描述，不應(yīng)當(dāng)被解釋為對所附權(quán)利要求范圍的限制。附圖不一定是按比例的，并且僅以說明為目的。為清楚起見，在不同的附圖中相同的元件用對應(yīng)的附圖標(biāo)記表明，除非另有說明。
[0023]術(shù)語“具有(having)”，“包括(containing、including、comprising) ” 等是開放性，并且該術(shù)語表明所陳述的結(jié)構(gòu)、元件或特征的存在，但并不排除其它的元件或特征。冠詞“一(a或an)”和“該(the) ”旨在不僅包括復(fù)數(shù)以及單數(shù)，除非上下文另有明確說明。
[0024]術(shù)語“電連接(electrically connected) ”描述電連接的元件之間的永久低電阻連接，例如連接元件之間的直接接觸或者經(jīng)由金屬和/或高摻雜半導(dǎo)體的低電阻連接。術(shù)語“電親接(electrically coupled) ”包括一個或多個適用于信號傳輸?shù)慕槿朐纱嬖谟陔婑罱拥脑g，例如，臨時地提供在第一狀態(tài)時的低電阻連接以及在第二狀態(tài)時的高電阻電去耦的元件。
[0025]【附圖說明】了通過緊接著摻雜類型“η”或“p”之后的用或“ + ”表明的相對摻雜濃度。例如，“η_”意為摻雜濃度低于“η”摻雜區(qū)的摻雜濃度，同時“η+”摻雜區(qū)所具有的摻雜濃度高于“η”摻雜區(qū)的摻雜濃度。具有相同的相對摻雜濃度的摻雜區(qū)不一定具有相同的絕對摻雜濃度。例如，兩個不同的“η ”摻雜部位可具有相同或者不同的絕對摻雜濃度。
[0026]圖1A至圖1D涉及垂直圖案化過程。在半導(dǎo)體襯底500a中，溝槽162從半導(dǎo)體襯底500a的加工表面1la延伸直至距加工表面1la的距離為D處的底平面BP。
[0027]半導(dǎo)體襯底500a可包括由第一導(dǎo)電類型的單晶半導(dǎo)體材料提供的基座層130a。舉例說明，單晶半導(dǎo)體材料可以是硅S1、碳化硅SiC、鍺Ge、硅鍺晶體SiGe、氮化鎵GaN或者砷化鎵GaAs。
[0028]主外延層120a可以通過外延生長在基座層130a上。主外延層120a可以由與基座層130a的相同的半導(dǎo)體材料提供，并且可以以第一導(dǎo)電類型的均勻背景雜質(zhì)濃度進(jìn)行原位摻雜。與基座層130相對的主外延層的120a的被暴露表面形成加工表面101a，并且基座層130a的相對表面形成后側(cè)表面102a。加工表面1la和第一表面102之間的距離可以是至少20 μ m，例如至少40 μ m。
[0029]溝槽162可通過RIE (反應(yīng)離子蝕刻，reactive 1n etching)形成，并且可具有垂直于加工表面1la的垂直側(cè)壁，或者可隨著距加工表面1la的距離增加而成錐形。
[0030]溝槽162中的至少一個溝槽具有垂直延伸L，并且在加工表面1la和底平面BP之間延伸。溝槽162可以為條狀或者是孔槽，孔槽的橫向橫截面區(qū)域可以是圓形、橢圓形、具有或不具有圓角的卵形或者矩形(例如，正方形)。在溝槽162之間的半導(dǎo)體襯底500a的部分形成臺面161。其他實施例可提供一個單個溝槽(例如，包圍半導(dǎo)體襯底500a的內(nèi)部部分的溝槽)或者沿著包圍半導(dǎo)體襯底500a的內(nèi)部部分的線布置的多個溝槽。
[0031]與第一導(dǎo)電類型相反的第二導(dǎo)電類型的半導(dǎo)體層190a至少沿著溝槽162的側(cè)壁延伸。在所示實施例中，半導(dǎo)體層190a覆蓋臺面161的側(cè)壁和頂表面以及溝槽底部。半導(dǎo)體層 190a可在LPCVD(低壓化學(xué)氣相沉積，low pressure chemical vapor deposit1n)過程中被沉積，或者可被沉積為原位摻雜的外延層。根據(jù)另一個實施例，P型雜質(zhì)通過從氣相中向外擴(kuò)散被引入臺面161之中，或者從包括P雜質(zhì)的犧牲層被引入臺面161之中。
[0032]第二導(dǎo)電類型的重?fù)诫s的接觸區(qū)可在半導(dǎo)體層190a的位于溝槽162之外的水平部分中被形成，或者在沒有該水平部分時，在臺面161的頂表面中被形成。
[0033]在臺面161中，與加工表面1la正交的垂直雜質(zhì)濃度分布具有非恒定的梯度。例如，