專利名稱：一種制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及一種制造半導(dǎo)體器件的方法，尤其是涉及能形成用于元件隔離的可靠的淺槽隔離(STI)并且能抑制MOS晶體管的閾電壓變化的半導(dǎo)體器件制造方法。
通常，為了把每個(gè)電路元件與半導(dǎo)體器件中的其它元件隔離，使用LOCOS(硅的局部氧化)方法。在LOCOS(硅的局部氧化)方法中，通過氧化部分硅襯底，能夠形成致密且高純度的氧化硅膜。因此，當(dāng)半導(dǎo)體器件的設(shè)計(jì)原則不嚴(yán)格時(shí)，LOCOS方法可提供充分的隔離能力。然而，在LOCOS方法中，用于元件隔離的每個(gè)氧化膜在橫向出現(xiàn)延伸，例如鳥嘴(bird’s beak)等。每個(gè)氧化膜的這種橫向延伸成為妨礙半導(dǎo)體器件結(jié)構(gòu)小型化的因素之一。
因此，近來隨著半導(dǎo)體器件高度小型化和高度集成化，使用槽型元件隔離方法，即所謂的淺槽隔離(STI)法來隔離元件間，以代替?zhèn)鹘y(tǒng)的LOCOS方法。
例如在“1996 Symposium on VLSI Technology Digest of Technical Papers”的未定稿版中P156-157描述了STI方法。在該STI方法中，在LOCOS方法中出現(xiàn)的絕緣膜橫向延伸沒有出現(xiàn)，并且能夠形成微小的并且與設(shè)計(jì)有幾乎相同尺寸的元件隔離絕緣膜。
然而，在該STI方法中，絕緣膜被填埋在襯底硅表面上形成的槽中，并且要求被填埋的絕緣膜具有高純度且致密，同時(shí)沒有缺陷，由此產(chǎn)生各種問題。
為了說明該問題，現(xiàn)將詳細(xì)描述作為第一和第二現(xiàn)有技術(shù)方法的傳統(tǒng)STI方法。
第一現(xiàn)有技術(shù)方法是通過使用熱化學(xué)汽相淀積(CVD)方法形成的氧化硅膜用作填埋絕緣膜的方法。該方法適合用絕緣膜充填的每個(gè)槽的寬度相對(duì)較大的器件。
圖8A-圖8C是示意性地說明在制造半導(dǎo)體器件的第一現(xiàn)有技術(shù)方法的工藝期間得到的各種橫截面結(jié)構(gòu)的橫截面圖。現(xiàn)將描述該方法，特別是形成槽隔離的方法。
如圖8A所示，通過使用熱氧化法，氧化硅膜602形成在硅襯底601上。然后，在氧化硅膜602上形成多晶硅膜或氮化硅膜603。
此后，通過使用光刻和干蝕刻，以及類似方法選擇性地去除硅襯底601、氧化硅膜602和多晶硅膜603以形成槽604a-604c。在形成槽后，去除圖中未示出的光刻膠，得到圖8A所示的結(jié)構(gòu)。
如圖8B所示，通過使用熱CVD方法，氧化硅膜605形成在硅襯底601的整個(gè)表面上，使槽604a-604c充滿氧化硅膜605的材料。
作為形成氧化硅膜605的方法，能使用下面第一到第三方法中的任何一個(gè)。
在第一方法中，使用二氯硅烷(SiCl2H2)和氧化二氮(N2O)作為材料。這些材料在低氣壓以及約900℃下反應(yīng)，產(chǎn)生氧化硅膜605。
在第二方法中，使用四乙氧基硅烷(TEOS；Si(OC2H5)4)作為材料，該材料在低氣壓和約650℃-750℃的溫度下熱分解產(chǎn)生氧化硅膜605。
在第三方法中，使用TEOS和臭氧作為材料。這些材料在正常壓力和約幾百Torr之間的準(zhǔn)常壓下且在約400℃下反應(yīng)，產(chǎn)生氧化硅膜605。
在這三種方法中，在第一和第二方法的每一個(gè)中，氧化硅膜在低氣壓下形成。因此，氧化硅膜按照基體材料的不均勻形狀以均勻厚度生長。因此，所形成的氧化硅膜605具有與基體材料形狀一致的形狀。
當(dāng)使用上述第三方法時(shí)，氧化硅膜605的材料牢固地填埋在槽中，并且形成的氧化硅膜605具有光滑表面。而且，在第三方法中，當(dāng)與第一和第二方法相比較時(shí)形成氧化硅膜605的溫度相對(duì)低。因此，當(dāng)使用第三方法形成氧化硅膜605時(shí)，在形成氧化硅膜605后在約500℃和900℃之間的溫度下進(jìn)行熱處理以使氧化硅膜605致密。
此后，如圖8C所示，通過使用CMP(化學(xué)機(jī)械拋光)對(duì)氧化硅膜605拋光平面化。
其次，作為第二現(xiàn)有技術(shù)方法，將說明在日本專利申請(qǐng)公開5-335290和5-335291中披露的方法。
為形成填埋絕緣膜，在第二現(xiàn)有技術(shù)方法中的填埋絕緣膜，即在上面說明第一現(xiàn)有技術(shù)方法中描述的氧化硅膜605是通過使用加偏壓的等離子體CVD方法形成的，其中高頻電源或電壓施加于硅襯底上。
特別是，該方法使用電子回旋共振(ECR)方法作為產(chǎn)生等離子體的方法，由此產(chǎn)生高密度等離子體。通常使用的材料氣體是硅烷(SiH4)、氧(O2)和氬(Ar)。在該方法中，高頻電源或電壓施加于襯底上。采用氬離子的氧化硅膜濺射蝕刻率取決于氧化硅膜表面上的氬離子入射角。氧化硅膜傾斜部分上的濺射蝕刻率變得相對(duì)高。
因此，采用氬離子的濺射蝕刻去除在矩形襯底的角部上形成的部分氧化硅膜，因此在形成氧化硅膜的同時(shí)，氧化硅膜材料充滿微小槽。
此后，通過使用CMP方法除去填埋在槽中之外的氧化硅膜部分，即在每個(gè)有源區(qū)上的氧化硅膜部分。在上述日本專利申請(qǐng)公開所披露的每個(gè)方法中，在把氧化硅膜填埋到每個(gè)槽中的工藝之后以及在氧化硅膜的CMP工藝之前加入各種工藝，以改進(jìn)可制造性并且通過使用有高可靠性的襯底平面化工藝來形成半導(dǎo)體器件。
然而，因?yàn)镋CRCVD系統(tǒng)或裝置具有大的等離子體源部分，該裝置自身變得很大。
為克服該缺陷，作為替代ECR等離子體源的等離子體源，已注意到電感耦合等離子體(ICP)源或螺旋波激發(fā)等離子體源，并且已將它們實(shí)際用于在金屬布線上形成層間絕緣膜的實(shí)用裝置中。在電感耦合等離子體CVD裝置和螺旋波激發(fā)等離子體CVD裝置中，其材料與ECR等離子體CVD裝置中的材料相同，使用硅、氧和氬。
本發(fā)明人通過使用第二現(xiàn)有技術(shù)方法實(shí)際進(jìn)行實(shí)驗(yàn)來形成半導(dǎo)體器件。圖9示意性地說明由該實(shí)驗(yàn)得到的半導(dǎo)體器件的橫截面結(jié)構(gòu)。
圖9表示通過使用電感耦合高密度等離子體CVD室在硅襯底上形成氧化硅膜804后得到的橫截面結(jié)構(gòu)，它具有圖8A所示的橫截面結(jié)構(gòu)，硅襯底上的槽內(nèi)充滿氧化硅膜804的材料。
在該實(shí)驗(yàn)中使用的室的示意性結(jié)構(gòu)，即電感耦合高密度等離子體CVD室示于圖6中。參照?qǐng)D6，將說明形成氧化硅膜804的方法。
在圖6中，示意性地說明由石英或如氧化鋁等的陶瓷制成的鐘罩304。圍繞鐘罩304設(shè)置電感線圈303?？蓪⒏哳l功率，即電源通過高頻電源308加到電感線圈303。而且，也設(shè)置并構(gòu)成基座307，使頻率13.56MHz的高頻功率通過高頻電源309提供于其上?；?07的表面涂覆有陶瓷。
在上述結(jié)構(gòu)的室中，要處理的襯底，即具有如圖8A所示的橫截面結(jié)構(gòu)的硅襯底，以靜電吸附方式固定在基座307上。在基座307(圖中未示出)內(nèi)冷卻劑如冷卻水循環(huán)流動(dòng)。而且，氦(He)氣充滿在要處理的襯底306的底面和基座307的表面之間。通過控制氦氣壓力，就能夠控制襯底306和基座307之間的導(dǎo)熱率。由此能控制氧化硅膜的淀積溫度。
例如，關(guān)于形成氧化硅膜的條件，流量約60sccm的氧(O2)、流量約40sccm的硅烷(SiH4)和流量約40sccm的氬(Ar)經(jīng)過進(jìn)氣口312引入到室305中，并且室305內(nèi)的壓力控制到約5毫乇。
在圖6中，參考標(biāo)號(hào)301、302代表自動(dòng)匹配箱，參考標(biāo)號(hào)311代表接地點(diǎn)，以及參考標(biāo)號(hào)313代表抽真空出口。
當(dāng)形成氧化硅膜時(shí)，通過控制在基座307內(nèi)循環(huán)的冷卻水溫度以及在要處理的襯底306底面和基座307的表面之間的氦氣壓力來把氧化硅膜的淀積溫度調(diào)節(jié)成約350℃。約3500W(瓦)的高頻功率通過高頻電源308加到電感線圈303。而且，約1600W(瓦)的高頻功率通過高頻電源309加到基座307。要處理的襯底或晶片306的直徑是6英寸。
在按照第一現(xiàn)有技術(shù)方法制造半導(dǎo)體器件的方法中，產(chǎn)生下列問題(此后稱為第一問題)。
如圖8B所示，在通過使用熱CVD方法形成的氧化硅膜605中，在填埋在如槽604a、604b的微小槽中的氧化硅膜部分中形成接縫606a、606b。當(dāng)使用CMP方法拋光該氧化硅膜605時(shí)，在微小槽604a、604b上的每個(gè)接縫606a、606b寬度進(jìn)一步擴(kuò)展，并且凹槽608a、608b形成在微小槽604a、604b上的氧化硅膜部分上。此后，當(dāng)多晶硅膜構(gòu)成的柵極形成在襯底上時(shí)，凹槽608a等可能會(huì)導(dǎo)致相鄰柵極之間電短路。
也就是說，當(dāng)多晶硅膜形成在襯底上時(shí)，多晶硅膜也淀積在凹槽608a、608b內(nèi)。當(dāng)通過蝕刻對(duì)多晶硅膜構(gòu)圖來形成柵極時(shí)，凹槽608a、608b內(nèi)的多晶硅膜部分未蝕刻掉并且留在那里。留在凹槽608a、608b內(nèi)的多晶硅膜部分導(dǎo)致相鄰柵極之間短路。
該問題是這樣造成的在第一現(xiàn)有技術(shù)中，用于形成填埋氧化膜部分的氧化硅膜605是使用熱CVD方法形成。在熱CVD方法中，氧化硅膜通過利用襯底表面處的化學(xué)反應(yīng)形成，因此，在每個(gè)很微小的槽中，從槽兩壁部分生長的氧化硅膜部分相遇并且在槽的中心部分處氧化硅膜變得疏松。
因此，如圖8B所示，接縫606a、606b形成在氧化硅膜605中。
當(dāng)槽開口的寬度小于0.5μm(微米)并且槽的高寬比等于或大于1時(shí)，即使使用有很好填埋特性的臭氧和TEOS來進(jìn)行熱CVD方法，也不能完全充滿槽而不導(dǎo)致接縫形成。
而且，在氧化硅膜605的CMP工藝之后并且在形成柵極氧化膜之前，總要進(jìn)行去除有源區(qū)上自然氧化物的處理，即通過使用稀釋氫氟酸系列的溶液或氣體去除襯底表面部分的處理。在該過程中，接縫606a、606b的寬度進(jìn)一步擴(kuò)展并且形成凹槽608a、608b。
最后，在對(duì)多晶硅膜構(gòu)圖以形成柵極的干蝕刻過程中不能完全去除填埋在凹槽608a、608b中的多晶硅膜部分，它們?nèi)栽诎疾?08a、608b中。仍在凹槽608a、608b中的多晶硅導(dǎo)致相鄰柵極之間短路。
關(guān)于按照第二現(xiàn)有技術(shù)方法制造半導(dǎo)體器件的方法，由本發(fā)明人分析的結(jié)果，下列問題(此后稱為第二問題)將顯而易見。
如圖9所示，在使用加偏壓的高密度等離子體CVD裝置形成的氧化硅膜804中，存在如鈉離子(Na+)等的可動(dòng)離子。這些可動(dòng)離子存在于用于元件隔離的最終填埋絕緣膜部分中。因而，由于可動(dòng)離子，在形成MOS晶體管后每個(gè)MOS晶體管的閾電壓改變，并因此可能發(fā)生半導(dǎo)體器件的誤操作。
可動(dòng)離子805存在于氧化硅膜804中的原因是因?yàn)榧悠珘旱母呙芏鹊入x子體CVD裝置常常使用石英或陶瓷作為裝置部件并且因?yàn)樵谛纬裳趸て陂g石英或陶瓷中存在的很小量可動(dòng)離子析出并結(jié)合到非摻雜的氧化膜804中。
參照?qǐng)D7將詳細(xì)描述該現(xiàn)象。
圖7是圖6的鐘罩304的部分放大示意橫截面圖。為把來自外部高頻電源的足夠能量轉(zhuǎn)換成等離子體，鐘罩304通常由石英或如氧化鋁等的陶瓷構(gòu)成。
而且，在鐘罩304的外表面中，除電感線圈303纏繞的部分之外的表面部分接地以防帶電。在圖6的例子中，表面部分通過鋁室305接地。
鐘罩304的內(nèi)壁暴露于等離子體。因此，鐘罩304的內(nèi)壁總是帶負(fù)電電子(e)，電子的可動(dòng)率大于正離子(Ar+)的可動(dòng)率。
因此，當(dāng)產(chǎn)生等離子體時(shí)，在鐘罩304內(nèi)從外側(cè)到內(nèi)側(cè)施加負(fù)的直流偏壓電位。因此，在鐘罩304內(nèi)如鈉離子(Na+)等的可動(dòng)離子總是向內(nèi)側(cè)吸引。因?yàn)榭蓜?dòng)離子在陶瓷內(nèi)能相對(duì)自由移動(dòng)，當(dāng)施加直流偏壓電位時(shí)可動(dòng)離子移向內(nèi)側(cè)。而且，鐘罩304的溫度由其內(nèi)部產(chǎn)生的等離子體而升高?？蓜?dòng)離子的可動(dòng)率也取決于陶瓷的溫度。
結(jié)果，當(dāng)直流偏壓電位變高以及鐘罩304的溫度變高時(shí)，可動(dòng)離子容易地向鐘罩304的內(nèi)表面移動(dòng)。
通常，在如擴(kuò)散爐、熱處理爐等的批處理爐中使用的石英構(gòu)件具有很高純度，并且直流偏壓電位也不如上所述地施加到石英部件上。因此，可動(dòng)離子從爐的石英構(gòu)件引入半導(dǎo)體器件的問題直到現(xiàn)在才出現(xiàn)。也就是說，在用于第一現(xiàn)有技術(shù)的熱CVD方法中，將基于熱的化學(xué)反應(yīng)用來形成氧化膜并且不存在可動(dòng)離子引入氧化硅膜的問題。
然而，在加偏壓的高密度等離子體CVD裝置中，即使具有半導(dǎo)體等級(jí)的陶瓷用作室的材料，該陶瓷仍包括極少量可動(dòng)離子，并且如上所述，直流偏壓施加到室。因此，陶瓷中的所有可動(dòng)離子聚集在室的內(nèi)表面上。聚集在室內(nèi)表面上的可動(dòng)離子被室內(nèi)產(chǎn)生的氬離子濺射并引入到淀積的氧化硅膜中。因此，硅襯底被污染。
而且，在圖中未示出的并且沒有使用由陶瓷構(gòu)成的鐘罩的ECR等離子體裝置中使用石英窗口，微波通過石英窗口引入室中。因此，以類似于陶瓷的上述情況的方式，石英窗口內(nèi)的可動(dòng)離子引入到氧化硅膜中。
而且，在ECR等離子體CVD裝置中，在把氧化硅膜淀積在襯底上之前可以預(yù)先把氧化硅膜涂覆在室的內(nèi)壁上。然而，室的內(nèi)壁被產(chǎn)生ECR的磁場局部腐蝕，構(gòu)成室的鋁合金中包含的雜質(zhì)或雜物同鋁一起引入到氧化硅膜中。
因此，本發(fā)明的目的是克服傳統(tǒng)方法的缺陷。
本發(fā)明的另一目的是提供制造半導(dǎo)體器件的方法，其中能夠制備高可靠性的用于元件隔離的淺槽隔離(STI)。
本發(fā)明的又一目的是提供制造半導(dǎo)體器件的方法，其中，能夠減少絕緣膜中如鈉離子等的大量可動(dòng)離子，并且開口的最小寬度等于或小于0.5微米且高寬比等于或大于1的槽能夠完全被絕緣膜充滿而不產(chǎn)生接縫。
本發(fā)明的再一目的是提供制造半導(dǎo)體器件的方法，其中形成在襯底上的MOS晶體管的閾電壓不發(fā)生改變。
簡要地說，在本發(fā)明的第一方法中，通過使用加偏壓的高密度等離子體CVD方法，形成在襯底中的用于形成元件隔離絕緣膜的槽充滿非摻雜的氧化膜。然后，在與用于形成非摻雜氧化膜的室不同的室中通過使用加偏壓的高密度等離子體CVD方法把磷摻雜的氧化膜淀積在非摻雜氧化膜上。此后，通過使用CMP方法去除全部磷摻雜氧化膜和部分非摻雜氧化膜。
在本發(fā)明的第二方法中，通過使用加偏壓的高密度等離子體CVD方法，用非摻雜的氧化膜來充填形成在襯底中的用于形成元件隔離絕緣膜的槽。然后，通過使用常規(guī)CVD方法把磷摻雜的氧化膜淀積在非摻雜氧化膜上。此后，在襯底溫度約200℃下通過電子流使磷摻雜氧化膜的表面帶電，然后通過使用CMP方法去除全部磷摻雜氧化膜和部分非摻雜氧化膜。
在第一和第二方法兩個(gè)中，施加直流偏壓使磷摻雜氧化膜的表面相對(duì)于襯底為負(fù)。通過該直流偏壓，非摻雜氧化膜中的可動(dòng)離子引入磷摻雜氧化膜中并且捕獲在磷摻雜氧化膜內(nèi)。通過使用CMP方法去除磷氧化物膜來去除可動(dòng)離子。
更具體地說，根據(jù)本發(fā)明的一方面，提供一種制造半導(dǎo)體器件的方法，包括制備半導(dǎo)體襯底；在半導(dǎo)體襯底中形成槽；在施加高頻電壓給半導(dǎo)體襯底的同時(shí)，通過使用高密度等離子體CVD方法在半導(dǎo)體襯底上形成氧化硅膜，使氧化硅膜材料充滿槽；在施加高頻電壓給半導(dǎo)體襯底的同時(shí)，通過使用高密度等離子體CVD方法在氧化硅膜上形成磷摻雜氧化硅膜；以及去除磷摻雜氧化硅膜和部分氧化硅膜。
在這種情況下，在半導(dǎo)體襯底上形成氧化硅膜以使該氧化硅膜材料充滿槽的過程中所形成的氧化硅膜厚度最好比槽的深度厚。
有利的是，磷摻雜氧化硅膜的磷濃度等于或大于4wt％。
有利的是，磷摻雜氧化硅膜的磷濃度等于或大于4wt％并且等于或小于8wt％。
有利的是，當(dāng)去除磷摻雜氧化硅膜和部分氧化硅膜時(shí)，通過使用化學(xué)機(jī)械拋光方法來去除該磷摻雜氧化硅膜和部分氧化硅膜。
根據(jù)本發(fā)明的另一方面，提供一種制造半導(dǎo)體器件的方法，包括制備半導(dǎo)體襯底；在半導(dǎo)體襯底中形成槽；在施加高頻電壓給半導(dǎo)體襯底的同時(shí)，通過使用高密度等離子體CVD方法在半導(dǎo)體襯底上形成氧化硅膜，使氧化硅膜材料充滿槽；通過使用CVD方法在氧化硅膜上形成磷摻雜氧化硅膜；至少對(duì)磷摻雜氧化硅膜進(jìn)行熱處理；在一預(yù)定時(shí)間期間內(nèi)使磷摻雜氧化硅膜的電位相對(duì)于半導(dǎo)體襯底保持為負(fù)；以及去除磷摻雜氧化硅膜和部分氧化硅膜。
在這種情況下，在半導(dǎo)體襯底上形成氧化硅膜以使該氧化硅膜材料充滿槽的過程中所形成的氧化硅膜厚度最好比槽的深度厚。
當(dāng)使用CVD方法在氧化硅膜上形成磷摻雜氧化硅膜時(shí)，可使用熱CVD方法形成磷摻雜氧化硅膜。
有利的是，磷摻雜氧化硅膜的磷濃度等于或大于4wt％。
有利的是，磷摻雜氧化硅膜的磷濃度等于或大于4wt％并且等于或小于8wt％。
在至少對(duì)磷摻雜氧化硅膜進(jìn)行熱處理中，半導(dǎo)體襯底與形成在半導(dǎo)體襯底上的氧化硅膜和磷摻雜氧化硅膜最好一起熱處理。
當(dāng)至少對(duì)磷摻雜氧化硅膜進(jìn)行熱處理時(shí)，最好磷和氧的雙鍵形成在磷摻雜氧化硅膜中。
在熱處理半導(dǎo)體襯底的同時(shí)，最好在一預(yù)定時(shí)間期間內(nèi)使磷摻雜氧化硅膜的電位相對(duì)于半導(dǎo)體襯底保持為負(fù)。
在一預(yù)定時(shí)間期間使磷摻雜氧化硅膜的電位相對(duì)于半導(dǎo)體襯底保持為負(fù)的過程中，可使半導(dǎo)體襯底接地并且使電子流在磷摻雜氧化硅膜的表面上。
制造半導(dǎo)體器件的方法最好還包括在磷摻雜氧化硅膜上形成導(dǎo)體膜；并且，其中在一預(yù)定時(shí)間期間內(nèi)使磷摻雜氧化硅膜的電位相對(duì)于半導(dǎo)體襯底保持為負(fù)的過程中，在半導(dǎo)體襯底和導(dǎo)體膜之間提供直流電壓，使導(dǎo)體膜的電位相對(duì)于半導(dǎo)體襯底變?yōu)樨?fù)。
當(dāng)去除磷摻雜氧化硅膜和部分氧化硅膜時(shí)，最好通過使用化學(xué)機(jī)械拋光方法來去除該磷摻雜氧化硅膜和部分氧化硅膜。
從結(jié)合附圖的詳細(xì)描述中將更清楚理解本發(fā)明的這些和其它特征以及優(yōu)點(diǎn)，其中在所有圖中相同的參考標(biāo)號(hào)代表相同或相應(yīng)部件。


圖1A-圖1C是說明根據(jù)本發(fā)明第一實(shí)施例在制造半導(dǎo)體器件的前期工藝期間內(nèi)得到的結(jié)構(gòu)的部分橫截面圖；圖2A-2C是說明根據(jù)本發(fā)明第一實(shí)施例在制造半導(dǎo)體器件的后期工藝期間內(nèi)得到的結(jié)構(gòu)的部分橫截面圖；圖3A-3B是說明根據(jù)本發(fā)明第二實(shí)施例在制造半導(dǎo)體器件的工藝期間內(nèi)得到的結(jié)構(gòu)的部分橫截面圖；圖4是表示使用各種方法形成的氧化膜中金屬雜質(zhì)的各和濃度值的表；圖5是說明在根據(jù)本發(fā)明制造半導(dǎo)體器件的方法中所用的電感耦合高密度等離子體CVD裝置的結(jié)構(gòu)的示意圖；圖6說明在圖5的電感耦合高密度等離子體CVD裝置中所用的電感耦合高密度等離子體CVD室的結(jié)構(gòu)例的示意圖；圖7是室的部分示意橫截面圖，用于說明電感耦合高密度等離子體CVD室中氧化膜被鈉離子摻雜；圖8A-圖8C是說明根據(jù)第一現(xiàn)有技術(shù)方法在制造半導(dǎo)體器件的工藝期間得到的結(jié)構(gòu)的部分橫截面圖；圖9是說明根據(jù)第二現(xiàn)有技術(shù)方法在制造半導(dǎo)體器件的工藝期間得到的結(jié)構(gòu)的部分橫截面圖。
基于本發(fā)明人進(jìn)行的實(shí)驗(yàn)并且參照附圖，現(xiàn)將詳細(xì)說明本發(fā)明的實(shí)施例。
圖5示意性地說明在該實(shí)驗(yàn)中所用的裝置。該裝置包括輸送室403。在輸送室403的周圍設(shè)有裝載鎖定室401a、401b；用于淀積非摻雜氧化膜的室404；以及用于淀積磷摻雜氧化硅膜的室405。用于淀積非摻雜氧化膜的室404和用于淀積磷摻雜氧化硅膜的室405的示意結(jié)構(gòu)如圖6所示。室404和405兩者的不同僅在于所述的氣體系統(tǒng)，并且可以有基本相同的結(jié)構(gòu)。前面已經(jīng)說明了圖6所示的室的詳細(xì)結(jié)構(gòu)，在此省略對(duì)其的說明。
圖4表示使用該裝置淀積的氧化硅膜中的金屬雜質(zhì)濃度。至于雜質(zhì)的測(cè)定方法，使用原子吸收光譜。本發(fā)明人已證實(shí)，作為表面雜質(zhì)濃度，當(dāng)檢測(cè)到濃度等于或大于約1011/cm2的金屬時(shí)，MOS晶體管的閾電壓的確改變。
特別是，MOS晶體管的閾電壓對(duì)如鈉離子等的可動(dòng)離子敏感。因此，最好使氧化硅膜中的可動(dòng)離子濃度等于或小于1010/cm2(～1010/cm2)。至于測(cè)量雜質(zhì)濃度的裝置，使用Varian，Corporation制造的SpectrAA型裝置。
現(xiàn)在將詳細(xì)描述測(cè)量雜質(zhì)濃度的實(shí)際方法。首先，通過使用氫氟酸蒸汽使所形成的并有預(yù)定厚度的氧化硅膜蒸發(fā)，并且通過使用氫氟酸珠粒收集硅襯底表面上留下的金屬。
然后，在碳棒中加熱收集的溶液，該溶液分解成原子態(tài)蒸汽。測(cè)量該原子態(tài)蒸汽導(dǎo)致的各種元素的譜線諧振吸收。通過測(cè)量標(biāo)準(zhǔn)濃度的樣品溶液預(yù)先校準(zhǔn)每種元素的濃度。
原子吸收光譜裝置實(shí)質(zhì)上是檢測(cè)硅襯底表面沾污程度的裝置，使用該裝置不能知道每單位體積的雜質(zhì)濃度。然而，通過比較每個(gè)有預(yù)定厚度的氧化硅膜每單位面積的雜質(zhì)濃度，就能粗略地知道每單位體積中每個(gè)氧化硅膜的雜質(zhì)濃度相對(duì)值。
對(duì)于鐘罩，使用兩種石英頂蓋。首先，所用的第一種頂蓋是在半導(dǎo)體工業(yè)中經(jīng)常使用的半導(dǎo)體等級(jí)石英頂蓋。在第一種頂蓋中，預(yù)先重復(fù)足夠次的工藝步驟，其中每個(gè)工藝步驟包括在襯底或晶片上淀積氧化硅膜以及在淀積后以干法方式清潔頂蓋的內(nèi)壁。在第一種頂蓋中，在完成由約2000個(gè)半導(dǎo)體晶片形成膜的工藝步驟后并且在周期性維護(hù)之前，氧化硅膜形成在硅襯底上，并且使用原子吸收光譜測(cè)量氧化硅膜中的金屬雜質(zhì)濃度。
其次，所用的第二種頂蓋是鈉含量極小的石英頂蓋。上述具有半導(dǎo)體等級(jí)的第一種頂蓋由第二種頂蓋替代。對(duì)每個(gè)晶片進(jìn)行在晶片上淀積厚0.8μm氧化硅膜以及在淀積后清潔頂蓋內(nèi)壁的工藝，并且對(duì)100個(gè)晶片連續(xù)重復(fù)該工藝。然后，在第二種頂蓋中，氧化硅膜形成在硅襯底上，使用原子吸收光譜測(cè)量氧化硅膜中金屬雜質(zhì)或雜物的濃度。而且，在氧化硅膜預(yù)先淀積在每個(gè)頂蓋的內(nèi)壁上的情況下在襯底上形成氧化硅膜。至于每個(gè)頂蓋內(nèi)壁上預(yù)淀積的膜厚度，使用兩種厚度，即約0.3μm和約3μm。在每一種情況下，測(cè)量形成在襯底上的氧化硅膜中的金屬雜質(zhì)濃度。因此，也檢驗(yàn)金屬雜質(zhì)濃度與預(yù)淀積的氧化硅膜厚度的關(guān)系。測(cè)量金屬雜質(zhì)濃度的每個(gè)氧化硅膜厚度是4800埃并且為恒定值。
在以上所述中，解釋了氧化硅膜的沾污原理。實(shí)際上，當(dāng)連續(xù)形成氧化硅膜時(shí)，從鐘罩引入到氧化硅膜的金屬減少并且氧化硅膜的雜質(zhì)濃度減小到背景水平。然而，在處理幾千個(gè)晶片后必須進(jìn)行維護(hù)操作如濕法清潔等，并且必須打開室。這樣，即使使用手套等也會(huì)污染鐘罩外壁。
而且，鐘罩與如電感線圈的金屬部分接觸，因此來自金屬部分的鐘罩污染可能發(fā)生。與爐的情況不同，當(dāng)產(chǎn)生等離子體時(shí)直流偏壓電位加到鐘罩上。因此，如果鐘罩外側(cè)被可動(dòng)離子污染，該可動(dòng)離子移動(dòng)通過石英，并且可動(dòng)離子從鐘罩外側(cè)引入到其內(nèi)側(cè)。
另一方面，在擴(kuò)散爐等的情況下，如果不超過溶解度極限，當(dāng)加熱時(shí)結(jié)合在石英中的可動(dòng)離子在石英內(nèi)均勻擴(kuò)散。因此，可動(dòng)離子永遠(yuǎn)不會(huì)離開石英。從而，使用LOCOS方法在氧化爐中形成的場氧化膜中可動(dòng)離子濃度很低。
圖4表示使用各種方法形成的氧化硅膜的金屬雜質(zhì)含量(×1010原子/cm2，對(duì)于各種情況，氧化硅膜厚度是0.48μm)的測(cè)量結(jié)果表。使用上述原子吸收光譜方法來進(jìn)行測(cè)量。
從圖4可見，如果使用常規(guī)LOCOS方法形成氧化硅膜，除鋁之外的每種金屬雜質(zhì)濃度較低。在原子吸收光譜方法中通過用于收集金屬等的去離子水的值來確定圖4中檢測(cè)極限。在數(shù)字方面能分辨約1010的雜質(zhì)濃度。認(rèn)為使用LOCOS方法形成的場氧化膜中的Al雜質(zhì)在通過LOCOS方法形成氧化膜之前進(jìn)行襯底清潔的過程中產(chǎn)生。
例如，認(rèn)為當(dāng)干法蝕刻LOCOS方法中使用的氮化硅膜時(shí)，來自Al室的Al雜質(zhì)已經(jīng)沾污了該清潔槽。
在Al的情況下，雜質(zhì)能級(jí)不形成在帶隙的深能級(jí)處。因此，當(dāng)氧化硅膜中Al濃度有穩(wěn)定值時(shí)，最終形成的MOS晶體管的閾電壓僅移動(dòng)一恒定值，不會(huì)出現(xiàn)MOS晶體管的誤操作。
然而，在通過使用半導(dǎo)體等級(jí)石英頂蓋即第一頂蓋的加偏壓的高密度等離子體CVD方法形成氧化硅膜的情況下，從圖4可見，檢測(cè)到高濃度的可動(dòng)離子Na離子?；谏鲜鲈沓霈F(xiàn)該情況。在通過使用減少Na含量的頂蓋即第二頂蓋的加偏壓的高密度等離子體CVD方法形成氧化硅膜的情況下，從圖4可見氧化硅膜中Na含量相對(duì)降低，但其絕對(duì)值仍相當(dāng)大。
而且，從圖4可見，當(dāng)在氧化硅膜預(yù)淀積在室的內(nèi)壁上，即鐘罩的內(nèi)壁上的情況下在襯底上形成氧化硅膜時(shí)，形成在硅襯底上的氧化硅膜中的Na含量隨著預(yù)淀積氧化硅膜厚度增加而降低。
然而，當(dāng)使用高密度等離子體CVD裝置時(shí)，在室內(nèi)壁上預(yù)淀積的氧化硅膜厚度方面存在限制。例如，如果預(yù)淀積氧化硅膜的厚度等于或大于約5微米，會(huì)出現(xiàn)預(yù)淀積的氧化硅膜剝離，結(jié)果產(chǎn)生沾污。這是因?yàn)椋捎谠谝r底上進(jìn)行氧化硅膜的淀積過程時(shí)反應(yīng)室內(nèi)的溫度比待用狀態(tài)高許多，因此室內(nèi)的溫度變化很大，結(jié)果在室內(nèi)壁上預(yù)淀積的氧化硅膜發(fā)生剝離。
因此，在單一晶片處理CVD裝置的情況下，必須在每次完成預(yù)定數(shù)量晶片的的膜形成工藝后進(jìn)行室的干法清潔。
如上所述，在使用加偏壓的高密度等離子體CVD方法形成的氧化硅膜中，如Na離子等的可動(dòng)離子大量存在。因此，用于STI并包括可動(dòng)離子的氧化硅膜在柵絕緣膜正下方存在，并且此后形成的MOS晶體管的閾電壓可能變化。
至于去除如Na離子等的可動(dòng)離子的方法，制造半導(dǎo)體器件時(shí)一般使用的方法是把摻雜高濃度磷的氧化硅膜用作層間絕緣膜的方法。Na原子趨向于不均勻地分布在磷摻雜氧化硅膜中。已知作為該現(xiàn)象的結(jié)果，由于Na原子可動(dòng)到磷摻雜氧化硅膜中，使非摻雜氧化硅膜中的鈉數(shù)量減少。
而且，正如1993年3月1日出版的“Journal of Applied Physics”中P2458-2461所公開的那樣，在使用TEOS作為材料通過等離子體CVD方法形成的磷摻雜氧化硅膜中，當(dāng)磷濃度等于或大于約4wt％時(shí)，能有效進(jìn)行Na的吸收。
在上述“Journal of Applied Physics”中，制備這樣的樣品，其中評(píng)價(jià)用的MOS結(jié)構(gòu)形成在襯底上。此后，在偏壓+/-20V下把樣品加熱到250℃的BT(偏壓-溫度)熱處理之前和之后對(duì)樣品進(jìn)行C-V(電容-電壓)測(cè)量。由此測(cè)定磷摻雜氧化硅膜對(duì)Na的吸收作用。
在該參考文獻(xiàn)中，通過在硅襯底上淀積厚25nm的熱氧化膜和20nm的磷摻雜氧化硅膜，用氫氧化鈉水溶液對(duì)磷摻雜氧化硅膜強(qiáng)迫沾污，以及此后在磷摻雜氧化硅膜上形成Al電極來形成用于測(cè)定的MOS結(jié)構(gòu)。該方法的特征在于Na沾污源形成在磷摻雜氧化硅膜的上部。另一方面，在存在通過本發(fā)明要解決的上述問題的STI結(jié)構(gòu)中，填埋氧化硅膜、即非摻雜氧化硅膜被Na沾污。
在本發(fā)明的發(fā)明人進(jìn)行的實(shí)驗(yàn)中，通過對(duì)具有使用加偏壓的高密度等離子體CVD方法形成的氧化硅膜的樣品進(jìn)行BT處理來測(cè)定氧化硅膜中金屬雜質(zhì)或雜物的特性。首先，通過使用加偏壓的高密度等離子體CVD方法在硅襯底上形成氧化硅膜，即非摻雜氧化硅膜，此后，通過使用常壓熱CVD裝置在氧化硅膜上形成磷摻雜氧化硅膜。然后，把鋁淀積在襯底的整個(gè)面積上，并對(duì)襯底進(jìn)行BT處理。即，當(dāng)加熱襯底的同時(shí)，在襯底的背面和鋁膜之間提供直流偏壓，使鋁膜的電位相對(duì)于襯底為負(fù)。
應(yīng)當(dāng)注意，在BT處理之前，應(yīng)當(dāng)在等于或高于600℃的高溫下在氮環(huán)境中熱處理磷摻雜氧化硅膜。因此，雙鍵P＝O形成在磷摻雜氧化硅膜中。根據(jù)磷摻雜氧化硅膜中磷濃度的增加并且根據(jù)熱處理溫度的升高，磷摻雜氧化硅膜中雙鍵P＝O的數(shù)量增加并且Na離子等的吸收能力提高。
在BT處理后，使用濕法蝕刻方法去除鋁膜，并且由CMP方法去除磷摻雜氧化硅膜。使用上述原子吸收光譜測(cè)量剩余氧化硅膜中的金屬雜質(zhì)數(shù)量。
結(jié)果，顯然當(dāng)磷摻雜氧化硅膜中磷濃度等于或大于4wt％且雙鍵P＝O形成在磷摻雜氧化硅膜中并且使磷摻雜氧化硅膜的電位相對(duì)于氧化硅膜為負(fù)時(shí)，氧化硅膜中的Na原子數(shù)量極大降低并接近檢測(cè)極限。
而且，在本申請(qǐng)的發(fā)明人進(jìn)行的實(shí)驗(yàn)中，當(dāng)通過使用加偏壓的高密度等離子體CVD方法在氧化硅膜上、即在通過使用加偏壓的高密度等離子體CVD方法形成的非摻雜氧化硅膜上形成磷摻雜氧化硅膜時(shí)，檢測(cè)氧化硅膜中金屬雜質(zhì)特性。
通過使用硅烷(SiH4)、磷化氫(PH3)、氧(O2)和氬(Ar)作為材料，并且同時(shí)提供13.56MHz高頻電源給襯底，磷摻雜氧化硅膜形成在氧化硅膜上，氧化硅膜是通過使用加偏壓的高密度等離子體CVD方法形成在硅襯底上。
由加偏壓的高密度等離子體CVD方法形成的磷摻雜氧化硅膜甚至在剛淀積之后就包括雙鍵P＝O，并且具有可動(dòng)離子吸收能力。在形成磷摻雜氧化硅膜后，使用CMP方法去除磷摻雜氧化硅膜，而不進(jìn)行Al膜形成、BT處理等。此后，使用吸收光譜測(cè)量氧化硅膜中金屬雜質(zhì)數(shù)量。
結(jié)果，顯然氧化硅膜中Na原子數(shù)量極大減少。
如果負(fù)直流偏壓施加給具有層疊在氧化硅膜上的磷摻雜氧化硅膜的結(jié)構(gòu)，則采用任何方法都能得到上述效果。
參照附圖，現(xiàn)將描述本發(fā)明的優(yōu)選實(shí)施例。
(實(shí)施例1)圖1A-圖1C和圖2A-圖2C按照工藝順序示意性地說明根據(jù)本發(fā)明第一實(shí)施例在半導(dǎo)體器件的制造期間內(nèi)在各個(gè)階段的橫截面結(jié)構(gòu)。
首先，如圖1A所示，使用濕法氧化方法在硅襯底101的表面上形成約20nm厚的氧化硅膜102。此后，使用熱CVD方法在襯底的整個(gè)表面上淀積約150nm厚的氮化硅膜103。
此后，通過使用光刻和干法蝕刻選擇性地蝕刻并去除氮化硅膜103、氧化硅膜102和硅襯底101。在去除光刻膠后(圖中未示出)，如圖1A所示，在其上留有形成的氧化硅膜部分102和氮化硅膜部分103的硅襯底101表面上形成槽104a-104c。每個(gè)槽開口部分的最小寬度是例如約0.25μm，以及每個(gè)槽的深度是例如約0.5μm。
接著，如圖1B所示，通過使用例如熱氧化方法的干法氧化方法在約1100℃的溫度下在槽104a-104c內(nèi)形成每個(gè)厚約40nm的氧化硅膜部分105。代之以使用熱氧化方法形成氧化硅膜部分105，也可通過使用熱CVD方法并且使用二氯硅烷(SiCl2H2)和氧化二氮(N2O)作為材料在低氣壓下在約900℃下淀積氧化硅膜部分105。
然后，如圖1C所示，在用于淀積非摻雜氧化膜的圖5所示的室404中，即通過使用圖6所示的加偏壓的高密度等離子體CVD裝置，將氧化硅膜106淀積在硅襯底101的整個(gè)表面上。在淀積氧化硅膜期間，把高頻電源加到襯底上，因此氧化硅膜被濺射蝕刻，結(jié)果形成對(duì)角形部分。因此，氧化硅膜106的最終形狀如圖1C所示。形成氧化硅膜106的條件例如如下。流量約60sccm的氧(O2)、流量約40sccm的硅烷(SiH4)和流量約40sccm的氬(Ar)經(jīng)過進(jìn)氣口312引入到室305中，并且室305內(nèi)的壓力控制到約5毫乇。調(diào)節(jié)流過基座307的冷卻水溫度以及在要處理的襯底306和基座307之間填充的氦氣壓力來把淀積溫度控制成約350℃。約3500W(瓦)的高頻功率通過高頻電源308加到電感線圈303上，并且約1600W的高頻功率通過高頻電源309加到基座307上。要處理的襯底或晶片306的直徑是6英寸。在該過程中，能形成氧化硅膜106，使襯底101的微小槽充滿氧化硅膜106的材料，而不產(chǎn)生任何孔隙。而且，在該過程中，重要的是在每個(gè)槽104a-104c中形成的氧化硅膜106比每個(gè)槽104a-104c的深度要厚。
接著，如圖2A所示，在氧化硅膜106上淀積約200nm厚的磷摻雜氧化硅膜107。當(dāng)形成磷摻雜氧化硅膜107時(shí)，使用如圖5所示的用于淀積磷摻雜氧化硅膜的室405，該室405不同于用于淀積圖1C所示的氧化硅膜106的室404。除了引入室中的氣體種類外，用于淀積磷摻雜氧化硅膜的室405的結(jié)構(gòu)基本上與用于淀積氧化硅膜的室404的結(jié)構(gòu)相同。因此，作為加偏壓的等離子體CVD裝置，用于淀積磷摻雜氧化硅膜的室405的實(shí)際結(jié)構(gòu)和與此相關(guān)的部分如圖6所示，類似于用于淀積氧化硅膜的室404。用于淀積磷摻雜氧化硅膜107的條件例如如下。流量約60sccm的氧(O2)、流量約30sccm的硅烷(SH4)、流量約10sccm的磷化氫(PH3)和流量約40sccm的氬(Ar)通過進(jìn)氣口引入室405，并且把室405內(nèi)的壓力控制成約5毫乇。調(diào)節(jié)流過室405的基座的冷卻水溫度和在要處理的襯底與室405的基座之間充滿的氦氣壓力，使淀積溫度控制成約等于或低于400℃。
在該階段中，在所形成的磷摻雜氧化硅膜107中的磷濃度變成約6wt％。磷摻雜氧化硅膜107的表面已經(jīng)被電子充電。因此，從硅襯底101向磷摻雜氧化硅膜107提供預(yù)定電場。這是因?yàn)椋捎?3.56MHz的高頻電源電壓加到基座上，等離子體中的正離子不能跟隨高頻電源電壓并且只有電子能跟隨它。因此，磷摻雜氧化硅膜107的表面部分容易被電子充電。
而且，襯底101本身被加熱。因此，如鈉離子(Na+)等的可動(dòng)離子108被從氧化硅膜106提取進(jìn)入到磷摻雜氧化硅膜107中。
在這種情況下，當(dāng)降低磷摻雜氧化硅膜107的淀積速度時(shí)，形成預(yù)定厚度磷摻雜氧化硅膜107所需的淀積時(shí)間變長。因此，處理時(shí)間變長并且使氧化硅膜106中可動(dòng)離子移到磷摻雜氧化硅膜107中的作用變得更大。本發(fā)明人證實(shí)，如果磷摻雜氧化硅膜107中的磷濃度等于或大于4wt％，磷摻雜氧化硅膜107對(duì)氧化硅膜106中如鈉離子(Na+)等的可動(dòng)離子的吸收作用足夠大。在這種情況下，如果磷摻雜氧化硅膜107中的磷濃度太高，當(dāng)襯底101處于大氣中時(shí)可能會(huì)出現(xiàn)磷摻雜氧化硅膜107的吸水現(xiàn)象。因此，磷濃度的上限是約8wt％。
在該方法中，高頻電源加到襯底上，并且使用高密度等離子體CVD方法來形成磷摻雜氧化硅膜107。因此，在剛淀積之后雙鍵P＝O就在磷摻雜氧化硅膜107中產(chǎn)生，并且磷摻雜氧化硅膜107具有可動(dòng)離子的吸收能力。因此，與常壓熱CVD方法形成的PSG(二氧磷基硅酸鹽玻璃phospho silicate glass)膜不同，不需要形成磷摻雜氧化硅膜107之后的熱處理過程。
因?yàn)椴皇褂脽崽幚砉に?，磷摻雜氧化硅膜107中的磷實(shí)際上不擴(kuò)散到底層氧化硅膜106中。在磷摻雜氧化硅膜107剛淀積之后，磷擴(kuò)散區(qū)域是氧化硅膜106的表面到約50nm深度的區(qū)域。在比該深度更深的區(qū)域中，磷濃度低于檢測(cè)極限。
因此，淀積的氧化硅膜106厚度應(yīng)當(dāng)大于每個(gè)槽的深度。
接著，如圖2B所示，通過使用化學(xué)機(jī)械拋光(CMP)方法去除全部磷摻雜氧化硅膜107和部分氧化硅膜106并且使襯底表面變平。由此形成槽104a-104c分別被氧化硅膜部分109a-109c充填的結(jié)構(gòu)。如鈉離子(Na+)等的可動(dòng)離子108被捕獲在磷摻雜氧化硅膜107中并且通過上述拋光處理與磷摻雜氧化硅膜107一起去除，因此，在氧化硅膜部分109a-109c中如鈉離子(Na+)等的可動(dòng)離子108幾乎不存在。
最后，如圖2C所示，使用濕法蝕刻方法去除氮化硅膜部分103和氧化硅膜部分102。因此，能形成用于元件隔離的填埋絕緣膜部分，該填埋絕緣膜部分中如鈉離子(Na+)等的可動(dòng)離子幾乎不存在。(實(shí)施例2)圖3A-圖3B按照工藝順序示意性地說明根據(jù)本發(fā)明第二實(shí)施例的在半導(dǎo)體器件的制造期間內(nèi)各個(gè)階段的橫截面結(jié)構(gòu)。
在該實(shí)施例中，代替在第一實(shí)施例中所用的用于在氧化硅膜106上淀積磷摻雜氧化硅膜的加偏壓的高密度等離子體CVD裝置，使用常規(guī)大氣壓熱CVD系統(tǒng)。
在進(jìn)行參照?qǐng)D3A和3B描述的工藝步驟之前，進(jìn)行與第一實(shí)施例中參照?qǐng)D1A-1C已描述的工藝步驟相類似的工藝步驟。在此不重復(fù)描述參照?qǐng)D1A-1C描述的工藝步驟。
在得到圖1C所示的結(jié)構(gòu)后，如圖3A所示，使用大氣壓熱CVD系統(tǒng)在氧化硅膜106上淀積約300nm厚的磷摻雜氧化硅膜501。使用硅烷(SiH4)、磷化氫(PH3)和氧(O2)作為材料在約390℃的溫度下淀積磷摻雜氧化硅膜501。通過控制磷化氫氣體的添加量把剛淀積之后的磷摻雜氧化硅膜501的磷濃度調(diào)節(jié)到約5wt％。
此后，在約800℃的氮?dú)夥罩袩崽幚硪r底約30分鐘。通過該熱處理，雙鍵P＝O形成在磷摻雜氧化硅膜501中，因此磷摻雜氧化硅膜501有足夠的對(duì)如鈉離子等的可動(dòng)離子吸收能力。
在這種情況下，擔(dān)心的是在上述熱處理期間磷摻雜氧化硅膜501中的磷可能擴(kuò)散到底層氧化硅膜106中的問題。然而，在上述熱處理中，本發(fā)明人證實(shí)磷僅擴(kuò)散到距氧化硅膜106表面約10nm的深度。因此，把磷擴(kuò)散區(qū)域的厚度考慮到氧化硅膜106內(nèi)，可使氧化硅膜106的厚度比槽深度厚。
在該實(shí)施例中，使用常壓CVD方法，其中將硅烷氣體等用作材料來形成磷摻雜氧化硅膜501。然而，也能使用下述的常壓熱CVD方法來形成磷摻雜氧化硅膜501，其中使用TEOS(四乙氧基硅烷Si(OC2H5)4)、TMP(磷酸三甲酯PO(OCH3)3)和臭氧(O3)作為材料。代替常壓熱CVD裝置，還可使用二極管平行板等離子體增強(qiáng)CVD裝置來形成磷摻雜氧化硅膜501。
接著，如圖3B所示，硅襯底的溫度調(diào)節(jié)成約200℃，并且電子流投在磷摻雜氧化硅膜501上。這樣，硅襯底例如在其底面處接地，并且磷摻雜氧化硅膜501的表面被電子流502帶負(fù)電。因此，從氧化硅膜106向磷摻雜氧化硅膜501施加負(fù)偏壓。
結(jié)果，氧化硅膜106中如鈉離子等的可動(dòng)離子被提取進(jìn)入到磷摻雜氧化硅膜501中并捕獲在其中。
此后，以類似于第一實(shí)施例的方式進(jìn)行參照?qǐng)D2B和2C描述的工藝步驟并且由此完成STI結(jié)構(gòu)。即，如圖2B所示，通過使用化學(xué)機(jī)械拋光(CMP)方法，去除全部磷摻雜氧化硅膜501和部分氧化硅膜106并且使襯底表面變平。由此形成槽104a-104c分別被氧化硅膜部分109a-109c充填的結(jié)構(gòu)。如鈉離子(Na+)等的可動(dòng)離子108被捕獲在磷摻雜氧化硅膜501中并且通過上述拋光處理與磷摻雜氧化硅膜501一起去除，因此，在氧化硅膜部分109a-109c中如鈉離子(Na+)等的可動(dòng)離子108幾乎不存在。
最后，如圖2C所示，使用濕法蝕刻方法去除氮化硅膜部分103和氧化硅膜部分102。因此，能形成用于元件隔離的填埋絕緣膜部分，該填埋絕緣膜部分中如鈉離子(Na+)等的可動(dòng)離子幾乎不存在。
與第一實(shí)施例的不同在于，在該實(shí)施例中新增加把如鈉離子等的可動(dòng)離子提取到磷摻雜氧化硅膜501中的工藝。也就是說，新增加投射電子流502在磷摻雜氧化硅膜501上的工藝，如圖3B所示。
在這種情況下，代之以把電子流投射在磷摻雜氧化硅膜501上，如果在加熱襯底的條件下直流偏壓能加到襯底上以使襯底表面變成負(fù)電位側(cè)，那么能使用任何其它方法。例如，通過在二極管平行板等離子體增強(qiáng)CVD系統(tǒng)中使用包括氬(Ar)和氧(O2)的氣體系統(tǒng)來進(jìn)行襯底的等離子體處理，就能得到與電子流相同的效果。在該情況下，在二極管平行板等離子體增強(qiáng)CVD系統(tǒng)的平行板電極中，設(shè)置襯底于其上的一個(gè)板電極接地，并且13.56MHz的高頻電源等加到與襯底相對(duì)的另一個(gè)板電極上。因此，襯底的上表面，即磷摻雜氧化硅膜的表面被電子帶負(fù)電。也可使用高密度等離子體CVD裝置以通過使用包括氬和氧的氣體系統(tǒng)來進(jìn)行襯底的等離子體處理，從而得到與電子流相似的效果。
而且，在磷摻雜氧化硅膜501上可形成薄的導(dǎo)電膜如鋁膜，此后直接在襯底的底面和導(dǎo)電膜的表面之間施加直流電壓，由此得到類似于電子流的效果。而且在這種情況下，通過加熱襯底能有效地提取并捕獲氧化硅膜106中的可動(dòng)離子使其進(jìn)入磷摻雜氧化硅膜501中。
應(yīng)當(dāng)注意，甚至在第一實(shí)施例中，為得到進(jìn)一步的改進(jìn)結(jié)果，在參照?qǐng)D2A描述的工藝之后，也就是說，在使用高密度等離子體CVD方法淀積磷摻雜氧化硅膜107的工藝之后，也可增加參照?qǐng)D3B描述的工藝，即把電子流投射在磷摻雜氧化硅膜107上的工藝。
在根據(jù)本發(fā)明制造半導(dǎo)體器件的方法中，通過使用把高頻電源加到襯底上的高密度等離子體CVD方法來形成氧化硅膜。因此，氧化硅膜從形成在襯底中的槽底部開始逐漸淀積，這樣在氧化硅膜中沒有形成孔隙。在這種情況下，微小槽的中心部分也充滿致密的氧化硅膜。因此，在所形成的氧化硅膜中沒有形成接縫。結(jié)果，甚至在使用稀釋氫氟酸進(jìn)行處理時(shí)，在CMP處理之后，在填埋在槽中的氧化膜中沒有形成凹槽。
因此，在填埋在具有高的高寬比的微小槽中的氧化硅膜中沒有形成任何接縫或凹槽，因此能夠防止多晶硅膜形成的相鄰柵極之間短路。
而且，在根據(jù)本發(fā)明制造半導(dǎo)體器件的方法中，當(dāng)使用加偏壓的高密度等離子體CVD方法形成氧化硅膜時(shí)，能夠去除結(jié)合在氧化硅膜中的可動(dòng)離子。特別是，在本發(fā)明中，磷摻雜氧化硅膜淀積在氧化硅膜上并且在加熱襯底的條件下把負(fù)直流偏壓加到襯底上。因此，氧化硅膜中如鈉離子等的可動(dòng)離子提取并捕獲在磷摻雜氧化硅膜中。而且，捕獲可動(dòng)離子的磷摻雜氧化硅膜通過CMP方法去除。因此填埋在槽中的氧化硅膜中幾乎沒有可動(dòng)離子存在。
結(jié)果，能夠制造具有高可靠STI結(jié)構(gòu)的半導(dǎo)體器件。特別是，根據(jù)本發(fā)明，得到的另一有益效果是形成在襯底上的MOS晶體管的閾電壓不發(fā)生變化。
在上述說明書中已參照特定實(shí)施例描述了本發(fā)明。然而，本領(lǐng)域?qū)I(yè)技術(shù)人員能夠理解，在不脫離下面權(quán)利要求所描述的本發(fā)明范圍內(nèi)能夠進(jìn)行各種變型和變更。因此，說明書和附圖僅是示意性說明，而非限制性的，并且所有變型將包括在本發(fā)明范圍內(nèi)。因而，本發(fā)明應(yīng)包括在后附的權(quán)利要求范圍內(nèi)的各種變更和變型。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，其特征在于，包括制備半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成槽；在對(duì)所述半導(dǎo)體襯底施加高頻電壓的同時(shí)，通過使用高密度等離子體CVD方法在所述半導(dǎo)體襯底上形成氧化硅膜，使所述氧化硅膜材料充滿所述槽；在對(duì)所述半導(dǎo)體襯底施加高電壓的同時(shí)，通過使用高密度等離子體CVD方法在所述氧化硅膜上形成磷摻雜氧化硅膜；以及去除所述磷摻雜氧化硅膜和部分所述氧化硅膜。
2.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其特征在于，為了使所述氧化硅膜的材料充滿所述槽，在所述的形成氧化硅膜的過程中形成在所述半導(dǎo)體襯底上的所述氧化硅膜的厚度比所述槽的深度厚。
3.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其特征在于，所述磷摻雜氧化硅膜的磷濃度等于或大于4wt％。
4.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其特征在于，所述磷摻雜氧化硅膜的磷濃度等于或大于4wt％并且等于或小于8wt％。
5.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其特征在于，在所述的去除所述磷摻雜氧化硅膜和部分所述氧化硅膜的步驟中，通過使用化學(xué)機(jī)械拋光方法去除所述磷摻雜氧化硅膜和部分所述氧化硅膜。
6.一種制造半導(dǎo)體器件的方法，其特征在于，包括制備半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成槽；在對(duì)所述半導(dǎo)體襯底施加高頻電壓的同時(shí)，通過使用高密度等離子體CVD方法在所述半導(dǎo)體襯底上形成氧化硅膜，使所述氧化硅膜材料充滿所述槽；通過使用CVD方法在所述氧化硅膜上形成磷摻雜氧化硅膜；對(duì)至少所述磷摻雜氧化硅膜進(jìn)行熱處理；在預(yù)定時(shí)間期間內(nèi)使所述磷摻雜氧化硅膜的電位相對(duì)于所述半導(dǎo)體襯底保持為負(fù)；以及去除所述磷摻雜氧化硅膜和部分所述氧化硅膜。
7.如權(quán)利要求6所述的制造半導(dǎo)體器件的方法，其特征在于，為了使所述氧化硅膜的材料充滿所述槽，在所述的形成氧化硅膜的過程中形成在所述半導(dǎo)體襯底上的所述氧化硅膜的厚度比所述槽的深度厚。
8.如權(quán)利要求6所述的制造半導(dǎo)體器件的方法，其特征在于，在通過使用CVD方法在所述氧化硅膜上形成磷摻雜氧化硅膜的所述步驟中，通過使用熱CVD方法形成所述磷摻雜氧化硅膜。
9.如權(quán)利要求6所述的制造半導(dǎo)體器件的方法，其特征在于，所述磷摻雜氧化硅膜的磷濃度等于或大于4wt％。
10.如權(quán)利要求6所述的制造半導(dǎo)體器件的方法，其特征在于，所述磷摻雜氧化硅膜的磷濃度等于或大于4wt％并且等于或小于8wt％。
11.如權(quán)利要求6所述的制造半導(dǎo)體器件的方法，其特征在于，在所述對(duì)至少所述磷摻雜氧化硅膜進(jìn)行熱處理的步驟中，所述半導(dǎo)體襯底與形成在所述半導(dǎo)體襯底上的所述氧化硅膜和所述磷摻雜氧化硅膜一起進(jìn)行熱處理。
12.如權(quán)利要求6所述的制造半導(dǎo)體器件的方法，其特征在于，在所述對(duì)至少所述磷摻雜氧化硅膜進(jìn)行熱處理的步驟中，磷和氧的雙鍵形成在所述磷摻雜氧化硅膜中。
13.如權(quán)利要求6所述的制造半導(dǎo)體器件的方法，其特征在于，在加熱所述半導(dǎo)體襯底的同時(shí)，進(jìn)行所述的在預(yù)定時(shí)間期間內(nèi)使所述磷摻雜氧化硅膜的電位相對(duì)于所述半導(dǎo)體襯底保持為負(fù)的步驟。
14.如權(quán)利要求6所述的制造半導(dǎo)體器件的方法，其特征在于，在所述的在預(yù)定時(shí)間期間內(nèi)使所述磷摻雜氧化硅膜的電位相對(duì)于所述半導(dǎo)體襯底保持為負(fù)的步驟中，所述半導(dǎo)體襯底接地并且把電子投射到所述磷摻雜氧化硅膜的表面上。
15.如權(quán)利要求6所述的制造半導(dǎo)體器件的方法，其特征在于，還包括在所述磷摻雜氧化硅膜上形成導(dǎo)體膜；其中，在所述的在預(yù)定時(shí)間期間內(nèi)使所述磷摻雜氧化硅膜的電位相對(duì)于所述半導(dǎo)體襯底保持為負(fù)的步驟中，將直流電壓施加在所述半導(dǎo)體襯底和所述導(dǎo)體膜之間以使所述導(dǎo)體膜的電位相對(duì)于所述半導(dǎo)體襯底為負(fù)。
16.如權(quán)利要求6所述的制造半導(dǎo)體器件的方法，其特征在于，在所述的去除所述磷摻雜氧化硅膜和部分所述氧化硅膜的步驟中，通過使用化學(xué)機(jī)械拋光方法去除所述磷摻雜氧化硅膜和部分所述氧化硅膜。
全文摘要
一種制造用于元件隔離的高可靠性淺槽隔離的半導(dǎo)體器件的方法。該方法包括:制備半導(dǎo)體襯底;在所述半導(dǎo)體襯底中形成槽;在對(duì)所述半導(dǎo)體襯底施加高頻電壓的同時(shí),通過使用高密度等離子體CVD方法在所述半導(dǎo)體襯底上形成氧化硅膜,使所述氧化硅膜材料充滿所述槽;在對(duì)所述半導(dǎo)體襯底施加高頻電壓的同時(shí),通過使用高密度等離子體CVD方法在所述氧化硅膜上形成磷摻雜氧化硅膜;以及去除所述磷摻雜氧化硅膜和部分所述氧化硅膜。為使氧化硅膜材料充滿槽,使形成在半導(dǎo)體襯底上的氧化硅膜厚度比槽深度厚。
文檔編號(hào)H01L21/304GK1264171SQ9912776
公開日2000年8月23日 申請(qǐng)日期1999年12月16日 優(yōu)先權(quán)日1998年12月16日
發(fā)明者岸本光司 申請(qǐng)人:日本電氣株式會(huì)社