專利名稱：半導體封裝及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體封裝及其制造方法。
近年來，由于作為半導體封裝的一種的芯片尺寸封裝具有可以把封裝的大小設(shè)定成芯片大小的優(yōu)點，所以一直在進行開展在輕薄短小的封裝方向的研究。這種芯片尺寸封裝有采用不彎曲的剛體基板，或采用圖形帶等方式。
上述方式中采用基板的方式由于難以制作基板，所以目前主要采用使用圖形帶的方式。參照

圖1示意性地說明采用圖形帶(pattern tape)的現(xiàn)有的芯片尺寸封裝。
如上所述，圖形帶1具有從下部依次層疊焊接保護層(solder resist)1a、金屬布線1b、粘接劑1c和彈性體(elastomer)1d的結(jié)構(gòu)。半導體芯片2附著在彈性體1d上。半導體芯片2的焊盤2a通過銅帶(Cu ribbon)3與圖形帶1的金屬布線1b電連接。另一方面，在焊接保護層1a上形成球形焊區(qū)，用密封劑4模壓整個制成物，露出該球形焊區(qū)，并且露出半導體芯片2的表面。在露出的球形焊區(qū)上形成安裝基板的焊球5。
但是，由于使用上述那種圖形帶的芯片尺寸封裝存在圖形帶結(jié)構(gòu)復雜的缺點，所以提出了圖2所示的封裝。
如圖所述，其結(jié)構(gòu)為在半導體芯片10的下表面上附著帶有金屬布線層的絕緣層11，在絕緣層11的下表面上直接安裝焊球12。
但是，圖1所示的芯片尺寸封裝存在以下缺點。
首先，如上所述，由于圖形帶的結(jié)構(gòu)由四層構(gòu)成，所以結(jié)構(gòu)復雜，制造工藝也復雜。因此，存在圖形帶的成本升高，同時在物質(zhì)特性上強度弱的缺點。
此外，用銅帶連接圖形帶和半導體芯片的焊盤，但在高溫工藝下銅帶往往容易被切斷。而且，如果為了確保耐水性，作為密封劑，使用環(huán)氧系材料，那么銅帶斷線故障會成為更嚴重的問題。
另一方面，圖2所示的封裝由于未使用圖形帶，所以雖具有結(jié)構(gòu)簡單，電氣連接路徑也短的長處，但存在以下缺點。
首先，由于半導體芯片的兩側(cè)面處于露出狀態(tài)，所以在抵抗異物侵入和機械性外部沖擊方面能力非常低。
此外，由于焊球直接附著在絕緣層上，所以焊料接合力完全取決于焊球。因此，在強化焊球的接合力中，存在焊球的尺寸變大的缺點，即封裝的厚度變厚的缺點。而且，在封裝電氣測試中由模具支撐的焊球有損傷的危險，在防止這種損傷中，存在焊球的材料必須為高價銅的缺點。
因此，本發(fā)明的目的在于消除現(xiàn)有的芯片尺寸封裝方面存在的各種問題，提供結(jié)構(gòu)簡單并且可以強化對異物侵入的抵抗和機械強度的半導體封裝及其制造方法。
本發(fā)明的另一目的在于通過使電信號傳送路徑變得非常短來提高電氣特性。
本發(fā)明的另一目的在于通過強化焊球的接合強度來防止在各種測試中損傷焊球。
為了實現(xiàn)上述目的，本發(fā)明的封裝按焊盤朝向上部的方式配置半導體芯片。沿半導體芯片的表面、兩側(cè)壁和下表面蒸鍍金屬線，使其上端與焊盤電連接。以僅露出金屬線的下端的方式用密封劑模壓整個制成物。在自密封劑露出的金屬線的下端上安裝焊球。
作為其它方案，為了露出半導體芯片的下表面和金屬線的下端，密封劑僅模壓整個制成物的上部。在除了金屬線的下端外的半導體芯片的下表面上形成絕緣層。一端與金屬線的下端連接的下部金屬線蒸鍍在絕緣層上。以露出下部金屬線的一部分的方式用下部密封劑模壓整個制成物的下部。在自下部密封劑露出的下部金屬線上安裝焊球。
另一方面，如果上下部金屬線有鋁(Al)、銅(Cu)、鎳(Ni)、鉻(Cr)、鈦(Ti)、金(Au)、鉑(Pt)、鈀(Pd)、鉛(Pb)和錫(Sn)中的任何一個的斷層結(jié)構(gòu)，那么因金屬線與焊球反應形成金屬間化合物可靠性會下降，為了防止這種現(xiàn)象，最好在自各密封劑露出的金屬線部分即在球形焊區(qū)上形成接合輔助層(UnderBump Metallurgy；UBM)。
接合輔助層既有金屬線材料那樣的斷層結(jié)構(gòu)，或者也有自銅/鎳/金、銅/鎳/金/鉻、銅/鎳/金/鈷、銅/鎳/金/錫、銅/鎳/金/鉻/錫、銅/鎳/金/鈷/錫或銅/鎳/鉛中選擇的多層結(jié)構(gòu)。另一方面，如果由上述材料構(gòu)成的多層結(jié)構(gòu)的接合防止層那樣的多層結(jié)構(gòu)構(gòu)成金屬線，那么不必另外形成接合輔助層。
上述結(jié)構(gòu)構(gòu)成的封裝的制造方法如下。
腐蝕在晶片上構(gòu)成的各半導體芯片之間的部分，形成溝槽。此時，各半導體芯片的焊盤處于接近溝槽兩側(cè)的位置。在溝槽的內(nèi)壁和焊盤上蒸鍍金屬線，在整個制成物上形成絕緣膜。作為絕緣膜的材料，可以采用氮化膜、氧化膜或聚合物。在絕緣膜的上部涂敷密封劑。
接著，為了露出溝槽的底面，研磨晶片的下表面，除去預定厚度。在晶片的整個下表面上形成絕緣膜，為了露出金屬線，腐蝕該部分，除去絕緣膜。把和露出的金屬線的下端電連接的其它金屬線蒸鍍在絕緣膜的上部。在整個制成物的下表面上涂敷其它密封劑，為了露出蒸鍍在絕緣膜上部的金屬線，腐蝕該部位，形成球形焊區(qū)。在露出的球形焊區(qū)上形成接合輔助層，在接合輔助層上安裝焊球。最后，切斷溝槽部分，分離成各個半導體芯片。
按照上述本發(fā)明的結(jié)構(gòu)，由于沿半導體芯片的表面、兩側(cè)面和下表面蒸鍍金屬線，該金屬線成為電信號傳送路徑，所以信號傳送路徑變得非常短，電氣特性提高，此外，由于金屬線可以非常薄地蒸鍍，所以封裝的厚度可以降低。
附圖的簡要說明如下圖1和圖2是表示現(xiàn)有封裝的剖面圖；圖3是表示本發(fā)明封裝的圖；圖4至圖15是依次表示本發(fā)明實施例1的封裝的制造工藝的圖；圖16是表示本發(fā)明實施例2的層疊型封裝的圖；圖17和圖18是表示本發(fā)明實施例3的層疊型封裝的圖；圖19和圖20是按制造工藝順序表示本發(fā)明實施例4的封裝的圖。
圖21是表示按照本發(fā)明的實施例5構(gòu)成多芯片封裝的圖。
(實施例1)如圖3所示，半導體芯片20以焊盤21朝向上部的方式配置。上部金屬線30被分別蒸鍍在半導體芯片20的兩側(cè)上表面和兩側(cè)面上，與半導體芯片20的焊接盤21電連接。為使上部金屬線30絕緣，在整個制成物的上部和側(cè)面上形成上部絕緣膜40。由此，穿過上部絕緣膜40和半導體芯片20的側(cè)面之間被延長的上部金屬線30的下端在下部露出。把上部密封劑50涂敷在上部絕緣膜40的上部。
下部絕緣膜41形成在半導體芯片20的下表面上。由此，上部金屬線30的下端仍然處于露出狀態(tài)。與露出的上部金屬線30電連接的下部金屬線31被蒸鍍在下部絕緣膜41的下表面的一部分上。下部密封劑51涂敷在整個制成物的下部，但以使下部金屬線31露出的方式涂敷。下部金屬線31露出的區(qū)域為球形焊區(qū)，在該球形焊區(qū)上安裝焊球60。
另一方面，上下部金屬線30、31為鋁、銅、鎳、鉻、鈦、金、鉑、鈀、鉛和錫的其中任何一個的斷層結(jié)構(gòu)，或多個層疊的多層結(jié)構(gòu)。
但是，在下部金屬線31與焊球60被接合時，下部金屬線31的金屬原子被擴散到鉛-錫材料的焊球60上，在彼此之間的界面上有時會形成金屬間化合物。由于該金屬間化合物使下部金屬線31與焊球60之間的接合力變?nèi)?，所以最好在球形焊區(qū)上形成接合輔助層70。
接合輔助層70為金屬線30、31的材料那樣的斷層結(jié)構(gòu)，或為銅/鎳/金、銅/鎳/金/鉻、銅/鎳/金/鈷、銅/鎳/金/錫、銅/鎳/金/鉻/錫、銅/鎳/金/鈷/錫或銅/鎳/鉛其中任何一種多層結(jié)構(gòu)。另一方面，如果金屬線30、31為按在接合輔助層70材料所述的材料中選擇的多層結(jié)構(gòu)，那么由于金屬線30、31本身發(fā)揮防止擴散功能，所以不必另外形成接合輔助層70。
以下，根據(jù)圖4至圖15詳細說明具有上述結(jié)構(gòu)的封裝的制造方法。
首先，如圖4所示，在晶片W上構(gòu)成多個半導體芯片20，各半導體芯片20由在晶片W表面上形成的劃線來劃分。半導體芯片20的焊盤21被配置在晶片W表面上。按照該狀態(tài)，把各劃線部分腐蝕至8至12μm的深度，形成溝槽22。
接著，如圖5所示，在半導體芯片20的整個表面和溝槽22的內(nèi)壁上按PVD、CVD或電子電鍍方法蒸鍍上部金屬線30，但其寬度蒸鍍至10至1000μm、厚度為0.5至5μm左右。腐蝕除去在各焊盤21之間的半導體芯片20表面上蒸鍍的上部金屬線30部分。由此，使上部金屬線30僅殘留在溝槽22內(nèi)壁和與該溝槽22的兩側(cè)相鄰配置的兩個焊盤21表面上。
然后，為了使上部金屬線30電絕緣，把上部絕緣膜40涂敷在整個制成物的上部。作為上部絕緣膜40的材料，可以采用氮化膜或氧化膜，作為壓力緩沖用，也可以采用聚合物。
接著，為了使整個晶片W電絕緣，防止外部沖擊和吸濕等，用上部密封劑50模壓整個晶片W的上部，該模壓方法有以下兩種。
第一種方法，如圖7A所示，使晶片W處于旋轉(zhuǎn)板80上，如圖7B所示，如果一邊旋轉(zhuǎn)旋轉(zhuǎn)板80一邊在晶片W上旋轉(zhuǎn)涂敷上部密封劑50，那么如圖7C所示，在晶片W的整個上部形成上部密封劑50。
第二種方法，如圖8A所示，在下部模具91上配置晶片W，使非樹脂形的上部密封劑50位于晶片W上，然后，如圖8B所示，可以用上部模具90壓擠形成上部密封劑50。
圖9表示采用上述方法的其中之一把上部密封劑50形成于整體結(jié)構(gòu)上部的結(jié)構(gòu)。接著，如圖10所示，在把晶片W翻過來使上部密封劑50朝向下部后，按化學機械研磨法研磨晶片W表面，除去一定厚度以露出溝槽22。于是，上部金屬線30的下端穿過晶片W露出。接著，在晶片W上形成下部絕緣膜41。然后，為了露出埋入溝槽22的上部絕緣膜40部分和上部金屬線30，腐蝕除去下部絕緣膜41的該部位。
而且，如圖11所示，在整個制成物的上部蒸鍍下部金屬線31后，為了露出溝槽22區(qū)域和半導體芯片20的中央，腐蝕除去下部金屬線31的該部位。于是，下部金屬線31形成一端連接在上部金屬線30上的線形態(tài)的圖形。
接著，如圖12所示，在整個制成物的上部涂敷下部密封劑51后，為了露出蒸鍍在下部絕緣膜41上的下部金屬線31部分，腐蝕下部密封劑51的該部位。通過該工藝，形成使下部金屬線31露出的球形焊區(qū)61。
接著，如圖13所示，把接合輔助層70蒸鍍在球形焊區(qū)61上。其中，如果按所述多層結(jié)構(gòu)形成下部金屬線31，那么可以省略形成接合輔助層70的工序。
而且，如圖14所示，把焊球60安裝在接合輔助層70上。就是說，在本發(fā)明的封裝的制造方法中，在晶片狀態(tài)下優(yōu)先實施安裝焊球60的工序。
最后，如圖15所示，如果切斷溝槽區(qū)域部位，把晶片W分離為各個半導體芯片20，則完成圖3所示的本發(fā)明實施例1的封裝。
另一方面，在本實施例1中，金屬線被分成上下部分，此外，還把絕緣膜和密封劑分為上下部分來使用，但也可以不必這樣。就是說，可以把圖3所示的上下部分金屬線形成一個線，在未形成絕緣膜的狀態(tài)下以僅露出處于半導體芯片下表面的金屬線部分的方式用一種密封劑模壓整個制成物。
(實施例2)圖16是表示本發(fā)明實施例2的層疊構(gòu)成實施例1提示的封裝的圖。
如圖所示，上下層疊圖3所示的封裝。只是，為了露出在焊盤21上部蒸鍍的上部金屬線30部分，腐蝕上部絕緣膜40和密封劑50的該部位，形成通孔62。把上部配置的其它封裝的接合輔助層70配置在通孔62的上部，利用焊球或?qū)щ娦酝咕壈呀雍陷o助層70和露出的上部金屬線30電連接，從而實現(xiàn)疊層封裝。
(實施例3)圖17和圖18表示本發(fā)明實施例3的層疊型封裝，圖17采用上部金屬線32，而圖18采用金屬絲90。
首先，如圖17所示，通過把比圖3所示的半導體芯片20寬度窄的上部半導體芯片23按使其焊盤24朝向上部的方式通過粘合劑80粘接在下部半導體芯片20的表面上。特別是上部半導體芯片23具有使下部半導體芯片20的焊盤21露出的寬度。上部金屬線32不僅蒸鍍在下部半導體芯片20的焊盤21上，而且還蒸鍍在上部半導體芯片23的兩側(cè)壁和其焊盤24上。因此，各半導體芯片20、23的焊盤21、24通過一個上部金屬線32電連接。
另一方面，圖17所示的封裝結(jié)構(gòu)的一個限制是層疊的半導體芯片20、23較薄，其厚度在可金屬蒸鍍的范圍內(nèi)。
因此，如圖18所示，如果層疊的半導體芯片20a、23a的厚度厚于可金屬蒸鍍的厚度，則要與上部金屬線30一起使用金屬絲90。就是說，上部金屬線30與圖3所示的結(jié)構(gòu)同樣形成，不同的是可使上部半導體芯片23a的焊盤24a通過金屬絲90與上部金屬線30電連接，實現(xiàn)疊層封裝。
(實施例4)圖19至圖20是表示本發(fā)明實施例4的封裝的圖。
首先，如圖19所示，在使焊盤21朝向上部把半導體芯片20放置在模板100上后，利用金屬絲90把焊盤21與模板100連接。就是說，在實施例1中使用上部金屬線，而在本實施例4中未使用。
接著，用上部密封劑50模壓整個制成物的上部，除去模板100。于是，金屬絲90的下端從上部密封劑50中露出。在半導體芯片20的下表面上蒸鍍下部金屬線31使其與露出的金屬絲90部分電連接。接著，以露出下部金屬線31的方式用下部密封劑51模壓整個制成物的下部。在從下部密封劑51中露出的下部金屬線31部分即球形焊區(qū)上蒸鍍接合輔助層70，當把焊球安裝在接合輔助層70上后，則完成圖20所示形狀的封裝。
就是說，如果比較本實施例4與實施例1的封裝結(jié)構(gòu)，則，首先在實施例4中代替上部金屬線使用了金屬絲，此外，由于實施例4的半導體芯片的厚度比實施例1的半導體芯片厚許多，所以不使用下部絕緣膜。
(實施例5)圖21是表示本發(fā)明實施例5的封裝的圖，具體地說，表示多芯片封裝。
如圖所示，是由在未用密封劑模壓的狀態(tài)下將實施例1的圖3所示的封裝配置在陶瓷容器110內(nèi)部的結(jié)構(gòu)構(gòu)成的。陶瓷容器110被直接安裝在基板上，但一般使用焊球。
如上所述，按照本發(fā)明，由于從焊盤至焊球的電信號傳送路徑不依賴于金屬絲，而利用可以形成非常短長度的金屬線來進行，所以可以把電信號傳送路徑非常短地構(gòu)成，提高電氣特性。
此外，由于金屬線可以非常薄地形成，所以可實現(xiàn)封裝厚度的輕薄化。
尤其在把整個半導體芯片進行封裝，焊球安裝工序結(jié)束后，由于被分離成各個半導體芯片，所以可以在晶片狀態(tài)下實施整體制造工序，使封裝工序變得容易。
再有，本發(fā)明不限于本實施例。在不脫離本發(fā)明精神的范圍內(nèi)，可以進行各種各樣的變更。
權(quán)利要求
1.一種半導體封裝，其特征在于，包括以焊盤朝向上部的方式配置的半導體芯片；蒸鍍在所述半導體芯片的焊盤、兩側(cè)壁和下表面的一部分上的金屬線；模壓整個制成物的密封劑，形成使所述半導體芯片的下表面上蒸鍍的金屬線部分露出的球形焊區(qū)；和安裝在所述球形焊區(qū)上的焊球。
2.如權(quán)利要求1所述的半導體封裝，其特征在于，所述金屬線被分為蒸鍍在半導體芯片的焊盤和兩側(cè)壁上的上部金屬線，以及與所述上部金屬線連接同時蒸鍍在半導體芯片的下表面上的下部金屬線。
3.如權(quán)利要求2所述的半導體封裝，其特征在于，在上部金屬線和密封劑之間設(shè)置上部絕緣膜，在所述下部金屬線和半導體芯片的下表面之間設(shè)置下部絕緣膜。
4.如權(quán)利要求3所述的半導體封裝，其特征在于，所述密封劑被分成配置在半導體芯片上下部的上下部密封劑。
5.如權(quán)利要求1所述的半導體封裝，其特征在于，所述金屬線為由鋁、銅、鎳、鉻、鈦、金、鉑、鈀、鉛和錫組成的組中選擇的斷層結(jié)構(gòu)，或由兩個以上組成的多層結(jié)構(gòu)。
6.如權(quán)利要求1所述的半導體封裝，其特征在于，在所述球形焊區(qū)上形成有接合輔助層。
7.如權(quán)利要求6所述的半導體封裝，其特征在于，所述接合輔助層由銅/鎳/金、銅/鎳/金/鉻、銅/鎳/金/鈷、銅/鎳/金/錫、銅/鎳/金/鉻/錫、銅/鎳/金/鈷/錫和銅/鎳/鉛組成的組中選擇。
8.如權(quán)利要求1所述的半導體封裝，其特征在于，為了露出處于所述半導體芯片的焊盤上的金屬線部分，腐蝕所述密封劑的該部分而形成通孔，通過所述通孔，露出的金屬線部分與其它封裝的焊球電連接，構(gòu)成層疊型。
9.一種半導體封裝，其特征在于，包括以焊盤朝向上部的方式配置的上部半導體芯片；與所述上部半導體芯片的下表面接合，配置得使從所述上部半導體芯片露出的焊盤朝向上部的下部半導體芯片；從所述上部半導體芯片的焊盤至下部半導體芯片的兩側(cè)壁延長的、電連接所述上下部半導體芯片的各焊盤的上部金屬線；以露出所述上部金屬線的下端和半導體芯片的下表面的方式模壓整個制成物的上部密封劑；形成在所述半導體芯片的下表面上的絕緣層；蒸鍍在所述絕緣層上的、一端與所述上部金屬線的下端電連接的下部金屬線；以露出所述下部金屬線的一部分的方式模壓整個制成物下部的下部密封劑；形成在從所述下部密封劑露出的下部金屬線部分上的接合輔助層；和安裝在所述接合輔助層上的焊球。
10.一種半導體封裝，其特征在于，包括以焊盤朝向上部的方式配置的上部半導體芯片；與所述上部半導體芯片的下表面接合，配置得使從上述上部半導體芯片露出的焊盤朝向上部的下部半導體芯片；蒸鍍在所述下部半導體芯片的焊盤的兩側(cè)壁上的上部金屬線；電連接所述上部金屬線和上部半導體芯片的焊盤的金屬絲；以露出所述上部金屬線的下端和半導體芯片的下表面的方式模壓整個制成物的上部密封劑；形成在所述半導體芯片的下表面上的絕緣層；蒸鍍在所述絕緣層上的、一端與所述上部金屬線的下端電連接的下部金屬線；以露出所述下部金屬線的一部分的方式模壓整個制成物下部的下部密封劑；形成在從所述下部密封劑露出的下部金屬線部分上的接合輔助層；和安裝在所述接合輔助層上的焊球。
11.一種半導體封裝，其特征在于，包括以焊盤朝向上部的方式配置的半導體芯片；一端與所述半導體芯片的焊盤電連接的金屬絲；蒸鍍在所述半導體芯片的下表面上的、一端與所述金屬絲電連接的金屬線；以露出所述金屬線形成球形焊區(qū)的方式模壓整個制成物的密封劑；和安裝在所述球形焊區(qū)上的焊球。
12.一種半導體封裝的制造方法，其特征在于，該方法包括在晶片上構(gòu)成的各半導體芯片之間的部分上形成溝槽，在所述溝槽的內(nèi)壁和半導體芯片的焊盤上蒸鍍上部金屬線的步驟；用上部密封劑模壓整個制成物上部的步驟；以露出所述溝槽的底面和上部金屬線的方式把所述晶片研磨除去預定厚度的步驟；在所述半導體芯片的一部分下表面上蒸鍍下部金屬線，使所述上下部金屬線電連接的步驟；以形成所述下部金屬線露出的球形焊區(qū)的方式，用下部密封劑模壓整個制成物下部的步驟；在所述球形焊區(qū)上安裝焊球的步驟；和切斷在所述晶片上形成的各溝槽部分，分離成各個半導體芯片的步驟。
13.如權(quán)利要求12所述的半導體封裝的制造方法，其特征在于，還包括在所述球形焊區(qū)上形成接合輔助層的步驟。
全文摘要
本發(fā)明提供結(jié)構(gòu)簡單并且可以強化抵抗異物侵入的能力和機械強度的半導體封裝及其制造方法。本發(fā)明包括:以焊盤朝向上部方式配置的半導體芯片;蒸鍍在所述半導體芯片的焊盤、兩側(cè)壁和下表面的一部分上的金屬線;以形成使所述半導體芯片的下表面上蒸鍍的金屬線部分露出的球形焊區(qū)的方式、模壓整個制成物的密封劑;和固定在所述球形焊區(qū)上的焊球。
文檔編號H01L23/28GK1260591SQ9912295
公開日2000年7月19日 申請日期1999年12月29日 優(yōu)先權(quán)日1998年12月29日
發(fā)明者樸相昱, 許民 申請人:現(xiàn)代電子產(chǎn)業(yè)株式會社