專利名稱：產生構圖材料層的方法
技術領域：
本發(fā)明涉及產生構圖材料層的一種方法，這種材料層在半導體技術中得到應用，一般用光刻方法進行制作，其中通常首先在一種照射敏感的光刻膠上構圖，接著用一道腐蝕工序將構圖轉移到光刻下面的材料層上。其中要單獨進行下列工序-首先把一種照射敏感的光刻膠涂敷到待構圖的材料層上；-為了獲得需要的圖形，在用掩模的情況下對光刻膠進行照射；-為了產生光刻膠圖形，光刻膠進行顯影；-蝕去未被已顯影的光刻膠層覆蓋的打開部位上的待構圖的材料層；-溶去保留的膠層。
但并不是要構圖的全部材料層都可用這種方法，尤指那些幾乎不可腐蝕的材料層，例如貴金屬如金、鉑，或鉑族金屬如銥或鈀以及分集的氧化物如二氧化銥或磁性材料。在這些情況中，材料層的構圖幾乎不可能，或在過程中只構成圖形的平的邊緣或甚至構成錯誤的構圖例如不希望的沉積。在這些情況中，則需采用非直接的構圖方法，例如所謂的“剝蝕工藝”-制備一層第一材料層；-第一材料層的構圖；-涂敷至少另一層材料層；-蝕去第一材料層的保留部分，其中在這些部位上，至少另一層材料層涂敷在第一材料層上的部分一起自動蝕去。只剩下已構圖的第二材料層。但這種方法用于產生微細的圖形特別是亞微米范圍的圖形則受到嚴重的限制，以及這種方法存在困難的生產工藝的處理問題。在蝕去時，另一材料層的材料與第一層的材料一起部分地以不希望的方式重新沉積。
在半導體技術領域內，這些方法被用來產生單個元件例如晶體管、電容器等等。但上述這些方法的缺點是，除了上面已述及的問題外，還分別需要材料層的涂敷和蝕去一種費時的方法，其中特別是在進行蝕去工序時對層的蝕去的選擇性必須保持高的要求才能蝕去要求的層。此外，光刻方法只能有條件地使用，對一系列的材料不能使用。所以這些缺點導致元件制造的高的生產成本。
最后，不用光刻方法進行一層材料層的直接構圖的一種可能性是，用離子轟擊或等離子蝕刻進行層剝蝕。但這時存在諸多困難剝蝕過程可可能緩慢進行、只構成很小陡度的側緣和由于已剝蝕的層材料的重新沉積而可能產生錯誤構圖。
上述構圖方法的細節(jié)可參考半導體技術的現行標準文獻，例如D·魏德曼、H·馬德爾、H·弗里得里希著《高度集成電路的工藝》，第二版，柏林施普林格出版社1996年出版，29、101、102和166～168頁。
所以本發(fā)明旨在提出一種可簡化產生構圖材料層的方法。
本發(fā)明的這個目的是通過權利要求1所述的特征來實現的。
其中，第一層在其構圖后永久保留在基體上，因而不再需要將其蝕去，這是特別有利的。作為第一層可用基片。最好選用一種相當容易構圖的材料作為第一層。然后通過第一層表面構型的高度差在個別范圍內自動產生至少另一層的構圖。其中只須考慮另一材料層的層厚至少必須小于由相互鄰接的凸起和凹進區(qū)域構成的邊緣的高度差。凸起和凹進的層區(qū)域之間的高度差最好至少為另一材料層的層厚的2倍，特別是層厚的2至5倍。然后這些邊緣起分離邊緣的作用，這些分離邊緣在邊緣區(qū)用來分離另一材料層的凸起區(qū)域和該材料層的凹進區(qū)域。與需要材料層局部剝蝕，從而在材料層構圖時必然帶來較大的不精確性的方法比較，用這種方法比較容易在要構圖的材料層上產生較小的圖形。
最好另外的第一層通過具有定向沉積特性的涂敷方法例如通過準直濺射沉積在第一材料層的表面上，亦即最好與層的平面垂直進行涂敷。從而避免了待涂敷的表面的凸起和凹進的邊緣的沉積，并可獲得材料層的各個范圍的清晰的隔離。
如果在至少另一材料層沉積后進行另一材料層的適當的層剝蝕-例如一道腐蝕工序-來除掉邊緣的覆蓋，則邊緣區(qū)的各層區(qū)域的清晰的隔離可用別的或附加的方法來實現。但層剝蝕這時可用對選擇性、邊緣陡度或剝蝕速度要求相當低的方法來進行，例如在其他材料層的直接構圖時就是這種情況。
也可在凸起部上設置一個輔助層，這個輔助層在至少另一個材料層沉積之前發(fā)生化學變化，即這個輔助層進行體積膨脹。這樣這個輔助層超過第一材料層的凸起的邊緣，并因而掩蔽了凸起的側緣。這樣特別是在不可能達到側緣的理想陡度時，亦即側緣不能理想地垂直于層表面構圖時，是特別有優(yōu)點的。輔助層的化學變化例如可以是一種氧化或氮化。所以作為化學變化的輔助層例如可生成SiO2、Si3N4、TiOx或TaOx。
在一種有利的結構型式中，第一材料層的凸起部確定至少另一材料層的功能源區(qū)。其中進行至少另一材料層的凹進范圍的掩蔽，這種掩蔽適合這些范圍功能的中性化。這樣，一層材料層的這些不需要的范圍就以相當不復雜的方式中性化，而又在很大程度上與功能源區(qū)絕緣。根據依次緊接著的材料層的性能，這種掩蔽可由這些緊接著的材料層本身來實現。為此，在另一第一材料層沉積后，可進行至少另一材料層的保形沉積，亦即這個另外的材料層以基本上相同的層厚沉積到整個表面上。但其它的材料層也可用定向沉積。
所述的方法可用來制作集成電路例如存儲器陣列，其中通過材料層的構圖產生集成電路的元器件。
存儲器陣列的特征在于，在半導體內以及一種在該半導體上涂敷的絕緣層上埋入選擇晶體管并在襯底上布置電元件特別是存儲電容器，其中，用來產生器件的其它材料層沉積在襯底的表面上。作為襯底也可用絕緣層，將選擇的晶體管插在該絕緣層內。用來構成器件的材料層的構圖可按本發(fā)明的思路以簡單的方式通過襯底表面構成凸起和凹進范圍的圖形來進行。其中例如襯底上的凸起部可這樣構圖，即這些凸起部直接給定一個器件例如一個存儲器電容器的形狀和位置。這樣，這個器件即這里所述的存儲電容器便通過隨后的材料沉積在襯底的凸起部上自動產生。
所以為了產生存儲電容器，首先將存儲電容器的第一電容器極板的第一層電極層通過一種帶定向沉積特征的涂敷方法，例如一種準直沉積例如一種濺射方法沉積在襯底的表面上。在這個第一電極層上沉積存儲器介質以及第二電極層。這兩層的沉積既可通過保形沉積，又可通過準直涂敷進行，其中兩種涂敷方式的組合也是可設想的。作為存儲器介質的材料既可用介電物質，也可用鐵電物質。電極材料應適應電容器的要求功能。其中在電極材料以及其余所用的材料層的選擇時必須考慮制作存儲器陣列的其它過程參數。所以為了制作具有高介電體或鐵電體的DRAM或FRAM存儲器陣列時，作為存儲器電介質例如可用氧化的電介質如SBT SrBi2Ta2O9，SBTN SrBi2(Ta1-xNbx)2O9，PZTPbxZr1-xTiO3或BST BaxSr1-xTiO3。但也可用鈣鈦礦類的順電體或鐵電體材料層。因為制作DRAM或FRAM存儲器陣列的這種存儲電容器需要高達800℃的溫度，所以必需用相應的合適的電極材料如貴金屬或其氧化物，例如鉑或鉑族金屬如釕、鋨、銠、銥或鈀才能滿足制作電容器的高要求。
下面借助

圖1和圖2來說明本發(fā)明的一個特殊實施例。這里說明由多個存儲器單元組成的存儲器陣列的制作過程，這些存儲器單元具有至少一個選擇晶體管以及一個存儲電容器，后者與該選擇晶體管導電連接。其中選擇晶體管嵌入一種半導體以及在其上涂敷一層絕緣層。其它的電元件特別是象引入線或存儲器單元的存儲器電容器都設置在這層絕緣層上。
附圖表示圖1半導體和帶有選擇晶體管的絕緣層的示意圖；圖2正連接的制作；圖3絕緣層的構圖；圖4第一材料層的準直涂敷；圖5其它材料層的保形涂敷；圖6其它層的準直涂敷；圖7在絕緣層上涂敷一層輔助層；圖8在構圖后為了掩蔽圖形的邊緣用的化學變化的輔助層；圖9基片的接通；圖10在非選擇性腐蝕后帶輔助層的絕緣層；圖11在絕緣層的選擇性腐蝕后帶輔助層的絕緣層；圖12在另一材料層的幾乎準直的涂敷后的帶輔助層的絕緣層。
現在來觀察特殊的存儲器單元，它們近來特別用于FRAM或DRAM儲器陣列，即這種存儲器單元具有高介電常數的介電體或鐵電體作為存儲器電容器6的存儲器介質9。為了制作這種存儲器電容器6，作為電極層8、9的電極材料采用鉑或鉑族金屬如釕、鋨、銠、銥或鈀或其化合物如IRO2，以便滿足制作存儲器電容器6的高要求。作為存儲器電介質9則采用例如SBT SrBi2Ta2O9，SBTN SrBi2(Ta1-xNbx)2O9，PZT PbxZr1-xTiO3或BST BaxSr1-xTiO3。
為了把元器件例如存儲器電容器6設置在絕緣層3上，迄今為止大多數需要在該絕緣層3的表面上進行另外的材料層的準直沉積過程和蝕去過程。這些過程是要付出相當高的技術費用的，在用鉑或鉑族金屬作電極材料時尤其如此。
利用本發(fā)明可簡化存儲器單元的元器件的制作。
為了制作存儲器陣列，首先須將選擇晶體管1的圖形制作在一種半導體2上，這種圖形用一層例如SiO2制成的絕緣層3。下面進行該絕緣層的構圖，其中反應性腐蝕用CF4進行。首先在絕緣層3上腐蝕晶體管1和存儲器電容器之間的導電正連接5，并用正材料填充以及必要時在其上沉積一層阻擋層7。正材料5和必要時的阻擋層7最好與絕緣層3的表面終止在同一平面。但也可使正材料5與絕緣層3的表面終止在同一平面，然后按下面的說明進行絕緣層3的構圖，并將阻擋層7首先涂敷到已經構成圖形的絕緣層3上，亦即該絕緣層在這種情況中位于圖4所示電極層8的下方。
只要在構圖過程的范圍內沒有達到凸起區(qū)4的邊緣的理想陡度，則可在絕緣層3沉積后在該絕緣層3上再沉積一層輔助層14，該輔助層最好用這樣一種材料，即它可通過化學變化轉變成絕緣層的材料。在絕緣層用SiO2的情況中，該輔助層14可用多晶硅。然后這兩層進行構圖，這樣通過絕緣層3上沉積的輔助層14構成凸起區(qū)4。然后輔助層14進行化學變化，在特例中進行氧化，其中，這種氧化產生體積膨脹。在本例中，該輔助層在氧化后生成一種與該絕緣層一致的材料統(tǒng)一體，所以對其他過程不可能由于這層產生干擾影響。所以這時與氧化的輔助層14一致的絕緣層3的范圍超出凸起區(qū)4的邊緣并將這些邊緣掩蔽，從而可理想地避免在沉積電極層8時覆蓋這些邊緣。
另一種解決辦法是，選擇具有這樣一種腐蝕特性的輔助層20，即它與絕緣層3的腐蝕特性不同。圖10至12表示這種特殊情況的工藝步驟首先絕緣層3與輔助層20一起腐蝕，以形成凸起部4，然后進行絕緣層3的有選擇性的各向同性腐蝕，其中輔助層20幾乎沒有影響地保留。經此工藝步驟后輔助層20超出凸起部4的邊緣，從而又可達到掩蔽的目的。如果現在進行還會導致部分邊緣覆蓋的另一材料層8的幾乎準直的涂敷，則只會覆蓋輔助層20的邊緣。這種覆蓋甚至是希望的，因為在涂敷一層電極層8時也可利用輔助層20的邊緣作為電極工作面，盡管可達到凸出區(qū)4的相互隔離。其中輔助層20的材料例如可用Si3N4或多晶硅。
但下面以圖2所示為出發(fā)點來進行說明，在絕緣層3構圖之前，阻擋層7涂敷在正材料5上，且不用輔助層14。絕緣層3是這樣構圖的，即形成凸起區(qū)4。在這些凸起區(qū)上產生以后的存儲器電容器6。這里暫時不觀察其它的元器件。在剩余表面上方的這些區(qū)域4的高度是這樣選擇的，即它至少大于電容器6以后的下電極8的厚度，這個高度也可高于以后的電容器6的整個厚度。這些區(qū)域的高度最好為下電極8的2至5倍。還可附加地設置一個光刻膠掩模，以便象譯碼器范圍的遮蓋那樣實現其余的材料層8、9、10的附加的構圖和實現單個單元陣列的隔離。凸起區(qū)域4也可象圖所示那樣構成由相當寬的凹進區(qū)域相互隔離的連接條。但也可通過相當窄的溝道的構圖來進行凸起區(qū)域4的隔離。
通過絕緣層3的構圖可確定待布置在絕緣層3上的元器件的整個圖形。通常絕緣層3的構圖比其余材料層8、9、10的構圖要簡單得多，這正是本發(fā)明解決辦法的一個明顯的簡化。如果在這樣構圖的表面上沉積其它需要的材料層8、9、10，則自動產生可作為元器件用的要求的層結構。
緊接著進行其它材料層8、9、10的逐層的沉積，其中至少作為電容器下電極的第一層8選用鉑或鉑族金屬，并通過準直濺射產生。但對電極層8、10特別是對下電極層8也可用上述材料例如鉑/銥或鉑/二氧化銥的多層結構。通過準直測射只實現材料層沉積在對準靶方向的表面區(qū)域，所以通過表面結構實現了不同層區(qū)域的隔離。其中準直濺射最大限度地防止了材料沉積在凸起區(qū)4的側壁上。對下電極層，最好選用50和400納米之間的層厚，最理想的層厚為100和200納米。為了達到盡可能小的圖形，應當力求產生電容器下電極的較大側面，這些側面然后可同樣作為電容器工作面利用，這時層厚為200至400納米是特別重要的。
通過緊接著的一道腐蝕工序例如用三份HCl和一份HNO3組成的王水進行各向同性的濕法化學腐蝕可蝕去由電極層8引起的可能的不希望的邊緣覆蓋，其中該腐蝕工序比電極層8本身的構圖通常所花的時間要短得多，而且對選擇性、邊緣陡度或腐蝕速率的要求很少。例如用王水在70℃進行一道腐蝕工序，它引起的層蝕去在用鉑電極的情況下約為10納米/分。在用準直方法沉積的電極層厚度大約100納米情況下，根據凸起的圖形區(qū)域的高度還可產生到層厚的大約10％的邊緣覆蓋，所以一分鐘的腐蝕工序即可保證完全蝕去邊緣覆蓋。使用這種操作相當簡單的各向同性的腐蝕方法是不成問題的，因為余下的要求的電極層區(qū)域通過這種層的蝕去只受到不明顯的影響，而其功能則保留不變。
在第一層內電極層的準直濺射后，進行電介質層9和第二層外電極層10的保形沉積。這可附加利用第一層電極層8的側壁作為電容器工作面，并因此增加電容。由于外電極層8延伸存儲器陣列的整個層區(qū)，所以單個存儲器電容器6的接通不需要附加的金屬化層。
另一種辦法是，用介電層以及電容器上電極層10的準直涂敷來實現單個電容器的相互隔離，這時當然不再可能利用電容器下電極8的側壁。同樣要注意電容器下電極8與保形的材料層沉積比較相對于兩側相鄰區(qū)域減小了的側向掩蔽，這里可能需要附加的掩蔽。這種沉積方法尤其適用于薄的材料層8、9、10。為了存儲器陣列的單個電容器6的接通，在這種情況中還需要在外電極層10的上面設置另一層絕緣層11，電容器電極的通路接觸孔12腐蝕在該絕緣層中。這個絕緣層也可用來在到現在為止構成的凸起區(qū)和凹進區(qū)的整個陣列上又產生一個平的表面。如果例如產生凸起區(qū)域4的溝道構圖，則可通過保形沉積層厚至少為溝道寬度的一半的絕緣層來實現溝道的填充，從而達到一個幾乎平的表面。這種表面為別的工序如金屬化提供了方便。這種方法原則上可用于本發(fā)明上述任意一種產生一個平的表面的結構型式，但尤其適用于溝道構圖的場合。
緊接著進行一層例如用鋁的金屬化層13的涂敷，它可按要求的方式容易構圖。其中絕緣層11和金屬化層13的涂敷通過保形沉積進行。
最后，為了整個陣列的封裝，在整個陣列上涂敷另一層圖中未示出的絕緣層。
為了避免相鄰電容器之間的可能串擾，下電極層8的范圍可設定一個確定的電位例如零伏，這樣在單個電容器之間構成一個具有確定電位的區(qū)域。
此外，產生構成圖形的材料層的上述方法也可用于半導體2的接通。這種接通通常在存儲器陣列的周邊內進行，亦即在布置存儲器單元的區(qū)域以外進行。其中必須進行下電極層8的蝕去。這是一大優(yōu)點，因為正好下電極層8常常是用一種比其余的材料層難于構圖的材料制成的。為了接通，在存儲電容器6和晶體管1之間的導電正連接5的制作以及存儲電容器6本身的制作一起產生一個類似結構，但它沒有晶體管1，而是在半導體2和下電極層8之間構成一個導電的連接16。在全部電容器圖形完成后，在到半導體2的接通區(qū)蝕去外電極層10和介電層9。所以在陣列封裝后，可在這個區(qū)域內提供一個到下電極層8的通路接觸孔18，并涂敷一層金屬化涂層15，該涂層構成到半導體2的接通的第二部分。所以半導體2的接通是通過導電連接16，一個類似于正連接5時的結構的可能存在的阻擋層7，作為層島設置在下電極層8的凸起部上的部分以及位于通路接觸孔18中的金屬化涂層15的部分來實現的。這樣就以簡單的方式將下電極層8的一部分集成在通路接觸中，而不是以花費大的方式蝕去這層來獲得一個通過所有的層直至半導體2的通路接觸孔，然后用一種金屬填充該通路接觸孔，以接通半導體2。
權利要求
1.在一種基體(2)上特別是一種半導體上圖形材料層(3，8)的產生方法，其步驟為-制備第一材料層(3)；-通過部分或完全局部蝕去材料層形成凸起的層區(qū)(4)和凹進的層區(qū)實現第一材料層(3)的構圖；-涂敷另一層材料層(8)；其特征為，構成圖形的第一材料層(3)作為永久保留的材料層，并通過從凸起層區(qū)(4)到凹進層區(qū)過渡形成的已構成圖形的第一材料層(3)的邊緣上的高度差實現邊緣上另一層材料層(8)的單個層區(qū)的隔離，其中凸起區(qū)(4)的邊緣起著另一層材料層(8)的分離邊緣的作用。
2.按權利要求1的方法，其特征為，凸起層區(qū)和凹進層區(qū)之間的高度差至少為該另一層材料層的層厚的2倍。
3.按權利要求1或2的方法，其特征為，該另一層材料層(8)通過一種具有定向沉積特性的涂敷方法沉積到第一材料層(3)的表面上。
4.按權利要求1至3任一項的方法，其特征為，在另一材料層(8)沉積以后，進行另一材料層(8)的適當的蝕去，以除掉邊緣上的材料覆蓋。
5.按權利要求4的方法，其特征為，在另一材料層(8)沉積以后，通過一道腐蝕工序進行層蝕去，以除掉邊緣上的材料覆蓋。
6.按權利要求1至5任一項的方法，其特征為，在第一材料層(3)上涂敷一層輔助層(14)，它與第一材料層(3)一起構圖并在構圖后這樣產生化學變化，使輔助層(14)達到體積膨脹。
7.按權利要求1至5任一項的方法，其特征為，在第一材料層(3)上涂敷一層輔助層(20)，該輔助層的腐蝕特性與該第一材料層的腐蝕特性不同，其中輔助層(20)在第一道工序中與第一材料層(3)一起構圖并接著進行第一材料層(3)的有選擇的腐蝕。
8.按權利要求1至7任一項的方法，其特征為，第一材料層(3)的凸起部定義為另一材料層(8)的功能有源區(qū)。
9.按權利要求1至8任一項的方法，其特征為，進行另一材料層(8)的凹進層區(qū)的覆蓋，這些凹進區(qū)是由于另一材料層(8)涂敷到已構成圖形的第一材料層(3)的凹進區(qū)上形成的，這種覆蓋適合這些區(qū)域功能的中性化。
10.按權利要求1至9任一項的方法，其特征為，在另一材料層(8)定向沉積后，進行下一材料層(9)的保形涂敷。
11.制造一種集成電路的元器件的方法，其特征為，按權利要求1至10任一項所述的工藝步驟進行。
12.用于制造按權利要求1至10任一項的存儲器陣列的方法，其中-在一種半導體(2)上以及一層涂敷在該半導體(2)的絕緣層(3)上埋入選擇晶體管(1)，-在襯底(3)上設置電元件特別是存儲器電容器(6)，即在襯底(3)的表面上依次沉積另外的材料層(8、9、10)來產生元件(6)，其特征為，襯底(3)上的其它材料層(8、9、10)的構圖通過襯底(3)表面構成凸起區(qū)(4)的凹進區(qū)的圖形來進行。
13.按權利要求12所述的制造存儲器陣列的方法，其特征為，襯底(3)的凸起部確定存儲器陣列的待產生元件(6)的形狀和位置。
14.按權利要求12或13的方法，其特征為，為了產生存儲器電容器(6)，首先將存儲器電容器(6)的第一電容器電極的第一電極層(8)通過一種具有定向沉積特征的涂敷方法特別是通過保形濺射沉積到襯底(3)的表面上。
15.按權利要求14的方法，其特征為，第一電極層(8)沉積成多層結構。
16.按權利要求14或15的方法，其特征為，在第一電極層(8)上通過保形沉積涂敷一種存儲器電介質(9)以及第二電極層(10)。
17.按權利要求14或15的方法，其特征為，在第一電極層(8)上通過一種具有定向沉積特征的涂敷方法特別是通過準直濺射涂敷一種存儲器電介質(9)以及第二電極層(10)。
18.按權利要求12至17任一項的方法，其特征為，為了凸起區(qū)(4)的構圖，溝道的構圖作為凹進區(qū)進行，并在以后的一次構圖步驟中進行一層材料層(11)的保形沉積，其層厚至少為溝道寬度的一半。
19.按權利要求16至18任一項的方法，其特征為，作為存儲器電容器(6)的存儲器電介質(9)采用順磁性的或鐵磁性的材料或具有高介電常數的電介質材料。
20.按權利要求19的方法，其特征為，作為存儲器電介質(9)采用SBT SrBi2Ta2O9，SBTN SrBi2(Ta1-xNbx)2O9，PZT PbxZr1-xTiO3或BST BaxSr1-xTiO3。
21.按權利要求14至20任一項的方法，其特征為，作為存儲器電容器(6)的電極材料(8、10)采用一種貴金屬特別是鉑或一種鉑族金屬如釕、鋨、銠、銥或鈀或其氧化物如IrO2。
22.按權利要求16至21任一項的方法，其特征為，襯底(3)的接通是這樣進行的-進行凸起區(qū)(4)的構圖，在該凸起區(qū)中埋設一個到襯底(3)的導電連接(16)；-在其它的材料層(8、9、10)沉積后，除掉存儲器電介質(9)以及凸起區(qū)(4)范圍內的第二電極層；-進行第一電極層(8)設置在凸起區(qū)(4)上的區(qū)域的接通(15)。
全文摘要
描述了一種在基體(2)上特別是半導體上產生構圖材料層的方法,其步驟為:制備第一材料層(3);通過部分或全部的局部的層蝕形成凸起的層區(qū)(4)和凹進的層區(qū)實現第一材料層(3)的構圖;涂敷另一材料層(8)。其中構成圖形的第一材料層(3)作為永久保留的材料層,并通過從凸起層區(qū)(4)到凹進層區(qū)過渡形成的已構成圖形的第一材料層(3)的邊緣上的高度差實現邊緣上另一材料層(8)的單個層區(qū)的隔離,其中凸起區(qū)(4)的邊緣起著另一層材料層(8)的分離邊緣的作用。
文檔編號H01L21/822GK1245348SQ9911790
公開日2000年2月23日 申請日期1999年8月13日 優(yōu)先權日1998年8月13日
發(fā)明者G·新德勒, W·哈特納 申請人:西門子公司