專利名稱：鄰近字線側(cè)壁形成的垂直器件和用于半導(dǎo)體芯片的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，尤其涉及垂直器件和用于節(jié)省半導(dǎo)體芯片上布線面積的方法。
在半導(dǎo)體工業(yè)中，減小尺寸和增加芯片上元件密度是有利的。通常小型化的焦點(diǎn)集中在半導(dǎo)體器件二維水平平面上。隨著器件尺寸接近小于.2微米，半導(dǎo)體器件水平尺度的降低在器件的操作特性上已產(chǎn)生問題。
為了適應(yīng)減小尺寸和增加元件密度的矛盾趨勢(shì)，就需要有垂直器件，其可以減少半導(dǎo)體器件的水平平面上所占面積的總量。這種器件將會(huì)緩解上述的矛盾趨勢(shì)。還需要有半導(dǎo)體器件布線中單元的配置，使得可提供單元的增加密度。
半導(dǎo)體器件包含形成了溝槽的襯底，該溝槽包含配置在該溝槽內(nèi)的存貯節(jié)點(diǎn)。字線在襯底內(nèi)部配置和鄰近一部分該襯底配置。還包含有垂直配置的晶體管，其中字線用作柵極，存貯節(jié)點(diǎn)和位線用作源極和漏極之一，使得當(dāng)被字線通電時(shí)該晶體管在存貯節(jié)點(diǎn)和位線之間導(dǎo)通。
在半導(dǎo)體器件的選擇實(shí)施例中，可以包含接觸件，用于將位線電連接到晶體管。該接觸件可以在接觸區(qū)域電連接到晶體管，該接觸區(qū)域可以包含硅化物和自對(duì)準(zhǔn)硅化物(Salicide)之一。可以包含掩埋帶用于通過晶體管訪問存貯節(jié)點(diǎn)，其中掩埋帶取向基本上為垂直于字線，或者掩埋帶取向基本上為平行于字線。字線還可以包含相對(duì)于字線的外區(qū)域具有增加電導(dǎo)率的中心區(qū)域。鄰近用于導(dǎo)通位線和存貯節(jié)點(diǎn)的字線可以包含有源區(qū)域。該有源區(qū)域可以被至少一個(gè)晶體管利用。
在用于DRAM芯片的存儲(chǔ)器單元陣列中，每個(gè)存儲(chǔ)器單元包括垂直設(shè)置的晶體管，其具有用于訪問每個(gè)存儲(chǔ)器單元的溝槽內(nèi)存貯節(jié)點(diǎn)的有源區(qū)域。接觸件將晶體管耦合到位線，其中為了改善DRAM芯片的處理過程，溝槽、有源區(qū)域和接觸件具有近似相同的形狀。
在選擇的實(shí)施例中，存儲(chǔ)器單元優(yōu)選以六角圖形配置。位線可以以之字形圖形配置，以對(duì)角圖形配置或者相對(duì)于字線垂直配置。每個(gè)存儲(chǔ)器單元可以具有大約4F2的單元面積，其中F是DRAM芯片的最小特征尺寸。
一種加工具有垂直取向晶體管的半導(dǎo)體芯片的方法，包括步驟提供在其中形成有溝槽并在每個(gè)溝槽內(nèi)設(shè)置有存貯節(jié)點(diǎn)的襯底；在該襯底內(nèi)形成字線，使得該字線的垂直側(cè)被耦合到該襯底的一部分，并且將襯底的該部分電耦合到存貯節(jié)點(diǎn)和位線，使得當(dāng)字線通電時(shí)允許電流在存貯節(jié)點(diǎn)和位線之間流動(dòng)。
在替換的方法中，形成字線的步驟可以包括形成具有比字線外部部分較高電導(dǎo)率的字線中心部分的步驟。電耦合的步驟可以包括給襯底的該部分摻雜。摻雜步驟可以通過離子注入或從摻雜區(qū)域向外擴(kuò)散例如通過烘燒從存貯節(jié)點(diǎn)的向外擴(kuò)散來完成?？梢园ㄔ谝r底的該部分上淀積柵極氧化物的步驟。將襯底的該部分電耦合到存貯節(jié)點(diǎn)和位線的步驟可以包括形成將襯底的該部分連接到位線的接觸件的步驟。形成將襯底的該部分連接到位線的接觸件的步驟可以包括在接觸件和襯底的該部分之間提供硅化物和自對(duì)準(zhǔn)硅化物(Salicide)之一以改善電導(dǎo)率。襯底的該部分可以包括有源區(qū)和還包括形成晶體管以共用有源區(qū)的步驟。
制作具有溝槽、垂直設(shè)置的有源區(qū)和位線接觸件的半導(dǎo)體芯片的另一方法包括步驟為溝槽、有源區(qū)和位線接觸件提供相同形狀，對(duì)溝槽、有源區(qū)和位線接觸件使用相同的光刻掩膜來形成溝槽、有源區(qū)和位線接觸件?？商鎿Q地，該方法包括圓形形狀。形成步驟可以包括用相同的光刻掩膜來形成溝槽、有源區(qū)和位線接觸件。
從下面參照附圖通過示例性實(shí)施例所做的詳細(xì)說明將更清楚本發(fā)明的上述目的、特征和優(yōu)點(diǎn)。
本公開將參照下圖來說明優(yōu)選實(shí)施例的詳細(xì)說明。


圖1是沿圖2剖線1-1所做的剖視圖，其展示了根據(jù)本發(fā)明具有垂直晶體管和與字線基本垂直設(shè)置的掩埋帶的DRAM芯片；圖2是圖1具有根據(jù)本發(fā)明的基本上為相同形狀之元件的DRAM芯片的平面圖；圖3是展示有根據(jù)本發(fā)明形成和填充的溝槽的DRAM芯片的剖面圖4是圖3DRAM芯片剖面圖，其展示了根據(jù)本發(fā)明的淺溝槽隔離結(jié)構(gòu)；圖5是圖4DRAM芯片剖面圖，其展示了根據(jù)本發(fā)明的掩埋字線結(jié)構(gòu)的刻蝕位置；圖6是圖5DARM芯片剖面圖，其展示了根據(jù)本發(fā)明用導(dǎo)電材料填充以形成掩埋字線的刻蝕位置；圖7是圖6DRAM芯片的剖面圖，其展示了根據(jù)本發(fā)明的淀積在字線內(nèi)的導(dǎo)電材料；圖8是圖7DRAM芯片的剖面圖，其展示了根據(jù)本發(fā)明用以掩埋字線和形成為進(jìn)一步處理之表面的介電層。
圖9是圖2DRAM芯片的平面圖，其展示了根據(jù)本發(fā)明具有用以增強(qiáng)性能的附加導(dǎo)電材料層的接觸區(qū)域；圖10A是DRAM的平面圖，其展示了根據(jù)本發(fā)明具有按之字圖形配置位線的存儲(chǔ)器單元的六角圖形；圖10B是DRAM的平面圖，其展示了根據(jù)本發(fā)明具有按對(duì)角圖形配置位線的存儲(chǔ)器單元的六角圖形；圖10C是DRAM的平面圖，其展示了根據(jù)本發(fā)明具有以基本上垂直于字線配置之位線的存儲(chǔ)器單元的六角圖形；圖11是沿圖12剖線11-11所做的剖面圖，其展示了根據(jù)本發(fā)明的DRAM芯片的選擇實(shí)施例，該DRAM芯片具有帶有基本上平行于字線設(shè)置的掩埋帶的垂直晶體管；圖12是圖11DRAM芯片的平面圖，根據(jù)本發(fā)明其具有基本上相同形狀并沿字線移動(dòng)的所示元件；圖13是沿圖12剖線13-13所做的剖面圖，其展示了根據(jù)本發(fā)明具有包含基本上平行于字線設(shè)置的掩埋帶之垂直晶體管的DRAM芯片；圖14是沿圖12剖線14-14所做的剖面圖，其展示了根據(jù)本發(fā)明具有包含基本上平行于字線設(shè)置的掩埋帶之垂直晶體管的DRAM芯片；圖15是圖12DRAM芯片的選擇實(shí)施例的剖面圖，其展示了根據(jù)本發(fā)明形成和填充的溝槽；圖16是圖15DRAM芯片的剖面圖，其展示了根據(jù)本發(fā)明的淺溝槽隔離結(jié)構(gòu)；圖17是圖16DRAM芯片的剖面圖，其展示了根據(jù)本發(fā)明掩埋字線結(jié)構(gòu)的刻蝕位置；圖18是圖17DRAM芯片的剖面圖，其展示了根據(jù)本發(fā)明為形成掩埋字線而用導(dǎo)電材料填充的刻蝕位置；圖19是圖18DRAM芯片的剖面圖，其展示了根據(jù)本發(fā)明淀積在字線內(nèi)的高導(dǎo)電材料；圖20是圖19DRAM芯片的剖面圖，其展示了根據(jù)本發(fā)明為掩埋字線和形成為進(jìn)一步處理的表面而淀積的介電層；圖21A是DRAM的選擇實(shí)施例的平面視圖，其展示了根據(jù)本發(fā)明具有以之字圖形配置位線的存儲(chǔ)器單元的六角圖形；圖21B是DRAM的選擇實(shí)施例的平面視圖，其展示了根據(jù)本發(fā)明具有以對(duì)角圖形配置位線的存儲(chǔ)器單元的六角圖形；圖21C是DRAM的選擇實(shí)施例的平面視圖，其展示了根據(jù)本發(fā)明具有以基本上垂直于字線配置位線的存儲(chǔ)器單元的六角圖形；圖22是根據(jù)本發(fā)明DRAM的選擇實(shí)施例的平面視圖，其展示了共用有源區(qū)和位線接觸件的垂直晶體管；圖23是根據(jù)本發(fā)明DRAM的選擇實(shí)施例的平面視圖，其展示了共用有源區(qū)和位線接觸件的垂直晶體管。
本發(fā)明涉及半導(dǎo)體器件，尤其涉及在半導(dǎo)體芯片上為節(jié)省布線面積的垂直器件。該垂直器件在溝槽型動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)芯片中特別有用，本說明書將對(duì)照DRAM來詳細(xì)地說明本發(fā)明。但是，本發(fā)明可以更廣泛地用于其它的半導(dǎo)體器件，包括嵌入式DRAM，專用集成電路(ASIC)等。
參照DRAM的本發(fā)明包括具有深溝槽電容器的存儲(chǔ)器單元。深溝槽電容器包括掩埋的字線，其支持在掩埋字線側(cè)壁上的垂直器件。該垂直器件可以是用于訪問溝槽電容器存貯節(jié)點(diǎn)的存取晶體管。為減小漏電流，該器件與溝槽分開是有利的。由于器件垂直，實(shí)際上沒有器件長(zhǎng)度的限制。通過在襯底上進(jìn)行較深的擴(kuò)展，可以將器件做得較大。另外，由于器件是垂直取向的(平行于溝槽的深度)，因此溝槽、器件的有源區(qū)和位線接觸件可有利地加工成具有相同的光刻形狀。這簡(jiǎn)化了工藝。
在本發(fā)明的一個(gè)方案中，可以實(shí)行開路位線的結(jié)構(gòu)體系。這包括用于每個(gè)垂直器件或存儲(chǔ)器單元的專用有源區(qū)。這降低了每個(gè)單元的工作上對(duì)周圍器件的任何影響。本發(fā)明的另一方案提供了兩個(gè)彼此面對(duì)以共用有源區(qū)的器件。
現(xiàn)在來詳細(xì)地參考附圖，其中在所有視圖中用相類似的標(biāo)記來標(biāo)識(shí)類似的或相同的元素，圖1展示了沿圖2剖線1-1所做的根據(jù)本發(fā)明的一部分DRAM芯片10的剖面圖。DRAM芯片10包括用于訪問溝槽電容器16存貯節(jié)點(diǎn)14的垂直晶體管12。通過刻蝕溝槽18將存貯節(jié)點(diǎn)14形成到襯底20內(nèi)。一般襯底20是由硅做成的，當(dāng)然也可用其它的合適材料。溝槽18用填充材料22填充，優(yōu)選用多晶硅(多晶硅或poly)。溝槽18還具有形成在每個(gè)溝槽18上部的并且沿每個(gè)溝槽18內(nèi)壁延伸的環(huán)24。薄介質(zhì)19形成在襯底20和存貯節(jié)點(diǎn)14之間的每個(gè)溝槽的下部。環(huán)24由介質(zhì)材料形成，優(yōu)選為氧化物，例如為二氧化硅、氮化硅或兩者的組合。薄介質(zhì)層19和環(huán)24阻止從存貯節(jié)點(diǎn)14到襯底20的電荷泄漏，以及在存貯電容器的內(nèi)外部分之間的放電。溝槽18的底部也具有介質(zhì)層，用于在溝槽18的下端電隔離存貯節(jié)點(diǎn)14。
掩埋帶26將存貯節(jié)點(diǎn)14電耦合到垂直晶體管12。掩埋帶26最好包括多晶硅并且還包括通過烘燒形成的向外擴(kuò)散的區(qū)域8。淺溝槽隔離28(STI)將存貯節(jié)點(diǎn)14和掩埋帶26從有源區(qū)、其它器件和金屬線電隔離開。STI28包括介質(zhì)材料，優(yōu)選氧化物，例如二氧化硅。字線30貫穿DRAM芯片10。所示字線30掩埋在襯底20的頂表面32的下面。對(duì)于垂直晶體管12，字線30作為柵極導(dǎo)體(GC)。字線30靠近側(cè)壁34上的襯底20。字線30最好包括更導(dǎo)電的中心部分36。在一個(gè)實(shí)施例中，中心部分包括金屬硅化物，例如為硅化鎢，或者為Salicide(自對(duì)準(zhǔn)硅化物)，例如為自對(duì)準(zhǔn)硅化鎢。字線30被最好與STI28相同的介質(zhì)材料的介質(zhì)層40包圍。
位線接觸件42形成在介質(zhì)層44中。位線接觸件42最好包括鎢、鋁或其它合適的接觸金屬。位線接觸件42在接觸區(qū)46耦合到垂直晶體管12。在一個(gè)實(shí)施例中，接觸區(qū)46可以包含附加材料以增加電導(dǎo)率，例如接觸區(qū)46可包括硅化物(鎢、鈷、鈦等)，其可以被淀積為自對(duì)準(zhǔn)硅化物(Salicide)。在一個(gè)實(shí)施例中，位線接觸件42可與支持接觸件(未示出)同時(shí)形成。支持接觸件可以是用于嵌入式DRAM的邏輯電路或其它電路的接觸件，例如將字線30連接到較高金屬層所需的接觸件。位線接觸件42將位線48電連接到垂直晶體管12。
當(dāng)被字線30使能時(shí)，垂直晶體管12導(dǎo)通。位線42作為源極(或漏極)，存貯節(jié)點(diǎn)14作為漏極(或源極)。當(dāng)電荷被存儲(chǔ)在存貯節(jié)點(diǎn)14中時(shí)，例如在寫操作時(shí)，通過電源(未示出)存貯節(jié)點(diǎn)14被引入低電勢(shì)。字線30和位線42通電，垂直晶體管12在位線42和存貯節(jié)點(diǎn)14之間(通過掩埋帶26)導(dǎo)通，給存貯節(jié)點(diǎn)充電。掩埋帶26相對(duì)于字線30為垂直取向。這里將說明根據(jù)本發(fā)明的垂直晶體管12的摻雜和形成細(xì)節(jié)。
參見圖2，其示出DRAM芯片10的平面圖。對(duì)于多個(gè)存儲(chǔ)器單元52，其示出了溝槽18，定義垂直晶體管12的有源區(qū)50和掩埋帶26(圖1)以及位線接觸件42。還示出了字線30。溝槽18、有源區(qū)50和位線接觸件42的形狀近似相同。按這種方式，可取得大約等于或小于4F2的單元面積，這里F為最小特征尺寸。同樣可設(shè)計(jì)出較大的單元面積。為了獲得存儲(chǔ)器單元52的最大密度，可用六角形圖形，當(dāng)然也可用其它的圖形。溝槽18、有源區(qū)50和位線接觸件42近似相同的形狀使得對(duì)于加工處理DRAM芯片10可以用相同的光刻形狀，因此就簡(jiǎn)化了工藝和降低了成本。在優(yōu)選的實(shí)施例中，溝槽18、有源區(qū)50和位線接觸件42的形狀完全相同，并且對(duì)于形成所有這些形狀采用了相同的光刻掩膜。這產(chǎn)生的基本優(yōu)點(diǎn)在于由于使用完全相同形狀和對(duì)準(zhǔn)的掩膜來形成相鄰平面，即對(duì)于溝槽平面、有源區(qū)平面和位線接觸件平面用一個(gè)掩膜，使得光刻公差能更為密配，優(yōu)化層疊。
正如圖2所示，每個(gè)存儲(chǔ)器單元包括形成開路位線結(jié)構(gòu)體系的各自的有源區(qū)50。該結(jié)構(gòu)體系提供與相鄰存儲(chǔ)器單元有源區(qū)的隔離，由此減小了它們之間的任何干擾。另外的結(jié)構(gòu)體系利用了垂直晶體管，一個(gè)這樣的結(jié)構(gòu)體系在下面參考圖22進(jìn)行說明。
參考圖3，其示出一種結(jié)構(gòu)，具有刻蝕的溝槽18，薄介質(zhì)19和形成的環(huán)24以及淀積在基底20內(nèi)的填充材料22。先于刻蝕溝槽18之前，在襯底20上形成熱緩沖墊層54和緩沖墊層56。熱緩沖墊層54優(yōu)選二氧化硅，其通過在高溫下將硅襯底20暴露在氧氣中形成。緩沖墊層56優(yōu)選包括氮化硅。除了別的之外，緩沖墊層56用作為掩膜，其按本領(lǐng)域技術(shù)人員公知的技術(shù)來有選擇地刻蝕襯底20中的溝槽?？梢允褂酶郊佑惭谀觼硇纬蓽喜?8，例如可以使用本領(lǐng)域技術(shù)人員公知的硼硅酸鹽玻璃(BSG)層。優(yōu)選包括多晶硅或摻雜多晶硅的填充材料22和環(huán)24淀積成使得通過將摻雜質(zhì)從多晶硅向外擴(kuò)散到襯底20使掩埋帶26形成一個(gè)連接。在填充材料22的頂部，溝槽18用介質(zhì)材料58完全填充。介質(zhì)材料58包括例如氧化物(溝槽頂部氧化物)。
參考圖4，使用光刻掩膜，限定了有源區(qū)50(見圖2)。一部分襯底20，環(huán)24，填充物22，熱緩沖墊層54和緩沖墊層56例如通過反應(yīng)離子刻蝕(RIE)去掉，并且在其中淀積STI28。STI28和介質(zhì)材料58是相同的材料，優(yōu)選為二氧化硅。STI28的頂部表面60做成與襯底20的頂部表面32大約在相同的水平面。
參考圖5，在去掉緩沖墊層56后，在DRAM芯片10上淀積第二緩沖墊層62。第二緩沖墊層62與緩沖墊層56的材料相同，優(yōu)選為氮化硅，其相對(duì)于氧化硅可選擇性刻蝕。構(gòu)圖和刻蝕第二緩沖墊層62以構(gòu)圖和刻蝕STI28和襯底20的一部分64，形成刻蝕位置68。
將硼、磷、砷或其它合適的半導(dǎo)體摻雜材料注入部分64中。優(yōu)選用本領(lǐng)域技術(shù)人員公知的離子注入工藝來注入該部分64。器件的特征、類型和垂直晶體管12的閾值電壓(圖1)由離子的類型和摻雜劑量確定，并因此可以調(diào)節(jié)。
形成鄰近部分64的刻蝕位置68以在其中掩埋字線30。在該部分64上(襯底20的部分64的側(cè)壁)形成柵極介質(zhì)66，其在刻蝕期間暴露出。在優(yōu)選實(shí)施例中，柵極介質(zhì)是淀積的或熱的氧化物或氮化物或者兩者的組合。
參考圖6，例如通過在襯底20的表面32的下面淀積和做成凹形，用例如為多晶硅的導(dǎo)電材料70來填充刻蝕的位置68。導(dǎo)電材料淀積形成字線30。
參考圖7，在優(yōu)選實(shí)施例中，借助優(yōu)選由氧化物或氮化物構(gòu)成的緩沖層61，凹處72被形成在導(dǎo)電材料70中。其中淀積了高導(dǎo)電材料74。材料74的功能是通過增加它們的電導(dǎo)率來改善字線30的性能。材料74可以包括硅化物，例如為硅化鎢，可以包括自對(duì)準(zhǔn)硅化物(Salicide)例如為自對(duì)準(zhǔn)硅化鎢或者其它合適的材料。優(yōu)選地通過淀積和做成凹形工藝來淀積材料74。
參考圖8，空間隔離體61和緩沖墊層62被去掉。在這點(diǎn)上，完成按本條件的襯底20的工藝處理(暴露出平面的襯底表面)是有利的。例如，在嵌入式DRAM芯片中，在襯底上可以進(jìn)行平面化工藝處理來形成邏輯器件。介質(zhì)材料的淀積和平面化或者淀積和形成凹形，都朝下向著襯底20形成與STI28的相同材料層40，優(yōu)選為氧化物。介質(zhì)層40掩埋字線30(字線頂氧化物)。或者，在介質(zhì)淀積之后，通過機(jī)械或者化學(xué)工藝，例如化學(xué)機(jī)械拋光(CMP)，或者兩者的組合，可以剝落緩沖墊層62和熱緩沖墊層54，由此為了形成接觸而制備和開口頂部表面32。
再參考圖1，淀積和構(gòu)圖介質(zhì)層44用以在其中接收位線接觸件42材料。位線接觸件42形成在介質(zhì)層44內(nèi)。位線接觸件42優(yōu)選包括鎢、鋁或其它合適的接觸材料。位線接觸件42在接觸區(qū)46耦合到垂直晶體管12。在一個(gè)實(shí)施例中，接觸區(qū)46可以包括附加材料以增加電導(dǎo)率，例如接觸區(qū)46可以包括例如用鎢、鈷、鈦的硅化物或者自對(duì)準(zhǔn)硅化物(Salicide)。位線接觸件42將位線48電連接到垂直晶體管12。由于垂直晶體管12與溝槽18分開形成，因此避免了溝槽18內(nèi)部處理的過載。根據(jù)本發(fā)明避免了常規(guī)工藝處理中的許多連續(xù)凹槽步驟。
正如圖9所示，DRAM10的平面圖示出相對(duì)于溝槽18、有源區(qū)50、字線30和位線接觸件42的接觸區(qū)46。參考圖10A-C，示出了根據(jù)本發(fā)明的DRAM芯片10的位線結(jié)構(gòu)。正如圖10A所示，位線80與存儲(chǔ)器單元52的位線接觸件42相連接。由于存儲(chǔ)器單元52的六角形圖形，位線80按“之字形”圖形取向。正如圖10B所示，位線82與存儲(chǔ)器單元52的位線接觸件42連接。位線82對(duì)角地伸過DRAM芯片10。位線82與字線30保持交叉，但可以不與字線30正交。正如圖10C所示，位線84與存儲(chǔ)器單元52的位線接觸件42連接。位線84相對(duì)于字線30正交地穿過DRAM芯片10。相鄰行(或列)的位線接觸件42連接到相同的位線84。
參考圖11，本發(fā)明的另一個(gè)實(shí)施例包括具有掩埋字線130的DRAM芯片100，其中垂直晶體管112在平行于字線130取向的溝槽118內(nèi)具有掩埋帶126。圖11表示沿圖12剖線11-11所做的根據(jù)本發(fā)明之DRAM芯片100的部分剖面。DRAM芯片100包括用于訪問溝槽電空器116的存貯節(jié)點(diǎn)114的垂直晶體管112。通過將溝槽118刻蝕到襯底120形成存貯節(jié)點(diǎn)114。襯底120一般由硅制成，但也可使用其它合適的材料。溝槽118由填充材料122填充，優(yōu)選用多晶硅。溝槽118還具有環(huán)124以及在其中形成并在溝槽118內(nèi)壁四周延伸的薄介質(zhì)119。環(huán)124由介質(zhì)材料形成，優(yōu)選為氧化物，例如二氧化硅。薄介質(zhì)119和環(huán)124可防止電荷從存貯節(jié)點(diǎn)114漏泄入襯底120。
掩埋帶126將存貯節(jié)點(diǎn)114電耦合到垂直晶體管112。正如圖11所示，掩埋帶126相對(duì)于字線130以平行方向延伸。掩埋帶126優(yōu)選包括多晶硅或摻雜多晶硅。掩埋帶包括向外擴(kuò)散區(qū)108(雜質(zhì)向外擴(kuò)散以形成較好連接)，其伸展到沿著字線130側(cè)壁的晶體管溝道。淺溝槽隔離128(STI)將存貯節(jié)點(diǎn)114和掩埋帶126從有源區(qū)、其它器件和金屬線電隔離開。STI128包括介質(zhì)材料，優(yōu)選為氧化物，例如二氧化硅。字線130貫穿DRAM芯片100。所示字線130掩埋在襯底120的頂部表面132之下。字線130用作為垂直晶體管112的柵極導(dǎo)體(GC)。字線130在側(cè)壁134上鄰近襯底120(見圖14)。
位線接觸件142形成在介質(zhì)層144內(nèi)。位線接觸件142優(yōu)選包括鎢、鋁或其它合適的接觸金屬。位線接觸件142在接觸區(qū)146耦合到垂直晶體管112(見圖13)。在一個(gè)實(shí)施例中，接觸區(qū)146可以包括附加材料以增加電導(dǎo)率，例如接觸區(qū)可以包括硅化物或者自對(duì)準(zhǔn)硅化物(例如鈦、鈷或鎢)。位線接觸件142將位線148電連接到垂直晶體管112。在一個(gè)實(shí)施例中，位線接觸件142與上述支持接觸件同時(shí)形成。
當(dāng)被字線130使能時(shí)，垂直晶體管112導(dǎo)通。位線142作為源極(或漏極)，存貯節(jié)點(diǎn)114作為漏極(或源極)。當(dāng)電荷存貯在存貯節(jié)點(diǎn)114時(shí)，例如在寫操作時(shí)，存貯節(jié)點(diǎn)114被電源(未示出)引入低電勢(shì)。字線130和位線148被激勵(lì)，垂直晶體管112在位線148和存貯節(jié)點(diǎn)114之間導(dǎo)通(通過掩埋帶126)以給存貯節(jié)點(diǎn)114充電。掩埋帶126相對(duì)于字線130平行，并且包括其中摻雜的向外擴(kuò)散區(qū)。這里說明根據(jù)本發(fā)明的垂直晶體管112摻雜和形成的細(xì)節(jié)。
參考圖12，其示出DRAM芯片100的平面圖。對(duì)多個(gè)存儲(chǔ)器單元152，示出了溝槽118、垂直晶體管112的有源區(qū)150(圖11)和位線接觸件142。還示出了字線130。溝槽118、有源區(qū)150和位線接觸件142的形狀再次基本相同。以此方式，可獲得大約等于或小于4F2的單元面積，F(xiàn)是最小特征尺寸(正如框“A”所示)。也可以設(shè)計(jì)更大的單元面積。溝槽118、有源區(qū)150和接觸件142沿字線130移動(dòng)。溝槽118、有源區(qū)150和位線接觸件142近似相同的形狀允許用相同的光刻形狀來加工處理DRAM芯片100，因此簡(jiǎn)化了工藝，降低了成本。在優(yōu)選實(shí)施例中，溝槽118、有源區(qū)150和位線接觸件142的形成使用相同的光刻 掩膜。
正如圖12所示，每個(gè)存儲(chǔ)器單元都包括它自己的形成開路位線結(jié)構(gòu)體系的有源區(qū)150。該結(jié)構(gòu)體系提供了與相鄰存儲(chǔ)器單元有源區(qū)的隔離，由此減小了各自的干擾。其它的結(jié)構(gòu)體系利用了下面將參考圖22所說明之結(jié)構(gòu)體系的垂直晶體管。
參考圖13，對(duì)于DRAM芯片100，示出了沿圖12剖線13-13所做的剖面圖。剖線13-13在字線130外部，其詳細(xì)展示了垂直晶體管112。
參考圖14，對(duì)于DRAM芯片100，示出沿圖12剖線14-14所做的剖面圖。圖14表示出橫向剖開的字線130，用以與圖1實(shí)施例相比圖示地說明在取向上的差別。虛線所示的掩埋帶126進(jìn)一步說明根據(jù)本發(fā)明的該實(shí)施例中它的取向。鄰近字線130的側(cè)壁有器件溝道。字線130優(yōu)選包括更導(dǎo)電的中心部分136。在一個(gè)實(shí)施例中，中心部分136包括金屬硅化物，便如為硅化鎢，或者自對(duì)準(zhǔn)硅化物，例如為自對(duì)準(zhǔn)硅化鎢。字線130被介質(zhì)層140包圍，該介質(zhì)層優(yōu)選為與STI128相同的介質(zhì)材料。柵極介質(zhì)166與字線130的側(cè)壁134鄰近。字線130用作柵極導(dǎo)體，用于激勵(lì)垂直晶體管112。
參考圖5，示出的結(jié)構(gòu)具有刻蝕的溝槽118，環(huán)124和形成的薄介質(zhì)層119以及淀積在襯底120內(nèi)的填充材料122。還示出了掩埋帶126向外擴(kuò)散區(qū)127。先于溝槽118的刻蝕，在襯底120上形成熱緩沖墊層154和緩沖墊層156。熱緩沖墊層154優(yōu)選二氧化硅，其在高溫下通過將硅襯底120暴露于氧氣中形成。緩沖墊層156優(yōu)選包括氮化硅。除其它之外，緩沖墊層156用作為掩膜，以按照本領(lǐng)域技術(shù)人員公知的技術(shù)在襯底120中進(jìn)行有選擇地刻蝕溝槽118。
參考圖16，溝槽118的頂部部分完全用介質(zhì)材料158例如為氧化物(溝槽頂氧化物)來填充。使用有源區(qū)掩膜，一部分襯底120，環(huán)124，填充物122，熱緩沖墊層154和緩沖墊層156被去掉，并且STI128被淀積在其中。STI128和介質(zhì)材料157優(yōu)選為相同材料，例如為二氧化硅。STI128的頂部表面160做成與襯底120的項(xiàng)部表面132大約相同的水平面。
參考圖17，在去掉緩沖墊層156之后，可以在DRAM芯片100上淀積第二緩沖墊層162，以優(yōu)化隨后的字線形成。第二緩沖墊層162與緩沖墊層156為相同材料，優(yōu)選為相對(duì)于氧化硅可進(jìn)行選擇性刻蝕的氮化硅。構(gòu)圖和刻蝕第二緩沖墊層162來構(gòu)圖和刻蝕STI128和襯底120的部分164，用以形成刻蝕位置168。
用硼、磷、砷或其它合適的半導(dǎo)體摻雜材料來注入部分164。164部分優(yōu)選用本領(lǐng)域技術(shù)人員公知的離子注入工藝來注入。垂直晶體管112的閾值電壓和類型(圖11)由離子類型和摻雜劑量決定。
形成鄰近164部分的刻蝕位置168以掩埋字線130。柵極介質(zhì)166形成在164部分上，其在刻蝕期間暴露出。在優(yōu)選實(shí)施例中，柵極介質(zhì)166是淀積的氧化硅材料或者熱氧化物或氮化物，或者是其組合。
參考圖18，用導(dǎo)電材料170例如多晶硅來填充刻蝕位置168并在表面132之下做成凹狀。淀積導(dǎo)電材料以形成字線130。
參考圖19，在優(yōu)選實(shí)施例中，借助于最好由氧化物或氮化物形成的間隔層161，凹處172形成在導(dǎo)電材料170。高導(dǎo)電材料174淀積在凹處172中。材料174的功能是通過增加它們的電導(dǎo)率來提高字線130的性能。材料174可以包括硅化物(例如由淀積和凹形工藝淀積)，例如硅化鎢，可以包括自對(duì)準(zhǔn)硅化物，例如自對(duì)準(zhǔn)硅化鎢或其它合適的材料。
參考圖20，間隔層161用緩沖墊層162移去。介質(zhì)材料的淀積和平面化或者淀積和凹形，兩者都向下朝著表面132，形成與STI128的相同材料層140，優(yōu)選為氧化物。介質(zhì)層140掩埋字線130?；蛘?，通過機(jī)械的或者化學(xué)的工藝，例如化學(xué)機(jī)械拋光(CMP)來剝離緩沖墊層162和熱緩沖墊層154，由此制備用于接觸件形成的頂部表面132。
再參考圖14，淀積和構(gòu)圖介質(zhì)層144以在其中接收位線接觸件142。位線接觸件142形成在介質(zhì)層144之內(nèi)。位線接觸件142優(yōu)選包括鎢、鋁或合適的接觸材料。位線接觸件142在接觸區(qū)按圖1所述耦合到垂直晶體管112。位線接觸件142將位線148電連接到垂直晶體管112。由于垂直晶體管112與溝槽118分開形成，因此避免了溝槽118處理步驟內(nèi)部的過載，例如該溝槽不會(huì)過加工。
參考圖21A-C，示出了根據(jù)本發(fā)明的DRAM芯片100的位線結(jié)構(gòu)。正如圖21A所示，示出的位線180與存儲(chǔ)器單元152的位線接觸件142連接。存儲(chǔ)器單元152按六角形圖形配置以增加DRAM芯片100上的單元密度。由于存儲(chǔ)器單元152的六角形圖形，位線180按“之字形”圖形取向。正如圖21B所示，示出的位線182與存儲(chǔ)器單元152的位線接觸件142連接。位線182對(duì)角地穿過DRAM芯片100。位線182保持與字線130交叉，但可以不與字線130正交。正如圖21C所示，示出的位線184與存儲(chǔ)器單元152的位線接觸件142連接。位線184相對(duì)于字線130正交地穿過DRAM芯片100。
參考圖22，所示DRAM芯片200帶有垂直器件12，其具有垂直于字線30的掩埋帶26(見圖1)。在存儲(chǔ)器單元206之間共用可獲得的接觸區(qū)202和位線接觸件204。接觸區(qū)202直接在接觸件204的下方。存儲(chǔ)器單元206包括根據(jù)本發(fā)明的溝槽208和垂直晶體管。位線210的構(gòu)圖是直接通過接觸件204并基本上垂直于字線214。還示出了有源區(qū)212，并且其在鄰近垂直器件之間共用。使用圖22所示結(jié)構(gòu)的存儲(chǔ)器單元可以具有大約42/3F2的單元面積，如框“B”所示，這里F是芯片的最小特征尺寸。圖22示出了一種結(jié)構(gòu)，這里掩埋帶26垂直于字線214，當(dāng)然，對(duì)于具有平行于字線214之掩埋帶216的垂直器件，正如圖23所示，類似的結(jié)構(gòu)也是可能的。唯一的差別是溝槽208沿字線214替換。
盡管已對(duì)垂直器件的優(yōu)選實(shí)施例及半導(dǎo)體芯片的方法做了說明(其是示例性的，而不是限制性的)，應(yīng)當(dāng)注意到，按照上述提示，本領(lǐng)域技術(shù)人員能夠做修改和改變。因此，可以理解，按照由附帶權(quán)利要求所概括的本發(fā)明之范圍和精神之內(nèi)，可以按具體實(shí)施例來做改變。因此，盡管按專利法要求用詳細(xì)的和具體的方式說明了本發(fā)明，但是在附帶權(quán)利要求中還是提出了用文字專利所要求保護(hù)的權(quán)利要求。
權(quán)利要求
1.一種半導(dǎo)體器件，包括形成有溝槽的襯底，該溝槽包括設(shè)置在該溝槽之內(nèi)的存貯節(jié)點(diǎn)；設(shè)置在該襯底表面的下面并鄰近一部分該襯底的字線；和垂直設(shè)置的晶體管，其中字線用作為柵極，存貯節(jié)點(diǎn)和位線用作為源極和漏極之一，使得當(dāng)被字線激勵(lì)時(shí)，該晶體管在存貯節(jié)點(diǎn)和位線之間導(dǎo)通。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，還包括用于將位線電連接到晶體管的接觸件。
3.根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中接觸件在接觸區(qū)電連接到晶體管，并且該接觸區(qū)包括硅化物和自對(duì)準(zhǔn)硅化物之一個(gè)。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，還包括用于通過晶體管訪問存貯節(jié)點(diǎn)的掩埋帶，其中掩埋帶基本上垂直于字線長(zhǎng)度取向。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件，還包括用于通過晶體管訪問存貯節(jié)點(diǎn)的掩埋帶，其中掩埋帶基本上平行于字線長(zhǎng)度取向。
6.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中字線還包括相對(duì)于字線的外部區(qū)域具有增加電導(dǎo)率的中心區(qū)域。
7.根據(jù)權(quán)利要求1的半導(dǎo)體器件，還包括鄰近字線的有源區(qū)，其形成用于在位線和存貯節(jié)點(diǎn)之間導(dǎo)通的溝道。
8.根據(jù)權(quán)利要求7的半導(dǎo)體器件，其中有源區(qū)被至少一個(gè)晶體管利用。
9.一種DRAM芯片的存儲(chǔ)器單元陣列，每個(gè)存儲(chǔ)器單元包括垂直設(shè)置的晶體管，其具有形成用于訪問存貯節(jié)點(diǎn)之溝道的有源區(qū)，每個(gè)存貯節(jié)點(diǎn)設(shè)置在每個(gè)存儲(chǔ)器單元的溝槽內(nèi)；將晶體管耦合到位線的接觸件，其中溝槽、有源區(qū)和接觸件具有用于改進(jìn)DRAM加工工藝的相同形狀。
10.根據(jù)權(quán)利要求9的存儲(chǔ)器單元陣列，其中存儲(chǔ)器單元以六角形圖形配置。
11.根據(jù)權(quán)利要求10的存儲(chǔ)器單元陣列，還包括連接到六角形圖形的存儲(chǔ)器單元的位線，其中位線以之字形圖形配置。
12.根據(jù)權(quán)利要求10的存儲(chǔ)器單元陣列，還包括連接到六角形圖形的存儲(chǔ)器單元的位線，其中位線基本上垂直于字線配置。
13.根據(jù)權(quán)利要求10的存儲(chǔ)器單元陣列，還包括連接到六角形圖形的存儲(chǔ)器單元的位線，其中位線以相對(duì)于字線呈對(duì)角圖形配置。
14.根據(jù)權(quán)利要求9的存儲(chǔ)器單元陣列，其中每個(gè)存儲(chǔ)器單元具有大約4F2的單元面積，這里F是DRAM芯片的最小特征尺寸。
15.根據(jù)權(quán)利要求9的存儲(chǔ)器單元陣列，其中使用相同的光刻掩膜來至少形成溝槽、有源區(qū)和接觸件之二個(gè)。
16.一種加工半導(dǎo)體芯片的方法，該半導(dǎo)體芯片具有垂直取向的晶體管，包括步驟提供具有在其中形成有溝槽的襯底和設(shè)置在每個(gè)溝槽內(nèi)的存貯節(jié)點(diǎn)；在襯底內(nèi)形成字線，使得該字線的垂直側(cè)被耦合到一部分該襯底；和將襯底的該部分電耦合到存貯節(jié)點(diǎn)和位線，使得當(dāng)字線通電時(shí)允許電流在存貯節(jié)點(diǎn)和位線之間流動(dòng)。
17.根據(jù)權(quán)利要求16的方法，其中形成字線的步驟包括形成字線中心部分的步驟，該中心部分具有比字線外部部分較高的電導(dǎo)率。
18.根據(jù)權(quán)利要求16的方法，其中電耦合的步驟包括摻雜襯底的該部分。
19.根據(jù)權(quán)利要求18的方法，其中摻雜步驟由離子注入來完成。
20.根據(jù)權(quán)利要求16的方法，還包括在襯底的該部分上形成柵極氧化物的步驟。
21.根據(jù)權(quán)利要求16的方法，其中將襯底的該部分電耦合到存貯節(jié)點(diǎn)和位線的步驟包括形成將襯底的該部分連接到位線之接觸件的步驟。
22.根據(jù)權(quán)利要求21的方法，其中形成將襯底的該部分連接到位線的接觸件的步驟包括在接觸件和襯底的該部分之間提供硅化物和自對(duì)準(zhǔn)硅化物之一，以改善電導(dǎo)率。
23.根據(jù)權(quán)利要求16的方法，其中襯底的該部分包括有源區(qū)，并且還包括形成共用有源區(qū)之晶體管的步驟。
24.一種加工半導(dǎo)體芯片的方法，該半導(dǎo)體芯片具有溝槽，有源區(qū)和位線接觸件，包括步驟為溝槽，有源區(qū)和位線接觸件提供相同形狀；和使用相同的光刻掩膜來至少形成溝槽、有源區(qū)和位線接觸件之二個(gè)。
25.根據(jù)權(quán)利要求24的方法，其中所述形狀為圓形。
26.根據(jù)權(quán)利要求24的方法，其中所述形成步驟包括使用相同光刻掩膜來形成溝槽，有源區(qū)和位線接觸件。
全文摘要
一種半導(dǎo)體器件,包括形成了溝槽的襯底,該溝槽包括設(shè)置在溝槽內(nèi)的存貯節(jié)點(diǎn)。在襯底內(nèi)和鄰近一部分該襯底設(shè)置字線。包括有垂直設(shè)置的晶體管,其中字線用作為柵極,存貯節(jié)點(diǎn)和位線用作為源極和漏極之一個(gè),使得當(dāng)字線被通電時(shí),該晶體管在存貯節(jié)點(diǎn)和位線之間導(dǎo)通。本發(fā)明還包括加工具有垂直晶體管的半導(dǎo)體器件的方法。
文檔編號(hào)H01L27/108GK1248065SQ99106460
公開日2000年3月22日 申請(qǐng)日期1999年5月11日 優(yōu)先權(quán)日1998年6月11日
發(fā)明者T·S·魯普 申請(qǐng)人:西門子公司