專利名稱：高速和低寄生電容的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別涉及包括垂直晶體管和異質(zhì)結(jié)雙極晶體管的高速和低寄生電容的半導(dǎo)體器件及其制造方法。
增加截止頻率fT以及減小寄生電容和寄生電阻可實(shí)現(xiàn)高速雙極晶體管。典型的寄生電容包括集電極-基極電容CCB?；旧嫌蓀型和n型區(qū)中雜質(zhì)濃底較低的一個(gè)區(qū)決定每單位結(jié)面積上的pn結(jié)電容。這樣，設(shè)計(jì)集電極濃度可確定電容CCB。因此，當(dāng)注意力僅集中在寄生電容上時(shí)，期望盡可能低地減小集電極濃度。
可是，另一方面，能夠改善截止頻率fT的集電極卻有較高的濃度，從而在大電流操作時(shí)可防止集電極與基極之間耗盡層內(nèi)電場(chǎng)的減小。因此必須同時(shí)滿足兩個(gè)相反的要求。
現(xiàn)有技術(shù)不能滿足這樣的要求并且還有下列缺陷。在其上直接形成發(fā)射極的基區(qū)以下稱為本征基區(qū)，其周邊區(qū)域被稱為外基區(qū)。
圖24是展示第一現(xiàn)有技術(shù)的半導(dǎo)體器件的垂直剖面圖。該器件包括p型硅襯底1，n+掩埋層2a，相鄰的p+掩埋層2b，外延硅集電極層3，通過(guò)LOCOS(硅的局部氧化)形成的氧化硅層4和集電極引出區(qū)5。該器件還包括氧化硅6，多晶硅基極7，氧化硅8，外基區(qū)10，本征基區(qū)11，第二集電極區(qū)12，多晶硅發(fā)射極13和單晶硅發(fā)射極區(qū)14。該器件還包括氧化硅15，鋁合金發(fā)射極16a，鋁合金基極16b，鋁合金集電極16c，第一小孔101，第二小孔102和第三小孔型103。
用發(fā)射極14、本征基區(qū)11和第二集電極12制備垂直雙極晶體管，在以上的半導(dǎo)體器件中，通過(guò)由氧化硅6、8和15進(jìn)行隔離的電極引出。
在該半導(dǎo)體器件中，直接位于外基區(qū)10以下的第二集電極12有較高濃度，其濃度等于直接位于該半導(dǎo)體器件中本征基區(qū)11下的區(qū)域的濃度。而高速可在一定范圍內(nèi)實(shí)現(xiàn)，因此，集電極-基極電容趨于增加。
圖25是展示第一現(xiàn)有技術(shù)的另一半導(dǎo)體器件的垂直剖面圖。可省略圖25中與圖24有相同參考標(biāo)號(hào)的那些部分的說(shuō)明。注意集電極12的特征與圖24中的大不相同。
半導(dǎo)體器件中直接位于外基區(qū)10下的集電極濃度被控制得低于直接位于本征基區(qū)11下的區(qū)域中的濃度?？墒?，低濃度集電極區(qū)3介于直接位于本征基區(qū)11下的高濃度集電極區(qū)12與n+掩埋層2a之間。因此，即使集電極-基極電容較小截止頻率fT也可減小。
圖26是展示第二現(xiàn)有技術(shù)半導(dǎo)體器件的垂直剖面圖。該器件包括p型硅襯底1,n+掩埋層2a，相鄰的p+掩埋層2b，外延硅集電極層3，LOCOS氧化硅層4和集電極引出區(qū)5。該器件還包括氧化硅6，多晶硅基極7，氧化硅8，外基區(qū)10，本征基區(qū)11，第二集電極區(qū)12，多晶硅發(fā)射極13和單晶硅發(fā)射極區(qū)14。該器件還包括氧化硅15，鋁合金發(fā)射極16a，鋁合金基極16b，鋁合金集電極16c。
用發(fā)射極14、本征基區(qū)11和第二集電極12制備垂直雙極晶體管，在以上的半導(dǎo)體器件中，它們通過(guò)由氧化硅6、8和15進(jìn)行隔離的電極引出。
在該結(jié)構(gòu)中，在硅集電極區(qū)12整個(gè)表面上外延生長(zhǎng)單晶基區(qū)11。而在沒(méi)有稱為外基區(qū)10的區(qū)域，直接位于發(fā)射極下的部分可被看作是本征基區(qū)。這樣，直接位于本征基區(qū)周邊的基區(qū)下的集電極也有較高濃度。
圖27是展示第三現(xiàn)有技術(shù)半導(dǎo)體器件的垂直剖面圖。該器件包括p型硅襯底1，n+掩埋層2a，相鄰的p+掩埋層2b，外延硅集電極層3，LOCOS氧化硅層4和集電極引出區(qū)5。該器件還包括氧化硅6，多晶硅基極7，氧化硅8，本征基區(qū)11，單晶硅本征基層21，多晶硅層22，單晶發(fā)射極區(qū)24和氧化硅25。該器件還包括第二集電極區(qū)12，多晶硅發(fā)射極13，氧化硅15，鋁合金發(fā)射極16a，鋁合金基極16b，鋁合金集電極16c。該器件還包括使氧化硅6與單晶硅本征基層21和多晶硅層22接觸的小孔201，使多晶硅發(fā)射極13和單晶發(fā)射極區(qū)23與本征基層21和多晶硅層41接觸的小孔202。
在第一和第二現(xiàn)有技術(shù)中，必須與先形成的小孔201對(duì)準(zhǔn)地形成小孔202，而在第三現(xiàn)有技術(shù)中可單獨(dú)形成小孔，從而可實(shí)現(xiàn)晶體管的最小化。
可是，在上述現(xiàn)有技術(shù)中，不能同時(shí)實(shí)現(xiàn)用于減小寄生電容的低集電極濃度和用于改善截止頻率fT的高集電極濃度。
本發(fā)明的目的在于提供能夠滿足相反要求以同時(shí)實(shí)現(xiàn)用于減小寄生電容的低集電極濃度和用于改善截止頻率fT的高集電極濃度的半導(dǎo)體器件。
本發(fā)明提供一種制造半導(dǎo)體器件的方法，該方法包括下列步驟形成帶有高濃度的掩埋層和低濃度的表面區(qū)域的硅材料；在硅材料表面上形成單層或多層膜；利用光刻法和干腐蝕法，在膜中開出小孔；在去除光刻膠之前，將磷離子注入硅材料中，形成接近掩埋層的第一集電極區(qū)；將硼離子注入硅材料的表面中，形成本征基區(qū)；使用用于形成小孔的膜作為掩模，將磷離子有選擇地注入硅材料中，在本征基區(qū)與第一集電極區(qū)之間形成第二集電極區(qū)；和淀積多晶硅發(fā)射極，用于從多晶硅發(fā)射極使摻雜劑擴(kuò)散進(jìn)本征基區(qū)中，形成單晶發(fā)射區(qū)。
本發(fā)明還提供一種半導(dǎo)體器件的制造方法，該半導(dǎo)體器件包括帶有由外延生長(zhǎng)或離子注入形成的基區(qū)的雙極晶體管，其中雙極晶體管有外延硅集電極層，直接在發(fā)射極下且被限定為本征區(qū)的基區(qū)，和其被限定為外基區(qū)的周邊區(qū)域。該方法包括下列步驟借助用于形成小孔的光刻膠，將離子注入集電極層中，在接近掩埋區(qū)的位置形成高濃度的集電極區(qū)；形成基區(qū)；和將離子注入集電極層中，直接在基區(qū)下形成高濃度的集電極區(qū)。
本發(fā)明還提供一種半導(dǎo)體器件的制造方法，包括下列步驟形成帶有高濃度的掩埋層和低濃度的表面區(qū)域的硅材料；在硅材料上形成第一絕緣膜，多晶硅基極和光刻膠；構(gòu)圖光刻膠；用各向異性干腐蝕法，在多晶硅基極和絕緣膜上開出小孔；注入磷離子，形成接近掩埋層的第一集電極區(qū)；通過(guò)非選擇性外延生長(zhǎng)，生長(zhǎng)摻有硼的硅；在硅材料上，形成單晶本征基區(qū)；在不是本征基區(qū)的區(qū)域上形成多晶硅；用第二絕緣膜覆蓋表面；構(gòu)圖光刻膠和進(jìn)行各向異性干腐蝕，以在本征基區(qū)上開出小孔；和注入磷離子，以在第一集電極區(qū)上形成第二集電極區(qū)。
本發(fā)明還提供一種半導(dǎo)體器件的制造方法，包括下列步驟形成帶有高濃度的掩埋層和低濃度的表面區(qū)域的硅材料；在硅材料上形成第一絕緣膜；淀積多晶硅基極；利用光刻法和干腐蝕法，去除不希望的多晶硅；用具有與第一絕緣膜不同的物質(zhì)的第二絕緣膜覆蓋整個(gè)表面；在第二絕緣膜和多晶硅基極中開出小孔；注入磷離子，形成第一集電極區(qū)；形成與第二絕緣膜相同的物質(zhì)的第三絕緣膜；正好在露出第一絕緣膜前按淀積的厚度深腐蝕第三絕緣膜；橫向腐蝕第一絕緣膜，露出硅材料和多晶硅基極的下表面；通過(guò)選擇性晶體生長(zhǎng)，形成本征基區(qū)和用于連接本征基區(qū)與多晶硅基極的多晶硅外基區(qū)；和注入磷離子，形成第二集電極區(qū)。
本發(fā)明提供按上述任一方法制造的半導(dǎo)體器件。
按照本發(fā)明的半導(dǎo)體器件制造方法，在其上直接形成發(fā)射極的基區(qū)被稱為本征基區(qū)，其周邊部分被稱為外基區(qū)。通過(guò)外延生長(zhǎng)、離子注入等形成的雙極晶體管被限定為Wc，意指本征基區(qū)與掩埋層2a之間的距離。本征基區(qū)的厚度被限定為WB。從外基區(qū)與集電極區(qū)之間的結(jié)的界面通過(guò)設(shè)置于其上的各個(gè)膜到多晶硅發(fā)射極下表面的總厚度被限定為t。圖1中所示的t包括外基區(qū)10的深度、單晶硅基極7的膜厚和氧化硅8的膜厚。這是由t＜WB+Wc所限定的晶體管。
借助用于形成小孔的光刻膠，將離子注入外延集電層中，在接近掩埋區(qū)的位置形成高濃度的集電極區(qū)，然后在形成基區(qū)之后，將離子注入集電極層中，直接在基區(qū)下形成高濃度的集電極區(qū)，由此制備器件。這樣進(jìn)行兩次離子注入可同時(shí)實(shí)現(xiàn)改善截止頻率fT以及減小基極-集電極電容CCB。
對(duì)于由硅構(gòu)成集電極區(qū)和由Si-Ge合金構(gòu)成本征基區(qū)的異質(zhì)結(jié)雙極晶體管而言，按照在SiGe/Si基極生長(zhǎng)之前的預(yù)先處理可在SiGe/Si集電極之間的界面形成含硼的區(qū)域。在這種情況下，在形成基區(qū)之后，為補(bǔ)償含硼區(qū)域可附加有相反導(dǎo)電性的摻雜劑，從而防止在異質(zhì)界面產(chǎn)生勢(shì)壘。
根據(jù)對(duì)最佳實(shí)施例的下列說(shuō)明，將明了本發(fā)明的其它特征和優(yōu)點(diǎn)。
根據(jù)下列結(jié)合附圖所作的詳細(xì)說(shuō)明，可更充分地理解本發(fā)明。
圖1是展示本發(fā)明第一實(shí)施例的半導(dǎo)體器件的垂直剖面圖；圖2A、2B、3A、3B、4A、4B、5A、5B和圖6是表示本發(fā)明第一實(shí)施例半導(dǎo)體器件的制造方法的垂直剖面圖；圖7表示本發(fā)明半導(dǎo)體器件中的雜質(zhì)分布；圖8表示現(xiàn)有技術(shù)半導(dǎo)體器件中的雜質(zhì)分布；圖9是展示本發(fā)明第二實(shí)施例的半導(dǎo)體器件的垂直剖面圖10、11、12、13A、13B、14和15是表示本發(fā)明第二實(shí)施例半導(dǎo)體器件的制造方法的垂直剖面圖；圖16是展示本發(fā)明第三實(shí)施例的半導(dǎo)體器件的垂直剖面圖；圖17A、17B、18A、18B、19A、19B、20A、20B、21A和21B是表示本發(fā)明第三實(shí)施例半導(dǎo)體器件的制造方法的垂直剖面圖；圖22表示本發(fā)明半導(dǎo)體器件中的雜質(zhì)分布；圖23表示現(xiàn)有技術(shù)半導(dǎo)體器件中的雜質(zhì)分布；圖24、25、26和27是展示現(xiàn)有技術(shù)的不同半導(dǎo)體器件的垂直剖面圖；下面參照npn型雙極晶體管說(shuō)明本發(fā)明第一實(shí)施例的半導(dǎo)體器件及其制造方法，其也可用于pnp型雙極晶體管。
圖1是展示本發(fā)明第一實(shí)施例半導(dǎo)體器件的垂直剖面圖。p型硅襯底1有(100)晶向和10-20Ω-cm的電阻率。
在硅襯底1中深幾μm的表面區(qū)域內(nèi)形成掩埋層2a和2b。利用溝道中止使n+掩埋區(qū)2a與p+掩埋區(qū)2b隔離。
在掩埋層2的表面和沒(méi)有掩埋層的區(qū)域中的硅襯底表面上形成n型外延硅集電極層3。在外延生長(zhǎng)期間，由于摻雜劑自動(dòng)摻雜和擴(kuò)散進(jìn)生長(zhǎng)層，因而掩埋層2被稍微延伸進(jìn)外延生長(zhǎng)層中?？蓪诫s劑濃度低于5×1016cm-3的區(qū)域確定為集電極外延硅層3?？上薅ㄍ庋庸杓姌O層3的有效厚度為約0.50μm。
足夠深地形成LOCOS氧化硅4，使其到達(dá)p+掩埋層2b，用于隔離外延硅集電極層3。
重?fù)诫s外延硅集電極層3中的一部分，形成與n+掩埋層2a連接的n+集電極引出區(qū)5。
在外延硅集電極層3、LOCOS氧化硅4和n+集電極引出區(qū)5的表面上形成氧化硅6。在氧化硅6上開出用于露出硅集電極層3一部分的第一小孔101和用于露出集電極引出區(qū)5的第三小孔103。
在氧化硅6上選擇性地形成p+多晶硅基極7。多晶硅7與第一小孔101內(nèi)的硅集電極層3接觸并從第一小孔101的邊緣伸進(jìn)。多晶硅基極7延伸部分的邊緣被稱為第二小孔102。
用氧化硅8覆蓋多晶硅基極7。在直接位于基區(qū)下的外延硅集電極層3內(nèi)。接近n+掩埋區(qū)2a的區(qū)域被限定為n型硅第一集電極區(qū)9，相對(duì)于外延硅集電極層3的初始雜質(zhì)濃度而言，集電極區(qū)9重?fù)诫s。
外基區(qū)10設(shè)置于p+多晶硅基極7與外延硅集電極層3之間。
本征基區(qū)11設(shè)置于被外基區(qū)10包圍的外延硅集電極層3的上部。
在直接位于基區(qū)下的外延硅集電極層3內(nèi)。在基區(qū)與n型硅第一集電極區(qū)9之間的區(qū)域被限定為n型硅第二集電極區(qū)12，相對(duì)于外延硅集電極層3的初始雜質(zhì)濃度而言，集電極區(qū)12重?fù)诫s。
在本征基區(qū)11正上方的區(qū)域設(shè)置n+多晶硅發(fā)射極13。
在本征基區(qū)11中設(shè)置由來(lái)自n+多晶硅發(fā)射極13的雜質(zhì)擴(kuò)散形成的n+單晶發(fā)射極區(qū)14。
氧化硅15可覆蓋這些區(qū)域。鋁合金發(fā)射極16a、鋁合金基極16b和鋁合金集電極16c分別與多晶硅發(fā)射極13、多晶硅基極7和集電極引出區(qū)5接觸。
下面參照主要工藝步驟的垂直剖面圖，說(shuō)明第一實(shí)施例半導(dǎo)體器件的制造方法。
圖2A是形成多晶硅基極7之后的垂直剖面圖。使用有(100)晶面和20Ω-cm電阻率的P型硅襯底1。在硅襯底1的表面區(qū)域內(nèi)形成n+掩埋層2a和p+掩埋層2b。
用已知的CVD或熱氧化法在硅襯底1上形成氧化硅(圖中未示出)。氧化硅的厚度為幾百nm(最好為300nm-700nm，例如為500nm)。用普通光刻法可在氧化硅上使光刻膠構(gòu)圖。以該光刻膠作掩模，用基于HF的溶液通過(guò)濕腐蝕有選擇地去除氧化硅。
在用有機(jī)溶液去除光刻膠之后，接著氧化氧化硅小孔內(nèi)的硅襯底表面，形成厚為20-50nm的氧化層。然后，通過(guò)氧化硅的薄區(qū)域?qū)⑸殡x子雜質(zhì)注入硅襯底中。
離子注入要求這樣的低加速能量，以防止雜質(zhì)離子穿過(guò)氧化硅掩模。按70keV的能量和5×1015cm-2的劑量適當(dāng)?shù)刈⑷腚s質(zhì)，以在掩埋層中實(shí)現(xiàn)約1×1019cm-3的摻雜濃度。較好的注入條件是加速能量為50-120keV和劑量為5×1015cm-2-2×1016cm-2。
然后，在1000℃-1150℃的溫度范圍下加熱，修復(fù)注入期間的損傷并進(jìn)行激活和注入砷的推進(jìn)擴(kuò)散(在這種情況下，在氮?dú)夥罩杏?000℃加熱2小時(shí))。于是，形成n+掩埋層2a。
此后，用HF溶液完全清除厚為500nm的氧化硅，用氧化法生長(zhǎng)厚度為100nm的氧化硅(最好為50-250nm)，構(gòu)圖光刻膠，注入硼離子(在1×1014cm-2的劑量下按50keV的加速能量)，形成用于溝道中止的p+掩埋層2b。
在完全去除氧化硅之后，用常規(guī)工藝生長(zhǎng)外延硅集電極層3。生長(zhǎng)溫度最好是950-1050℃?？捎肧iH4或SiH2C12作為氣體源，用PH3作為摻雜劑氣體。層3的厚度最好為0.3-1.3μm并且含摻雜劑(磷)為5×1015-5×1016cm-3。在這種情況下，濃度低于5×1016cm-3的區(qū)域厚約0.5μm。
然后，在掩埋層2上生長(zhǎng)n-外延硅集電極層3。
然后，通過(guò)在外延層3上生長(zhǎng)厚度為20-50nm的熱氧化層(圖中未示出)和形成厚度為70-150m的氮化硅層(圖中未示出)，形成LOCOS氧化物層4。接著，用光刻法構(gòu)圖光刻膠(圖中未示出)，然后用干腐蝕法去除氧化硅層和氮化硅層。
接著，腐蝕外延硅層3以形成溝槽。適當(dāng)?shù)臏喜凵疃?=要被腐蝕的硅的深度)約為L(zhǎng)OCOS氧化物層厚度的一半。在去除光刻膠之后，用氧化法在器件區(qū)中形成用于隔離的氧化硅或LOCOS氧化物層4，并有用氮化硅保護(hù)的區(qū)域。LOCOS氧化層4的厚度為300-1000nm，足以達(dá)到溝道阻擋掩埋層2b。在這種情況下，采用約600nm的厚度。用熱磷酸去除氮化硅。
通過(guò)擴(kuò)散或離子注入，將磷摻雜到該區(qū)域中，形成n+集電極引出區(qū)5，減小集電極電阻。
亦即，用光刻法僅在集電極引出區(qū)5形成帶開口的光刻膠，然后按100keV的加速能量和5×1015cm-2的劑量注入磷離子。在去除光刻膠之后，在氮?dú)夥罩杏?000℃下進(jìn)行60分鐘熱處理，激活摻雜的磷并修復(fù)由于離子注入所引起的損傷。
這樣，制備硅材料100。用具有100-300nm的適當(dāng)厚度的氧化硅6覆蓋硅材料100表面。在這種情況下，選擇200nm的厚度。用已知的光刻法在氧化硅6上形成第一小孔101并進(jìn)行腐蝕，露出外延硅集電極層3的表面。
接著，淀積厚度為150-350nm的多晶硅7。在這種情況下，選擇250nm的厚度。然后，按能夠?qū)崿F(xiàn)1×1020cm-3的高摻雜濃度的劑量，用這樣的低注入能量將硼離子注入多晶硅7中，以使其不穿過(guò)多晶硅7。在這種情況下，采用10keV的加速能量和1×1016cm-2的劑量。
在構(gòu)圖光刻膠41后，用干腐蝕法去除不希望的多晶硅，形成p+多晶硅基極7。
圖2B是正好在構(gòu)圖光刻膠41形成小孔之后在多晶硅基極7上形成氧化硅8的這一階段的垂直剖面圖。
隨后，用LPCVD法在前述圖中所示的器件上淀積厚度約為300nm(氧化硅的厚度最好為100-500nm)的氧化硅8。
接著，利用已知光刻法在光刻膠41中稍后要形成本征基區(qū)10的位置上開出小孔。然后，通過(guò)各向異性干腐蝕法連續(xù)除去氧化硅8和多晶硅基極7(圖3A)。這樣，形成第二小孔102。
在此階段，按照本發(fā)明的重要工藝步驟之一是，進(jìn)行磷離子注入，形成第一集電極區(qū)9。在300keV和1×1013cm-2以及400keV和2.5×1013cm-2的條件下進(jìn)行兩次注入(圖3B)。
在去除光刻膠41后，在氮?dú)鈿夥罩杏?00℃進(jìn)行60分鐘熱處理，修復(fù)在注入期間的損傷和進(jìn)行磷的激活。在熱處理期間硼可從多晶硅基極7擴(kuò)散進(jìn)外延硅集電極層3中，形成外基區(qū)10(圖4A)。
接著，通過(guò)第二小孔102將硼離子注入外延硅層3中，形成本征基區(qū)11。注入條件例如為加速能量為10keV和劑量為5×1013cm-2。
接著，用LPCVD法淀積厚度為50-300nm的氧化硅層8(圖4B)。在這種情況下，其為200nm。
下面將說(shuō)明在圖5A所示階段之前進(jìn)行的工藝。通過(guò)各向異性腐蝕和基于HF腐蝕的組合作用完全去除設(shè)置于小孔102底部的氧化硅8，露出外延硅集電極層3的一部分。結(jié)果，可用氧化硅8覆蓋小孔內(nèi)多晶硅基極7的側(cè)面部分。在圖中，以先前淀積于多晶硅基極7上的氧化硅8與形成于小孔內(nèi)壁上的氧化硅8的組合形式畫出氧化硅8。
用從多晶硅基極7擴(kuò)散的硼形成的外基區(qū)10可朝向第二小孔102延伸。因此，要求形成于多晶硅基極7側(cè)壁上的氧化硅8的厚度大于外基區(qū)10的延伸部分的厚度。在這種情況下，大約為300nm。
下面將說(shuō)明在圖5B所示階段之前進(jìn)行的工藝。用氧化硅8和多晶硅基極7作為掩模選擇性地進(jìn)行磷離子注入，形成第二集電極區(qū)12。離子注入條件例如為200keV和4×1012cm-2。
下面還將說(shuō)明在圖6所示階段之前進(jìn)行的工藝。用LPCVD法淀積非摻雜多晶硅約300nm，接著注入砷離子(加速能量70keV，劑量1×1016cm-2)。并且，用光刻法和各向異性腐蝕法構(gòu)圖多晶硅。這樣，形成n+多晶硅發(fā)射極13。然后，進(jìn)行熱處理(例如在1000℃下進(jìn)行10秒鐘)，使砷從多晶硅發(fā)射極13擴(kuò)散進(jìn)本征基區(qū)11，形成n+單晶硅發(fā)射極區(qū)14。
此后，用厚約300nm氧化硅15覆蓋晶片整個(gè)表面。然后，用光刻法和各向異性腐蝕法形成可以達(dá)到多晶硅發(fā)射極13、多晶硅基極7和集電極引出區(qū)5的小孔。在去除光刻膠后，濺射鋁合金，并用光刻膠構(gòu)圖和干腐蝕法完成圖1所示的半導(dǎo)體器件。
下面說(shuō)明用于注入磷離子的加速能量與用作掩模的光刻膠厚度之間的關(guān)系。
1.0μm厚的光刻膠可阻斷99.99％的按約為300keV加速能量注入的磷離子。
在300keV條件下注入磷離子進(jìn)入硅中引起磷分布的最高濃度位于表面下約0.4μm的深度處。
如果集電極區(qū)的厚度不足夠的話，那么即使集電極區(qū)的濃度足夠低，電容也不會(huì)減小。這是因?yàn)榛鶚O-集電極之間的耗盡層可達(dá)到n+掩埋層3，防止耗盡層再延伸。因此，要求外延硅集電極層3的厚度大于某一程度。
下面將說(shuō)明因施加偏置VCB耗盡層W和集電極中磷濃度NC的變化。
如果NC=1×1016cm-3，則W=0.30μm(當(dāng)VCB=0V時(shí))，W=0.43μm(當(dāng)VCB=1V時(shí))，W=0.61μm(當(dāng)VCB=3V時(shí))。
如果NC=5×1016cm-3，則W=0.14μm(當(dāng)VCB=0V時(shí))，W=0.20μm(當(dāng)VCB=1V時(shí))，W=0.29μm(當(dāng)VCB=3V時(shí))。
如果NC=1×1017cm-3，則W=0.10μm(當(dāng)VCB=0V時(shí))，W=0.14μm(當(dāng)VCB=1V時(shí))，W=0.20μm(當(dāng)VCB=3V時(shí))。
如果NC=2×1017cm-3，則W=0.07μm(當(dāng)VCB=0V時(shí))，W=0.10μm(當(dāng)VCB=1V時(shí))，W=0.14μm(當(dāng)VCB=3V時(shí))。
在以上組合中，如果磷離子不直接進(jìn)入外基區(qū)下的區(qū)域，那么即使在耗盡層可延伸最多的情況下，磷離子也可直接注入本征基區(qū)下達(dá)到0.61μm。
在如上所述本實(shí)施例中磷離子以400keV注入的情況下，在表面下0.53μm的深度出現(xiàn)離子濃度峰值，因此離子可以達(dá)到足以接近掩埋層的位置。
在離子注入期間，在外基區(qū)上淀積約2500nm厚的多晶硅，約300nm厚的氧化硅和約1μm厚的光刻膠。
因此，僅用光刻膠和氧化硅就可完全阻斷按400keV注入的磷。
參照附圖將說(shuō)明本發(fā)明的第二實(shí)施例。本實(shí)施例不同于第一實(shí)施例之處在于用非選擇性外延生長(zhǎng)形成本征基區(qū)。
圖9是展示本發(fā)明第二實(shí)施例半導(dǎo)體器件的垂直剖面圖。圖9不同于圖1之處在于，多晶硅基極7僅存在于氧化硅6上和外延單晶硅本征基極層21設(shè)置于小孔104內(nèi)的外延硅集電極層3上。在外延生長(zhǎng)基極時(shí)也可同時(shí)形成多晶硅層22。
圖9中所示的器件包括P型硅襯底1,n+掩埋層2a，相鄰的p+掩埋層2b，外延硅集電極層3,LOCOS氧化硅和集電極引出區(qū)5。該器件還包括氧化硅6，多晶硅基極7，氧化硅8，第一集電極區(qū)9，外基區(qū)10，第二集電極區(qū)12，多晶硅發(fā)射極13和單晶硅發(fā)射極區(qū)14。該器件還包括氧化硅15，鋁合金發(fā)射極16a，鋁合金基極16b和鋁合金集電極16c。
下面說(shuō)明制備本實(shí)施例器件的方法。
圖10表示在按與第一實(shí)施例相同的方式形成的硅材料100上形成氧化硅6和多晶硅基極7的階段。
圖11表示通過(guò)構(gòu)圖光刻膠41和各向異性腐蝕，在氧化硅6和多晶硅基極7中開口小孔104的階段。
圖12表示通過(guò)隨后的磷離子注入形成第一集電極區(qū)9的階段。
然后，如圖13A所示，通過(guò)非外延生長(zhǎng)生長(zhǎng)摻雜硼的多晶硅。其中也可生長(zhǎng)SiGe，正如在第二實(shí)施例中所述那樣。在外延硅集電極層3上形成單晶硅本征基層21和在其它區(qū)域上形成多晶硅22。然后，去除多晶硅基極7和多晶硅22的不希望部分。
如圖13B所示，在覆蓋氧化硅8的表面之后，通過(guò)各向異性干腐蝕，構(gòu)圖光刻膠并在本征基區(qū)21上的氧化物中開口小孔。
然后，如圖14所示，完成磷離子注入，在第一集電極區(qū)9上形成第二集電極區(qū)12。
如圖15所示，在形成多晶硅發(fā)射極13之后，通過(guò)熱處理形成單晶發(fā)射極14，用于進(jìn)行推進(jìn)擴(kuò)散。
此后，如圖9所示，用厚約300nm的氧化硅15整個(gè)地覆蓋晶片。
此外，用光刻法和各向異性腐蝕法形成可達(dá)到多晶硅發(fā)射極13、多晶硅基極7和集電極引出區(qū)5的小孔。在去除光刻膠之后，通過(guò)光刻膠和干腐蝕進(jìn)行鋁合金濺射，如圖9所示，完成半導(dǎo)體器件。
由于通過(guò)非選擇地外延生長(zhǎng)形成本征基區(qū)21，因而本實(shí)施例可簡(jiǎn)化工藝。按照該實(shí)施例的器件可具有與第一實(shí)施例相等同的高速性能。
由于通過(guò)外延生長(zhǎng)形成基區(qū)，因而本實(shí)施例也可實(shí)現(xiàn)非常淺的基極結(jié)。由于在可注入電子的發(fā)射極與電子可達(dá)到的集電極之間較短的距離，因而也可實(shí)現(xiàn)非常高的截止頻率fT。
本實(shí)施例采用能夠生長(zhǎng)不是硅的材料，例如SiGe合金的外延生長(zhǎng)，也可制備異質(zhì)結(jié)雙極晶體管。
將參照


本發(fā)明的第三實(shí)施例。本實(shí)施例的特征在于由SiGe合金構(gòu)成基區(qū)。
圖16是展示第三實(shí)施例的半導(dǎo)體器件的垂直剖面圖。p型硅襯底1有(100)的晶向和10-20Ω-cm的電阻率。在硅襯底1中深幾μm的表面區(qū)域內(nèi)形成掩埋層2a和2b。利用溝道阻擋使n+掩埋區(qū)2a與p+掩埋區(qū)2b隔離。在掩埋層2的表面和沒(méi)有掩埋層的區(qū)域中的硅襯底1表面上形成n型外延硅集電極層3。在外延生長(zhǎng)期間，由于摻雜劑自動(dòng)摻雜和擴(kuò)散進(jìn)生長(zhǎng)層，因而掩埋層2被稍微延伸進(jìn)外延生長(zhǎng)層中?？蓪诫s劑濃度低于5×1016cm-3的區(qū)域確定為外延硅集電極層3。與第一實(shí)施例一樣，可限定外延硅集電極層3的有效厚度為約0.50μm。足夠深地形成LOCOS氧化硅4，使其到達(dá)p+掩埋層2b，用于隔離外延硅集電極層3。
重?fù)诫sn-外延硅層3的一部分，形成與n+掩埋層2a連接的n+集電極引出區(qū)5。在外延硅集電極層3、LOCOS氧化硅4和n+集電極引出區(qū)5的表面上形成氧化硅6。
為了形成基極，在氧化硅6中形成用于露出硅集電極層3一部分的第一小孔201。在氧化硅6上選擇性地形成p+多晶硅基極7。多晶硅7與第一小孔201內(nèi)的硅集電極層3接觸并從第一小孔201的邊緣伸進(jìn)。用氮化硅24覆蓋多晶硅基極7的上表面和側(cè)表面，伸進(jìn)小孔201的多晶硅基極7的部分下表面與p型多晶層32接觸。在小孔201內(nèi)的外延硅集電極層3上外延生長(zhǎng)p型單晶本征基層31。
在直接位于基區(qū)31和32下的外延硅集電極層3內(nèi)，接近n+掩埋層2的區(qū)域被限定為n型硅集電極區(qū)9，相對(duì)于外延硅集電極層3的初始雜質(zhì)濃度而言，集電極區(qū)9被重?fù)诫s。
在直接位于基區(qū)31和32下的外延硅集電極層3內(nèi)，在基區(qū)和第一硅集電極區(qū)9之間的區(qū)域被限定為n型硅第二集電極區(qū)12，相對(duì)于外延硅集電極層3的初始雜質(zhì)濃度而言，集電極區(qū)12被重?fù)诫s。
在覆蓋多晶硅基極7的氧化硅24上形成氧化硅41。在氧化硅41側(cè)壁內(nèi)的內(nèi)部空間被稱為小孔202。在小孔202內(nèi)的本征基區(qū)31上直接淀積n+多晶硅發(fā)射極13。
在基區(qū)31上通過(guò)來(lái)自n+多晶硅發(fā)射極13的雜質(zhì)擴(kuò)散形成n+單晶硅發(fā)射極區(qū)33。
氧化硅15可覆蓋這些區(qū)域。鋁合金發(fā)射極16a、基極16b和集電極16c分別與多晶硅發(fā)射極13、多晶硅基極7和集電極引出區(qū)5接觸。
下面參照主要工藝步驟的垂直剖面圖，說(shuō)明第三實(shí)施例的半導(dǎo)體器件的制造方法。
圖17A表示緊接在按與第一實(shí)施例相同的工藝步驟在硅材料100上形成氧化硅6之后的階段。氧化硅6的厚度約為在最佳范圍50-200nm內(nèi)的100nm。
圖17B表示就在形成多晶硅基極7和氮化硅24之后的垂直剖面圖。可用已知的LPCVD淀積非摻雜的多晶硅7。其厚度最好為200-400nm，例如，在這種情況下約為300nm。通過(guò)離子注入，硼可加入多晶硅7中。例如注入條件是10KeV的加速能量和1×1016cm-2的劑量。然后，用光刻法和各向異性干腐蝕法去除不希望的多晶硅7。此后，用厚約150nm的氮化硅24覆蓋整個(gè)表面。
圖18A表示通過(guò)構(gòu)圖光刻膠41和各向異性腐蝕，在氮化硅24和多晶硅基極7中開口小孔201的階段。
圖18B是表示通過(guò)磷離子注入形成第一集電極區(qū)9的階段的垂直剖面圖。注入條件例如最好是加速能量為300-500KeV和劑量為1×1012-5×1013cm-2。在這種情況下，按加速能量為300KeV和劑量為1×1013cm-2進(jìn)行注入。
圖19A是表示去除光刻膠41和淀積氮化硅24的階段的垂直剖面圖。在淀積氮化硅24后，在氮?dú)夥罩杏?000℃進(jìn)行2小時(shí)的加熱，用以修復(fù)在注入期間造成的損傷和進(jìn)行注入的磷的激活。
圖19B是表示正好在淀積之前用各向異性干腐蝕法按厚度深腐蝕氮化硅24以露出氧化硅6的階段的垂直剖面圖。
圖20A是表示用HF基溶液橫向腐蝕氧化硅6露出外延硅集電極層3和多晶硅基極7下表面的階段的垂直剖面圖?？刂朴糜诼冻龆嗑Ч杌鶚O7的橫向腐蝕的氧化硅6的尺寸至少大于在后要形成的本征基區(qū)11的厚度。
側(cè)面腐蝕尺寸也可短于多晶硅基極的厚度。在這種情況下，多晶硅基極7的下表面露出約150nm。
圖20B是表示通過(guò)選擇晶體生長(zhǎng)形成本征基區(qū)31和用于使本征基區(qū)31與多晶硅基極7接觸的多晶層32的階段的垂直剖面圖。此外，可用LPCVD和氣體源MBE作為生長(zhǎng)條件，其中以UHV/CVD為例，以襯底溫度為605℃、流速為3sccm的Si2H6和流速為2sccm的GeH4為條件。此時(shí)，包括從多晶硅基極7延伸的下表面朝向硅集電極層3形成p型多晶SiGe膜32。在硅集電極層3的露出部分上形成由p型單晶SiGe合金/單晶硅構(gòu)成的基區(qū)31。如下面詳細(xì)說(shuō)明的那樣，多晶SiGe合金/多晶硅多層膜32可與SiGe合金/硅基區(qū)31接觸。
在小孔302內(nèi)的硅集電極3上生長(zhǎng)非摻雜SiGe層31。Ge的濃度約為10％。
如果可以在此階段出現(xiàn)晶面，那么實(shí)際上不會(huì)引起任何問(wèn)題。生長(zhǎng)厚度約為25nm。通過(guò)下列工藝中在不會(huì)引起任何缺陷的范圍內(nèi)的熱處理，也可較厚地控制該厚度。
也可以在同時(shí)在p+多晶硅的下表面上形成非摻雜多晶SiGe膜。通過(guò)加熱多晶膜以按高濃度加入硼，也可實(shí)現(xiàn)p+多晶SiGe膜。
在非摻雜SiGe膜35上形成本征基區(qū)。包含兩層有梯形Ge分布(profile)的p+SiGe層和p型Si層。下面將示例性說(shuō)明Ge分布、硼濃度分布和其厚度。在SiGe中Ge濃度分布按10％-0％線性減小的層的厚度為40nm。在該層上，有不包含Ge或僅由硅構(gòu)成的厚度為30nm的層。按5×1018cm-3將硼加入這兩層中。
圖21A是表示通過(guò)注入磷離子形成第二集電極區(qū)12的階段的垂直剖面圖。要求磷的注入條件能實(shí)現(xiàn)與第一集電極區(qū)9中的磷分布的平滑連接。以包括200keV的加速能量和4×1012cm-2的劑量的條件為例。
接著，按第一實(shí)施例中所述的那樣，用LPCVD法淀積厚度約為250nm的摻雜磷的多晶硅。然后，用光刻法和各向異性干腐蝕法構(gòu)圖多晶硅。這樣，可形成n+多晶硅發(fā)射極13。并且，為了將磷從多晶硅發(fā)射極13擴(kuò)散進(jìn)本征基區(qū)31中而進(jìn)行加熱(例如，在930℃下加熱10秒鐘)，形成n+單晶發(fā)射極區(qū)33。
此后，用約300nm厚的氧化硅15覆蓋它。然后，用光刻法和各向異性干腐蝕法，開出小孔以達(dá)到多晶硅發(fā)射極13、多晶硅基極7和集電極引出區(qū)5。去除光刻膠，濺射鋁合金和通過(guò)光刻膠和干腐蝕構(gòu)圖，可完成圖16所示的器件。
按如下所述可解決涉及SiGe基區(qū)的特殊問(wèn)題。圖22是表示按照本發(fā)明晶體管的SiGe基區(qū)中的雜質(zhì)分布的特性曲線圖，其中橫軸表示距多晶/單晶發(fā)射區(qū)的發(fā)射界面的深度，縱軸表示其雜質(zhì)濃度(cm-3)。有距表面深度為30nm的發(fā)射極區(qū)，磷從多晶硅發(fā)射極擴(kuò)散進(jìn)入該發(fā)射極區(qū)。在接下來(lái)的40nm的區(qū)域中，該區(qū)域包含約5×1018cm-3的硼，并且Ge濃度從0％-10％單調(diào)地增加。
接下來(lái)的25nm的區(qū)域包括帶有恒定Ge濃度(例如，Ge=10％)的SiGe合金。按高于該區(qū)域中硼濃度的濃度，將磷離子注入該區(qū)域表面附近的部分和離開SiGe合金層表面的另一部分(距最外層表面95nm)。
圖23表示由現(xiàn)有技術(shù)的SiGe基區(qū)晶體管獲得的雜質(zhì)分布，該晶體管是先注入磷離子之后通過(guò)生長(zhǎng)SiGe形成的。與圖22的不同之處是在接近SiGe/Si異質(zhì)結(jié)的部位，硼的濃度高于磷的濃度。
按照本實(shí)施例，在SiGe/Si界面形成的摻雜硼的區(qū)域可被完全補(bǔ)償成帶有磷的n型。
相對(duì)于第二實(shí)施例而言，因基區(qū)(包括外基區(qū))和發(fā)射極區(qū)可用一次光刻法確定，因而本實(shí)施例可使器件更小。
常規(guī)的方法從集電極區(qū)進(jìn)行磷離子注入、磷的擴(kuò)散和在外延SiGe/Si界面抵消硼。要求足夠高的磷濃度進(jìn)行磷擴(kuò)散以抵消硼。相反，本實(shí)施例按界面深度控制注入能量以此進(jìn)行磷離子注入，這樣可盡可能低地減小磷濃度。集電極濃度的減小可減小基極-集電極結(jié)電容并可進(jìn)一步增加截止頻率fT。
與現(xiàn)有技術(shù)的半導(dǎo)體器件相比，本發(fā)明的半導(dǎo)體器件有下列優(yōu)點(diǎn)。首先，可同時(shí)實(shí)現(xiàn)截止頻率fT的改善和基極-集電極結(jié)電容的減小。
圖7是本發(fā)明晶體管中的雜質(zhì)分布，其中橫軸表示距多晶/單晶發(fā)射區(qū)的發(fā)射界面的深度(μm)，縱軸表示其雜質(zhì)濃度(cm-3)。在本征區(qū)中，由砷構(gòu)成深度約為0.08μm的發(fā)射極，由濃度為1018cm-3的硼構(gòu)成深度約為0.08-0.15μm的基區(qū)，和由濃度約為2×1017cm-3的磷構(gòu)成集電極。在外區(qū)分布中，表面上的1019cm-3的硼濃度減小，使帶有深度約為0.28μm濃度約為1×1016cm-3的磷的結(jié)向外基區(qū)延伸。
圖8表示現(xiàn)有技術(shù)中有關(guān)晶體管的雜質(zhì)分布。本征區(qū)與圖7中的類似。在外區(qū)中，摻硼的外基區(qū)位于從表面至0.26μm深的范圍中，濃度為1017cm-3的磷位于外基區(qū)下。在常規(guī)晶體管中，直接在本征基區(qū)11下的集電極區(qū)的雜質(zhì)濃度幾乎與外基區(qū)10的相鄰集電極區(qū)的相等。本征基區(qū)11的雜質(zhì)濃度與接近外基區(qū)10的區(qū)域的雜質(zhì)濃度明顯不同。因此，按照本發(fā)明的晶體管，直接在本征基區(qū)下的集電極區(qū)的雜質(zhì)濃度幾乎等于現(xiàn)有技術(shù)的濃度，與外基區(qū)相鄰的集電極區(qū)的雜質(zhì)濃度與外延硅集電極層3的初始雜質(zhì)濃度相等。
雜質(zhì)濃度上的上述差別可以有效地減小電容。如果在C-B上施加1V電壓，則外基區(qū)單位面積的電容可與本征基區(qū)的不同，兩者都呈現(xiàn)約1.2×105PF/cm2(Nc:2×1017cm-3)。
相反，按照本發(fā)明，外基區(qū)單位面積的電容與現(xiàn)有技術(shù)相同。可是，約7×104PF/cm2(Nc:5×1016cm-3)的外基區(qū)單位面積電容為現(xiàn)有技術(shù)的一半。這樣，可實(shí)現(xiàn)CCB減小和截止頻率fT增加。
第二，通過(guò)增加接近n+掩埋層的n-外延硅層的濃度，可減小因外延硅集電極層膜厚改變引起的電性能變化。
由于離子可僅注入在本征基區(qū)下的深區(qū)域中，因而可用磷離子注入來(lái)吸收外延層的有效厚度變化，從而獲得該效果。
盡管說(shuō)明了本發(fā)明的最佳實(shí)施例，然而本領(lǐng)域的普通技術(shù)人員將明了可采用包括這些構(gòu)思的其它實(shí)施例。因此，本發(fā)明不限于所述實(shí)施例，應(yīng)僅由所附權(quán)利要求的精神和范圍限定。
權(quán)利要求
1．半導(dǎo)體器件的制造方法，包括下列步驟形成帶有高濃度的掩埋層和低濃度的表面區(qū)域的硅材料；在所述硅材料表面上形成單層或多層膜；利用光刻法和干腐蝕法，在膜中開出小孔；在去除光刻膠之前，將磷離子注入所述硅材料中，形成接近所述掩埋層的第一集電極區(qū)；將硼離子注入所述硅材料的所述表面中，形成本征基區(qū)；使用用于形成小孔的膜作為掩模，將磷離子有選擇地注入所述硅材料中，在所述本征基區(qū)與所述第一集電極區(qū)之間形成第二集電極區(qū)；和設(shè)置多晶硅發(fā)射極，用于從所述多晶硅發(fā)射極使摻雜劑擴(kuò)散進(jìn)所述本征基區(qū)中，形成單晶發(fā)射區(qū)。
2．半導(dǎo)體器件的制造方法，所述半導(dǎo)體器件包括帶有由外延生長(zhǎng)或離子注入形成的基區(qū)的雙極晶體管，所述方法包括下列步驟借助用于形成小孔的光刻膠，將離子注入所述集電極層中，在接近掩埋區(qū)的位置形成高濃度的集電極區(qū)；形成所述基區(qū)；和將離子注入所述集電極層中，直接在所述基區(qū)下形成高濃度的集電極區(qū)；其中所述雙極晶體管有外延硅集電極層，直接在發(fā)射極下且被限定為本征基區(qū)的基區(qū)，和被限定為外基區(qū)的周邊區(qū)域。
3．半導(dǎo)體器件的制造方法，包括下列步驟形成帶有高濃度的掩埋層和低濃度的表面區(qū)域的硅材料；形成第一絕緣膜，多晶硅基極和在所述硅材料上的光刻膠；構(gòu)圖光刻膠；用各向異性干腐蝕法，在所述多晶硅基極和所述絕緣膜上開出小孔；注入磷離子，形成鄰近所述掩埋層的第一集電極區(qū)；通過(guò)非選擇外延生長(zhǎng)，生長(zhǎng)摻有硼的硅；在所述硅材料上，形成單晶本征基區(qū)；在不是所述本征基區(qū)的區(qū)域上形成多晶硅；用第二絕緣膜覆蓋表面；構(gòu)圖光刻膠和進(jìn)行各向異性干腐蝕，在所述本征基區(qū)上開出小孔；和注入磷離子，在所述第一集電極區(qū)上形成第二集電極區(qū)。
4．根據(jù)權(quán)利要求3所述的半導(dǎo)體器件制造方法，還包括下列步驟在所述本征基區(qū)上形成多晶硅基極；和為進(jìn)行推進(jìn)擴(kuò)散進(jìn)行加熱，形成單晶發(fā)射極。
5．半導(dǎo)體器件的制造方法，包括下列步驟形成帶有高濃度的掩埋層和低濃度的表面區(qū)域的硅材料；在所述硅材料上形成第一絕緣膜；淀積多晶硅基極；利用光刻法和各向異性干腐蝕法，去除所述不希望的多晶硅；用具有與所述第一絕緣膜不同的物質(zhì)的第二絕緣膜覆蓋整個(gè)表面；在所述第二絕緣膜和所述多晶硅基極中開出小孔；注入磷離子，形成第一集電極區(qū)；形成與所述第二絕緣膜相同的物質(zhì)的第三絕緣膜；就在露出所述第一絕緣膜前按淀積的厚度深腐蝕所述第三絕緣膜；橫向腐蝕所述第一絕緣膜，露出所述硅材料和所述多晶硅基極的下表面；通過(guò)選擇性晶體生長(zhǎng)，形成本征基區(qū)和用于連接所述本征基區(qū)與所述多晶硅基極的多晶硅外基區(qū)；和注入磷離子，形成第二集電極區(qū)。
6．根據(jù)權(quán)利要求5所述的半導(dǎo)體器件制造方法，其中所述基區(qū)包括單晶SiGe合金膜或由單晶硅SiGe合金和單晶硅構(gòu)成的多層膜。
7．根據(jù)權(quán)利要求5所述的半導(dǎo)體器件制造方法，還包括下列步驟在所述小孔中形成由第四絕緣膜構(gòu)成的側(cè)壁；形成多晶硅發(fā)射極；和將雜質(zhì)擴(kuò)散進(jìn)所述本征基區(qū)中，形成單發(fā)射區(qū)。
8．半導(dǎo)體器件，其由權(quán)利要求1所述的方法制造。
9．根據(jù)權(quán)利要求2所述的半導(dǎo)體器件制造方法，還包括下列步驟在所述本征基區(qū)上形成多晶硅基極；和為了推進(jìn)擴(kuò)散進(jìn)行加熱，形成單晶發(fā)射極。
10．半導(dǎo)體器件，其由權(quán)利要求2所述的方法制造。
11．根據(jù)權(quán)利要求3所述的半導(dǎo)體器件制造方法，還包括下列步驟在所述本征基區(qū)上形成多晶硅基極；和為了推進(jìn)擴(kuò)散進(jìn)行加熱，形成單晶發(fā)射極。
12．半導(dǎo)體器件，其由權(quán)利要求3所述的方法制造。
13．半導(dǎo)體器件，其由權(quán)利要求4所述的方法制造。
14．半導(dǎo)體器件，其由權(quán)利要求5所述的方法制造。
15．根據(jù)權(quán)利要求6所述的半導(dǎo)體器件制造方法，還包括下列步驟在所述小孔中形成由第四絕緣膜構(gòu)成的側(cè)壁；形成多晶硅發(fā)射極；和將雜質(zhì)擴(kuò)散進(jìn)所述本征基區(qū)中，形成單發(fā)射區(qū)。
16．半導(dǎo)體器件，由權(quán)利要求6所述的方法制造。
17．半導(dǎo)體器件，由權(quán)利要求7所述的方法制造。
全文摘要
提供一種半導(dǎo)體器件的制造方法,所述半導(dǎo)體器件包括帶有由外延生長(zhǎng)或離子注入形成的基區(qū)的雙極晶體管。雙極晶體管有外延硅集電極層、直接在發(fā)射極下且被限定為本征基區(qū)的基區(qū)、和被限定為外基區(qū)的周邊區(qū)域。所述方法包括下列步驟:借助用于形成小孔的光刻膠,將離子注入集電極層中,在接近掩埋區(qū)的位置形成高濃度的集電極區(qū)。該方法還包括在形成基區(qū)之后,將離子注入集電極層中,直接在基區(qū)下形成高濃度的集電極區(qū)。
文檔編號(hào)H01L29/732GK1231506SQ99105440
公開日1999年10月13日 申請(qǐng)日期1999年4月6日 優(yōu)先權(quán)日1998年4月7日
發(fā)明者左藤文彥 申請(qǐng)人:日本電氣株式會(huì)社