專利名稱：降低隨機(jī)存取記憶體的周邊接觸窗高寬比的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路元件的制造方法，尤其涉及一種降低動態(tài)隨機(jī)存取記憶體的周邊接觸窗高寬比的方法。
當(dāng)動態(tài)隨機(jī)存取記憶體(Dynamic Random Access Memory，DRAM)的元件面積逐漸縮小，其周邊接觸窗高寬比(peripheralcontact aspect ratio)將會隨著接觸窗的減小而增加。
DRAM的周邊接觸窗通常是在電容上層的多晶硅層形成及電容平坦化之后形成，且由于深紫外線(DUV)曝光機(jī)的應(yīng)用使得光阻層厚度減小，因此，單一步驟的接觸窗蝕刻將會非常困難。此外，較高的高寬比通常會造成接觸窗蝕刻的困難，例如接觸窗輪廓(profile)及障壁金屬層沉積(barrier metal deposition)的困難。再者，非90度的輪廓更會造成接觸窗底部非常小而使得接觸電阻非常高。
為要解決由于高高寬比所造成的缺點(diǎn)，堆疊式的接觸窗(stackedcontact)被提出以解決習(xí)知技術(shù)的缺點(diǎn)。但此堆疊式的接觸窗容易造成堆疊的鎢插塞11及12間的不對齊13，如圖1所示，而引起火山(volcano)效應(yīng)。
本發(fā)明的目的在于提供一種降低動態(tài)隨機(jī)存取記憶體的周邊接觸窗高寬比的方法，可利用習(xí)用的設(shè)備可即獲得良好的接觸窗蝕刻及金屬層的沉積效果。
本發(fā)明的另一目的在于提供一種由氮化物層所組成的阻絕層(stop layer)而減少堆疊接觸窗間的不對齊所引起的火山效應(yīng)。
本發(fā)明的再一目的在于提供一種步驟簡單的降低動態(tài)隨機(jī)存取記憶體的周邊接觸窗高寬比的方法，以在單一步驟中同時(shí)蝕刻多晶硅層及氧化物層，而使周邊接觸窗的高度與電容器中的儲存節(jié)點(diǎn)的接觸窗實(shí)質(zhì)相同或略低于電容器中儲存節(jié)點(diǎn)的接觸窗的高度，因此，高度比可降低。
為達(dá)到上述目的本發(fā)明采取如下措施本發(fā)明的一種降低隨機(jī)存取記憶體的周邊接觸窗高寬比的方法，其特征在于，包括下列步驟a、形成至少二層多晶硅層、至少二個電容及一氮化物層于一半導(dǎo)體基板上；b、再沉積一層多晶硅層于半導(dǎo)體基板上；c、沉積一氧化物層于步驟(b)所沉積的多晶硅層上；d、顯影一第一光阻層于氧化物層的預(yù)定位置上；e、蝕刻半導(dǎo)體基板上未受第一光阻層保護(hù)的部份；f、去除第一光阻層；g、顯影一第二光阻層于氧化物層的預(yù)定位置上；h、蝕刻半導(dǎo)體基板上未受第二光阻層保護(hù)的部份；I、金屬化經(jīng)(h)步驟所蝕刻的部份以形成周邊接觸窗；J、形成一堆疊接觸窗于步驟(i)所形成的周邊接觸窗上。
所述的方法，其特征在于，所述步驟(e)的蝕刻步驟包括蝕刻一氧化物層、一多晶硅層及一氮化硅層。
所述的方法，其特征在于，所述步驟(i)的金屬化步驟更包括沉積Ti/TiN步驟。
所述的方法，其特征在于，所述步驟(i)的金屬化步驟更包括沉積鎢的步驟。
所述的方法，其特征在于，所述步驟(i)的金屬化步驟更包括回蝕鎢的步驟。
所述的方法，其特征在于，所述步驟(i)所形成的周邊接觸窗的高度是與步驟(a)中的電容器中之一的儲存節(jié)點(diǎn)的接觸窗的高度實(shí)質(zhì)相同。
所述的方法，其特征在于，所述步驟(i)所形成的周邊接觸窗的高度略低于步驟(a)中的電容器中之一的儲存節(jié)點(diǎn)的接觸窗的高度。
所述的方法，其特征在于，所述步驟(j)更包括形成一中介金屬層的步驟。
所述的方法，其特征在于，所述中介金屬層可作為內(nèi)嵌式動態(tài)隨機(jī)存取記憶體的邏輯部份的本地互連層。
所述的方法，其特征在于，所述氮化物層是用以作為步驟(h)及(j)中蝕刻的阻絕層。
所述的方法，其特征在于，所述步驟(b)中的多晶硅層的厚度約為500～1500之間。
所述的方法，其特征在于，所述步驟(a)電容層的厚度約為4000～7000之間。
所述的方法，其特征在于，所述步驟(a)中的氮化物層的厚度約為500～1500之間。
所述的方法，其特征在于，所述氧化物層對所述多晶硅層的蝕刻選擇性約為8∶1～15∶1。
所述的方法，其特征在于，所述氧化物層對所述氮化硅層的蝕刻選擇性約為5∶1～25∶1。
所述的方法，其特征在于，所述步驟(c)更包括一平坦化步驟。
所述的方法，其特征在于，所述步驟(a)的多晶硅層為3層。
所述的方法，其特征在于，所述步驟(b)所沉積的多晶硅層為第4層。
所述的方法，其特征在于，所述步驟(a)的氮化物為氮化硅層。
結(jié)合較佳實(shí)施例及


如下

圖1為習(xí)知技術(shù)中堆疊式接觸窗的鎢插塞間不對齊狀態(tài)的示意圖；圖2為利用本發(fā)明方法完成的半導(dǎo)體基板的剖面示意圖；圖3為圖2所示部份完成的半導(dǎo)體基板在顯影一周邊接觸窗光阻層的步驟后的剖面圖；圖4為圖3所示部份完成的半導(dǎo)體基板在施加一或數(shù)個蝕刻步驟后的剖面圖；圖5為圖4所示部份完成的半導(dǎo)體基板在去除光阻、顯影另一電容器上電極光阻層及施加蝕刻步驟后的剖面圖；圖6為圖5所示部份完成的半導(dǎo)體基板在完成堆疊接觸窗步驟后的剖面圖；圖7為圖5所示部份完成的半導(dǎo)體基板在完成堆疊接觸窗及中介金屬層步驟后的剖面圖。
請參閱圖2，圖2為本發(fā)明部份完成的半導(dǎo)體基板的剖面圖，本發(fā)明首先在欲制造一DRAM元件的半導(dǎo)體基板上形成復(fù)數(shù)層多晶硅層、電容及一氮化硅層22，如源/漏極區(qū)，第一多晶硅層，第一多晶硅層間的介電層(Inter-Poly Dielectric，IPDI)，第一接觸窗，第二多晶硅層及第二絕緣層(IPD2)，第二接觸窗，第三金多晶硅層，然后，在DRAM的電容中的儲存節(jié)點(diǎn)(Storage node)蝕刻，沉積氧化物-氮化物-氧化物(ONO)層，以及沉積第四多晶硅層21于上述部份完成的半導(dǎo)體基板上及沉積一氧化物層20于該多晶硅層21上，其中氮化硅層22的厚度約為500～1500。而第四多晶硅層21的厚度則視周邊接觸窗高度及氧化物/多晶硅的蝕刻選擇性而變化，其厚度約在500～1500之間。DRAM中的電容層的高度則約在4000～7000之間。然后再對氧化物層20平坦化，以取得良好的照像景深(Depth of Focus，DOF)，以利于后續(xù)的周邊接觸窗層的曝光。
請參閱圖3，圖3為在圖2所示部份完成的半導(dǎo)體基板上顯影一周邊接觸窗光阻層33后的剖面圖，其中，光阻層33顯影于氧化層20的預(yù)定位置上。
請參閱圖4，圖4為在圖3所示部份完成的半導(dǎo)體基板上施加蝕刻步驟后的剖面圖，其中，該蝕刻步驟依序蝕刻掉未受光阻層33保護(hù)的氧化層20，第四多晶硅層21及氮化硅層22，由于氧化層20對多晶硅層21的蝕刻選擇性約為8∶1～15∶1及氧化層20對氮化硅層22的蝕刻選擇性約為5∶1～25∶1。因此，多晶硅層21及氮化硅層22可藉由蝕刻選擇性的特性而作為硬光罩(Hard Mask)或阻絕層。
請參閱圖5，圖5為圖4所示部份完成的半導(dǎo)體基板在去除光阻層33，顯影另一電容器上電極光阻層53于氧化層20的預(yù)定位置上及在未受光阻層53保護(hù)的氧化層20及多晶硅層21上施加另一氧化物蝕刻步驟后的剖面圖。在經(jīng)過蝕刻步驟后，待金屬化的孔穴54即已形成。在施以氧化物蝕刻時(shí)，第四多晶硅層21會逐漸被消耗掉，多晶硅層21的高度即可由欲蝕刻掉的基板及氮化硅層21間的氧化物高度及氧化物對氮化硅蝕刻選擇性調(diào)整而得知。經(jīng)上述蝕刻步驟后，將可使周邊接觸窗的高度實(shí)質(zhì)上與DRAM中的電容儲存節(jié)點(diǎn)的接觸窗高度相同，或略低于儲存節(jié)點(diǎn)的接觸窗高度。
請參閱圖6，圖6為圖5所示部份完成的半導(dǎo)體基板在完成堆疊接觸窗(即金屬化后)后的剖面圖，其中，金屬化步驟更包括沉積Ti/TiN 61于孔穴54中，沉積鎢插塞層62以及回蝕(etch back)鎢等步驟。然后，再形成另一經(jīng)平坦化的氧化物層64及另一堆疊接觸窗(如鎢插塞層63)于鎢插塞層62上。藉由上述氧化物對氮化硅的選擇性，于形成鎢插塞層63時(shí)，氮化硅層22可防止繼續(xù)向下蝕刻。因此，本發(fā)明可防止類似圖1所示的因未對齊的堆疊接觸窗所引起的火山效應(yīng)。
請參閱圖7，圖7為本發(fā)明的另一實(shí)施例，其是在形成堆疊接觸窗(鎢插塞層63)前先在鎢插塞層62上形成一中介金屬層71以作為內(nèi)嵌式動態(tài)隨機(jī)存取記憶體(embeded DRAM)的邏輯部份的局部互連層(Local Interconnect Layer)。如此，則可減少內(nèi)嵌式DRAM制程中制作金屬層的次數(shù)。
與現(xiàn)有技術(shù)相比，本發(fā)明具有如下效果綜上所述，本發(fā)明提供的降低動態(tài)隨機(jī)存取記憶體的周邊接觸窗高寬比的方法，可減少周邊接觸窗的高寬比，從而可利用習(xí)用設(shè)備即可達(dá)到良好的接觸窗蝕刻及金屬層沉積的效果。此外，本發(fā)明藉由一由多晶硅層及氮化硅層所組成的阻絕層(stop layer)以減少堆疊接觸窗間的不對齊所引起的火山效應(yīng)。再者，本發(fā)明可在單一步驟中同時(shí)蝕刻多晶硅層及氧化物層，而使周邊接觸窗的高度與電容器中的儲存節(jié)點(diǎn)的接觸窗實(shí)質(zhì)相同或略低于電容器中的儲存節(jié)點(diǎn)的接觸窗的高度。因此，高寬比可降低。
上述實(shí)施例僅為說明本發(fā)明的方法及其功效，而非限制本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種降低隨機(jī)存取記憶體的周邊接觸窗高寬比的方法，其特征在于，包括下列步驟a、形成至少二層多晶硅層、至少二個電容及一氮化物層于一半導(dǎo)體基板上；b、再沉積一層多晶硅層于半導(dǎo)體基板上；c、沉積一氧化物層于步驟(b)所沉積的多晶硅層上；d、顯影一第一光阻層于氧化物層的預(yù)定位置上；e、蝕刻半導(dǎo)體基板上未受第一光阻層保護(hù)的部份；f、去除第一光阻層；g、顯影一第二光阻層于氧化物層的預(yù)定位置上；h、蝕刻半導(dǎo)體基板上未受第二光阻層保護(hù)的部份；I、金屬化經(jīng)(h)步驟所蝕刻的部份以形成周邊接觸窗；J、形成一堆疊接觸窗于步驟(i)所形成的周邊接觸窗上。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(e)的蝕刻步驟包括蝕刻一氧化物層、一多晶硅層及一氮化硅層。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(i)的金屬化步驟更包括沉積Ti/TiN步驟。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(i)的金屬化步驟更包括沉積鎢的步驟。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(i)的金屬化步驟更包括回蝕鎢的步驟。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(i)所形成的周邊接觸窗的高度是與步驟(a)中的電容器中之一的儲存節(jié)點(diǎn)的接觸窗的高度實(shí)質(zhì)相同。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(i)所形成的周邊接觸窗的高度略低于步驟(a)中的電容器中之一的儲存節(jié)點(diǎn)的接觸窗的高度。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(j)更包括形成一中介金屬層的步驟。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述中介金屬層可作為內(nèi)嵌式動態(tài)隨機(jī)存取記憶體的邏輯部份的本地互連層。
10.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述氮化物層是用以作為步驟(h)及(j)中蝕刻的阻絕層。
11.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(b)中的多晶硅層的厚度約為500～1500之間。
12.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(a)電容層的厚度約為4000～7000A之間。
13.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(a)中的氮化物層的厚度約為500～1500之間。
14.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述氧化物層對所述多晶硅層的蝕刻選擇性約為8∶1～15∶1。
15.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述氧化物層對所述氮化硅層的蝕刻選擇性約為5∶1～25∶1。
16.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(c)更包括一平坦化步驟。
17.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(a)的多晶硅層為3層。
18.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(b)所沉積的多晶硅層為第4層。
19.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(a)的氮化物為氮化硅層。
全文摘要
一種降低隨機(jī)存取記憶體的周邊接觸窗高寬比的方法,包括下列步驟:a、形成多晶硅層、電容及一氮化物層于一半導(dǎo)體基板上;b、再沉積一多晶硅層;c、沉積一氧化物層于步驟(b)的多晶硅層上;d、顯影一第一光阻層于氧化物層的預(yù)定位置;e、蝕刻未受光阻層保護(hù)部分;f、去除光阻層;g、顯影一第二光阻層于氧化物層的預(yù)定位置;h、蝕刻未受光阻層保護(hù)部分;I、金屬化經(jīng)被蝕刻部分形成周邊接觸窗;J、形成一堆疊接觸窗在上述接觸窗上。
文檔編號H01L21/02GK1260587SQ99100109
公開日2000年7月19日 申請日期1999年1月8日 優(yōu)先權(quán)日1999年1月8日
發(fā)明者杜友倫, 許正源, 張格滎 申請人:世大積體電路股份有限公司