專利名稱：免閉鎖功率金屬氧化物半導(dǎo)體一雙極型晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是1997年7月10日提交的美國專利申請08/891，221的繼續(xù)申請，該申請涉及1997年6月12日提交的、題為免閉鎖功率UMOS-雙極型晶體管(LMBT)的美國臨時專利申請60/049,423，并具有優(yōu)先權(quán)。
本發(fā)明涉及半導(dǎo)體器件，特別是制作在碳化硅中的器件。本發(fā)明具體涉及制作在碳化硅中的功率晶體管。
硅雙極型晶體管是在電機(jī)驅(qū)動電路、設(shè)備控制、機(jī)器人和燈光鎮(zhèn)流器等高功率應(yīng)用中使用的器件。這是因?yàn)殡p極型晶體管可以在200至50A/cm2的范圍內(nèi)控制較大的電流密度，并能夠在500-2500V的范圍內(nèi)承受較高的截止電壓。
盡管雙極型晶體管具有誘人的額定功率，但是對于所有的高功率應(yīng)用它們還存在幾個主要缺點(diǎn)。雙極型晶體管是電流控制器件，它需要較大的基極控制電流，通常為集電極電流的1/5到1/10，來維持晶體管的導(dǎo)通狀態(tài)。對于需要高速關(guān)斷的應(yīng)用需要比例更高的基極電流。因?yàn)樾枰蠡鶚O電流，控制導(dǎo)通和關(guān)斷的基極驅(qū)動電路相對地復(fù)雜昂貴。如果同時向器件施加高電流和高電壓，如同感性功率電路應(yīng)用通常所需的那樣，那么雙極型晶體管還容易過早擊穿。此外，因?yàn)閱蝹€晶體管的電流分流通常在高溫下進(jìn)行，雙極型晶體管并聯(lián)工作相對較困難，需要發(fā)射極鎮(zhèn)流電路。這種電流分流通常源于雙極型器件上的導(dǎo)通壓降的下降和工作溫度的升高。
硅功率MOSFET用于解決這種基極驅(qū)動問題。在功率MOSFET中，在施加適當(dāng)?shù)臇艠O偏壓時，柵極電極將提供導(dǎo)通和關(guān)斷控制。例如，當(dāng)導(dǎo)電n型反型層響應(yīng)正柵極偏壓的施加而在p型溝道區(qū)中形成時，n型增強(qiáng)MOSFET導(dǎo)通。反型層電連接到n型源極區(qū)和漏極區(qū)，并允許多數(shù)載流子在源極和漏極之間導(dǎo)電。
功率MOSFET的柵極電極由通常是二氧化硅的中間絕緣層與導(dǎo)電溝道區(qū)隔離開。因?yàn)闁艠O與溝道區(qū)絕緣，所以為了維持MOSFET的導(dǎo)通狀態(tài)或?qū)OSFET由導(dǎo)通狀態(tài)切換到關(guān)斷狀態(tài)或相反，只需要很小的柵極電流。因?yàn)闁艠O與MOSFET的溝道區(qū)形成電容，所以柵極電流在切換過程中很小。由此，在切換過程中只需要充電和放電電流(“位移電流”)。因?yàn)榻^緣柵電極具有高輸入阻抗，所以柵極所需的電流極小，由此可以簡單地實(shí)現(xiàn)柵極驅(qū)動電路。
此外，由于MOSFET中的傳導(dǎo)電流只利用了多數(shù)載流子，所以不存在過剩少數(shù)載流子復(fù)合引起的延時。相應(yīng)地，功率MOSFET的切換速度比雙極型晶體管快幾個數(shù)量級。不同于雙極型晶體管，功率MOSFET可以在相對較長的時間內(nèi)同時承受高電流密度和高電壓，而不會出現(xiàn)稱為“二次擊穿”的破壞性失效機(jī)理。因?yàn)楣β蔒OSFET的正向電壓降隨溫度的升高而升高，功率MOSFET還容易并聯(lián)，由此加速了電流在并聯(lián)器件中均勻分布。
然而，對于高壓器件的MOSFET漂移區(qū)的相對高的導(dǎo)通阻抗通常會抵銷掉上述功率MOSFET的優(yōu)良特性，高阻抗源于缺乏少數(shù)載流子的注入。結(jié)果，MOSFET的正向工作電流密度通常限制在較低值，對于600V器件，該電流值通常在40-50A/cm2，而對于雙極型晶體管在相同導(dǎo)通電壓降的情況下，該值為100-120A/cm2。
根據(jù)功率雙極型晶體管和MOSFET晶體管的這些特性，開發(fā)了將雙極型電流傳導(dǎo)和MOS控制電流結(jié)合在一起的器件，該器件可以具有顯著優(yōu)于單一技術(shù)例如雙極型或MOSFET的優(yōu)點(diǎn)。結(jié)合雙極型和MOS特性的一個器件實(shí)例是絕緣柵雙極型晶體管(IGBT)。
IGBT同時具有功率MOSFET的高阻抗柵極和功率雙極型晶體管的低導(dǎo)通導(dǎo)電損耗。由于這些特性，IGBT已廣泛地應(yīng)用于感性開關(guān)電路中，例如電機(jī)控制電路所需的電路。這些應(yīng)用要求器件具有寬的正向偏壓安全工作區(qū)(FBSOA)和寬的反向偏壓安全工作區(qū)(RBSOA)。
IGBT的一個缺點(diǎn)是柵控導(dǎo)通電流密度有限。這源于在其結(jié)構(gòu)中存在寄生晶閘管。在導(dǎo)通電流密度足夠高時，該晶閘管將閉鎖，由此失去柵極對導(dǎo)通電流的控制。IGBT的這種特性還限制了IGBT的浪涌電流容量。針對這種機(jī)理已經(jīng)提出多種建議，以犧牲導(dǎo)通電壓降和/或開關(guān)速度為代價抑制寄生晶閘管效應(yīng)。
近期的努力還包括嘗試將碳化硅(SiC)器件用作功率器件。這種器件包括例如美國專利5,506,421所述的功率MOSFET。類似地，碳化硅結(jié)型場效應(yīng)晶體管(JFET)和金屬半導(dǎo)體場效應(yīng)晶體管(MESFET)也已用于高功率應(yīng)用。見美國專利5,264,713和5,270,554。然而這些器件有最小約為3伏特的正向壓降。因此，這些器件不適用于所有的應(yīng)用。
碳化硅IGBT還具有優(yōu)于其它功率器件的性能，因?yàn)樵撈骷恼螂妷航挡幌驣GBT或MOSFET或JFET那樣以相同的速率隨著擊穿電壓升高。如

圖1所示，在擊穿電壓(BV)對正向電壓降(Vf)的曲線中，在大約2000V處MOSFET/JFET曲線8與碳化硅的曲線9相交。因此，對于高于2000V的擊穿電壓，就相同擊穿電壓時的正向電壓降而言，碳化硅IGBT的性能要優(yōu)于硅MOSFET或JFET。
盡管碳化硅IGBT的特性為功率器件指出一個方向，但是這種器件現(xiàn)在受限于碳化硅的適用性。這種限制源于制備高質(zhì)量重?fù)诫sp型碳化硅襯底的困難性。另一個限制是碳化硅的空穴遷移率極低，使其很容易受到寄生晶閘管閉鎖的影響。因此，期望碳化硅IGBT具有較低的柵控導(dǎo)通電流密度。因?yàn)镮GBT是典型的垂直器件，在其上制備器件的襯底對于器件性能十分關(guān)鍵。襯底材料的質(zhì)量是制備的器件質(zhì)量的一個限制因素。由此，制備高質(zhì)量重?fù)诫sp型碳化硅襯底的困難性將限制在n型襯底上制備IGBT。
在傳統(tǒng)功率電路中，期望器件具有以地電位而不是以高的正電平為基準(zhǔn)的、施加到器件上的控制電壓，以控制器件導(dǎo)通和關(guān)斷。然而，提供其柵極以器件的發(fā)射極為基準(zhǔn)的IGBT通常需要重?fù)诫sp型襯底。如上所述，現(xiàn)在在碳化硅中制備重?fù)诫sp型襯底要難于n型襯底。利用n型襯底，碳化硅IGBT將具有以集電極電壓為基準(zhǔn)的柵極電壓，在典型的功率電路中，集電極電壓通常是線電壓。由此，該碳化硅IGBT需要更加復(fù)雜的具有電平轉(zhuǎn)換元件的柵極驅(qū)動電路，并且由于IGBT的結(jié)構(gòu)、碳化硅的電氣特性和制備重?fù)诫sp型碳化硅襯底的限制，使功率電路更加復(fù)雜。
考慮到上述討論，有必要改善高功率碳化硅器件的性能。
鑒于上述討論，本發(fā)明的一個目的是提供碳化硅功率器件。
本發(fā)明的進(jìn)一步目的是提供壓控碳化硅功率器件。
本發(fā)明的另一個目的是提供碳化硅功率器件，該器件具有以典型功率電路中的地電位為基準(zhǔn)的控制電壓，而集電極電壓能夠阻斷正高電壓。
本發(fā)明的另一個目的是提供碳化硅功率器件，該器件可制備在n型碳化硅襯底上。
本發(fā)明的另一個目的是提供雙極型晶體管，該晶體管與其它雙極型晶體管并聯(lián)，并具有增強(qiáng)的穩(wěn)定性，這種穩(wěn)定性源于雙極型晶體管的導(dǎo)通電壓降隨著工作溫度的升高而下降。
本發(fā)明的另一個目的是提供具有高擊穿電壓的碳化硅功率器件。
本發(fā)明的另一個目的是在其工作在反向偏壓模式時，提供了對柵極介電擊穿不敏感的碳化硅MOS控制。
本發(fā)明的這些和其它目的是由MOS雙極型晶體管提供的，該晶體管包括制作在單晶重?fù)诫sn型碳化硅體材料襯底上，并具有n型漂移層和p型基極層的npn雙極型晶體管?；鶚O層最好由外延生長工藝制作成臺面。碳化硅nMOSFET與npn雙極型晶體管相鄰制作，這樣施加到nMOSFET的柵極的電壓將使npn雙極型晶體管進(jìn)入導(dǎo)通狀態(tài)。nMOSFET具有源極和漏極，以便在雙極型晶體管處于導(dǎo)通狀態(tài)時向npn雙極型晶體管提供基極電流。還包括將在MOSFET的源極和漏極之間流動的電子流轉(zhuǎn)換為空穴流注入到npn晶體管的p型基極層的裝置。還提供了降低與nMOSFET的絕緣層相關(guān)的場積聚效應(yīng)的裝置。優(yōu)選地，nMOSFET是一種積累模式器件。
在特定方案中，用于轉(zhuǎn)換的裝置包括在nMOSFET和npn雙極晶體管之間形成的碳化硅隧道二極管，使得通過nMOSFET的電子流被轉(zhuǎn)換成空穴流注入npn雙極性晶體管的基極層。在這樣的方案中，碳化硅nMOSFET有一個n型導(dǎo)電源極區(qū)和由高于與n型導(dǎo)電源極區(qū)相鄰的p型基極層的載流子濃度的p型導(dǎo)電碳化硅區(qū)形成的隧道二極管，使得在源極區(qū)和p型導(dǎo)電區(qū)之間形成導(dǎo)電的p-n隧道結(jié)。
在本發(fā)明的一個方案中，用于轉(zhuǎn)換的裝置包括在p型基極層上的p型導(dǎo)電碳化硅區(qū)，該區(qū)具有比p型基極層高的載流子濃度和電連接nMOSFET的n型源極區(qū)到p型導(dǎo)電碳化硅區(qū)的導(dǎo)電帶。進(jìn)一步，減少場集聚效應(yīng)的裝置包括在漂移層中形成的p型導(dǎo)電碳化硅，漂移層在絕緣層下并與其間隔開，且延伸到基極層。
在具有用于基極層的臺面的方案中，臺面的側(cè)壁可以包括臺階部分。在這樣的方案中，p型導(dǎo)電碳化硅區(qū)可以在p型基極層的臺階部分形成，并具有比p型基極層高的載流子濃度。電連接帶連接nMOSFET的n型源極區(qū)到p型導(dǎo)電碳化硅區(qū)。
在另一個方案中，臺面有傾斜的側(cè)壁，側(cè)壁的斜度提供了與用于減少場聚集效應(yīng)的裝置相關(guān)的預(yù)定摻雜分布。
通過利用在nMOSFET柵極附近的漂移層上形成的p型碳化硅區(qū)，可以減少在柵極面積上的場聚集效應(yīng)，由此增加MOSFET的擊穿電壓。這種p型導(dǎo)電材料區(qū)的形成可以通過形成具有傾斜側(cè)壁的臺面的基極層得到。側(cè)壁的斜度對應(yīng)于提供所要的摻雜分布的植入工藝過程。此外，臺面式的基極層可以通過外延生長的方法形成，并且沒有離子注入所導(dǎo)致的在基極層中相當(dāng)大部分的缺陷。在離子注入基極層中的損傷導(dǎo)致降低npn晶體管增益，造成高的導(dǎo)通壓降。
在另一個方案中，轉(zhuǎn)換裝置包括形成在p型基極層上的p型導(dǎo)電碳化硅區(qū)，具有比p型基極層高的載流子濃度，形成了用于電連接nMOSFET的n型源極區(qū)到p型導(dǎo)電碳化硅區(qū)的電導(dǎo)電帶。
在本發(fā)明的特定方案中，碳化硅nMOSFET包括一個具有與npn雙極型晶體管相鄰形成的柵極槽的UMOSFET和形成的源極區(qū)，以便提供電子給用于轉(zhuǎn)換的裝置，其中npn雙極型晶體管包括一個垂直npn雙極型晶體管。此外，MOS雙極型晶體管由多個單元形成，以便提供多個電氣并聯(lián)的npn雙極型晶體管。
通過形成MOS柵雙極型晶體管，其中把在MOS晶體管中的電子流轉(zhuǎn)換成空穴電流用于注入雙極型晶體管作為基極電流，制成了壓控雙極型器件。此外，因?yàn)殡p極型器件是npn器件，雙極型晶體管形成在n型碳化硅襯底上。因而使用p型襯底的缺點(diǎn)可以克服。因?yàn)槠骷莕pn雙極型器件，器件的發(fā)射極可以接地，允許柵極控制參照地進(jìn)行。因而，在功率電路中，本發(fā)明的器件可以使用地參照控制電路。
此外，因?yàn)殡p極型器件的基極電流是由使用了n溝道傳導(dǎo)的MOS轉(zhuǎn)換溝道注入的，減少了碳化硅的低電子反型層遷移率的影響。提供基極電流給雙極型器件的MOS晶體管的特征趨向于穩(wěn)定多個并聯(lián)雙極型器件的工作。因而，雖然雙極型器件的導(dǎo)通電阻隨著溫度的增加而減少，但是基極驅(qū)動MOS晶體管的導(dǎo)通電阻隨著溫度增加。MOS基極驅(qū)動晶體管電阻的增加導(dǎo)致在雙極型器件中基極電流的減少，進(jìn)而導(dǎo)致流過雙極晶體管的電流減少。因而，即使雙極型晶體管導(dǎo)通電阻隨著溫度減少，因?yàn)橛蒑OS晶體管提供的基極電流的減少，通過晶體管的電流也可能減少。這種相互作用提高了額外的好處，其中依照本發(fā)明的器件包括一個可以復(fù)制的單元，用以在單個襯底上提供多個電氣并聯(lián)的雙極型晶體管來允許增大電流容量。
根據(jù)本發(fā)明的器件沒有閉鎖的可能。因?yàn)樵谂cIGBT相對照的本發(fā)明的結(jié)構(gòu)中沒有寄生晶閘管存在，本器件是免閉鎖的。
依照本發(fā)明的器件因?yàn)殡娏黠柡湍Ｊ降拇嬖?，提供了寬的前向偏壓安全工作面積。依照本發(fā)明的器件因?yàn)楸?H-SiC中的電子高的空穴的撞擊離子化率的影響，具有大的反向偏壓安全工作面積。這些特性特別適合感性開關(guān)工作。
除了上面描述的方案，本發(fā)明也提供了UMOS雙極型晶體管單元，其中包括n型體材料單晶碳化硅襯底和在n型導(dǎo)電體材料單晶碳化硅襯底上形成的n型碳化硅漂移層。n型漂移層具有低于n型碳化硅襯底的載流子濃度。p型碳化硅基極層形成在n型碳化硅漂移層上，n型碳化硅的第一區(qū)形成在p型基極層上。柵極槽形成在p型基極層上并通過基極層和部分n型碳化硅的第一區(qū)擴(kuò)展到漂移層，把部分第一n型區(qū)作為柵極槽的部分側(cè)壁。絕緣層形成在柵極槽的底部和側(cè)壁，n型導(dǎo)電碳化硅的第二區(qū)形成在基極層上，與柵極槽鄰近排列。導(dǎo)電柵極觸點(diǎn)形成在絕緣層上并延展到一部分第一n型區(qū)。集電極觸點(diǎn)形成在與漂移層相對的碳化硅襯底的表面上。碳化硅的p型區(qū)形成在基極層上，排列在第一n型區(qū)和第二n型區(qū)之間。p型區(qū)具有大于p型基極層的載流子濃度，用來提供空穴的儲存池，該儲存池把通過第一n型區(qū)的電子流轉(zhuǎn)換為空穴流注入上述p型基極層。最后，發(fā)射極觸點(diǎn)形成在碳化硅的第二n型區(qū)上。
在特定方案中，碳化硅第二p型區(qū)形成在柵極槽的底部的n型碳化硅漂移區(qū)中。這種第二p型區(qū)最好具有大于n型漂移層的載流子濃度。
在另一個方案中，第一p型區(qū)與第一n型區(qū)形成了p-n結(jié)，以便提供隧道二極管?；蛘?，在第一n型區(qū)和p型區(qū)之間形成的導(dǎo)電帶電連接p型區(qū)到第一n型區(qū)。
在本發(fā)明的特定方案中，p型基極層厚度約為0.3μm到5μm。n型漂移區(qū)厚度約為3μm到500μm。n型漂移區(qū)的載流子濃度約為1x1012cm-3到1x1017cm-3，p型基極層的載流子濃度約為1x1016cm-3到1x1018cm-3。
在本發(fā)明的另一個方案中，MOS柵雙極型晶體管包括多個根據(jù)本發(fā)明的單元。
本發(fā)明也包括形成上述器件的方法。這些方法依照本發(fā)明在同樣襯底上制造例如UMOSFET碳化硅晶體管的器件，有進(jìn)一步的優(yōu)點(diǎn)。因而，本發(fā)明也包括在n型體材料單晶碳化硅襯底上形成n型碳化硅漂移層和在n型碳化硅漂移層上形成p型碳化硅基極層的步驟。通過第一掩膜層注入離子，以便在基極層上形成碳化硅n型區(qū)用以提供發(fā)射極區(qū)和漏極區(qū)。通過第二掩膜層注入離子，以便鄰近源極區(qū)形成碳化硅p型區(qū)。槽通過部分n型源極區(qū)和基極層蝕刻進(jìn)入漂移層，提供了柵極槽。在基極層和槽的暴露表面上形成絕緣層，在槽中和基極層上形成導(dǎo)電觸點(diǎn)以便提供柵極觸點(diǎn)。去除部分絕緣層暴露出形成在基極層中的射極區(qū)和形成在暴露的射極區(qū)上的射極觸點(diǎn)。源極/集電極觸點(diǎn)形成在與漂移層相對的碳化硅襯底的表面上。
在依照本發(fā)明方法的另一個方案中，通過掩膜層注入的步驟伴隨著將所得結(jié)構(gòu)在高于1500℃的溫度下退火的步驟。本方法也包括在槽底部下面的n型漂移層中形成p型碳化硅區(qū)。
在本發(fā)明方法的另一個方案中，暴露部分n型源極區(qū)和形成在基極層上的更高載流子濃度的p型區(qū)，在暴露部分形成導(dǎo)電帶用來電連接n型源極區(qū)到p型區(qū)。
在本發(fā)明的進(jìn)一步方案中，MOS雙極型晶體管的單元具有n型單晶體材料碳化硅襯底和鄰近n型導(dǎo)電單晶體材料碳化硅襯底的n型碳化硅漂移層。n型漂移層的載流子濃度小于n型碳化硅襯底。p型外延碳化硅基極層形成在n型碳化硅漂移層上，碳化硅的第一n型區(qū)形成在鄰近相對n型碳化硅基極層表面的p型基極層中。p型外延碳化硅基極層形成了具有側(cè)壁的臺面，其通過p型外延碳化硅基極層擴(kuò)展到n型漂移層。
絕緣層在鄰近側(cè)壁排列的n型漂移層上形成，碳化硅第二n型導(dǎo)電區(qū)在鄰近臺面?zhèn)缺诘钠茖由闲纬?。第二n型導(dǎo)電區(qū)具有高于上述漂移層的載流子濃度。柵極觸點(diǎn)在絕緣層上形成并擴(kuò)展到部分第一n型區(qū)。集電極觸點(diǎn)形成在相對漂移層的碳化硅襯底的表面上。碳化硅第一p型區(qū)形成在基極層中，第二n型導(dǎo)電區(qū)鄰近第二n型導(dǎo)電區(qū)形成并擴(kuò)展到進(jìn)入在第二n型導(dǎo)電區(qū)和柵極觸點(diǎn)下面的n型漂移區(qū)。p型區(qū)具有高于p型外延基極層的載流子濃度。形成第一p型區(qū)以便把通過第一n型區(qū)的電子流轉(zhuǎn)換為空穴注入p型基極層。在側(cè)壁底部形成導(dǎo)電帶以便電連接第二n型導(dǎo)電區(qū)和碳化硅第一p型區(qū)，發(fā)射極觸點(diǎn)形成在碳化硅的第一n型區(qū)上。
在特定方案中，p型碳化硅的第一和第二區(qū)包括在鄰近臺面?zhèn)缺诤偷诙型導(dǎo)電區(qū)的基極層中形成的p型碳化硅的連續(xù)區(qū)，并擴(kuò)展進(jìn)入和低于柵極觸點(diǎn)。
在進(jìn)一步的方案中，側(cè)壁具有小于60度的斜度。選擇側(cè)壁的斜度以便當(dāng)p型離子注入漂移層中預(yù)定深度時制造碳化硅p型區(qū)。
在進(jìn)一步的方案中，側(cè)壁包括兩個側(cè)壁以便在上述臺面的側(cè)壁提供臺階。在這種情況下，碳化硅的第一p型區(qū)包括形成在鄰近臺階的p型外延基極層中的碳化硅第一p型區(qū)，和形成在n型漂移層中的碳化硅第二p型區(qū)。第二p型區(qū)鄰近第二n型導(dǎo)電區(qū)形成并從柵極觸點(diǎn)下面的n型漂移層延展到p型基極層。導(dǎo)電帶連接第一p型區(qū)和第二p型區(qū)、第二n型導(dǎo)電區(qū)。
本發(fā)明的一具體方案的單元具有第二p型區(qū)以便在漂移層上暴露。在這樣的方案中，導(dǎo)電帶電連接第一p型區(qū)和第二p型區(qū)、第二n型區(qū)。
此外，絕緣層形成在漂移層和臺階之間臺面的側(cè)壁上并延展到臺階上。然后導(dǎo)電帶形成在絕緣層上。
在一具體方案中，p型基極層的厚度約為0.3μm到5μm，n型漂移區(qū)的厚度約為3μm到500μm。n型漂移區(qū)的載流子濃度約為1012到1017cm-3，p型外延基極層的載流子濃度約為1016到1018cm-3。p型區(qū)在柵極觸點(diǎn)下擴(kuò)展的距離約為3μm到12μm。第二n型導(dǎo)電區(qū)形成在n型漂移層上，深度約為0.3μm到5μm在進(jìn)一步的方案中，絕緣層包括氧化層。MOS柵雙極型晶體管由多個本發(fā)明的單元形成。還提供了依照本發(fā)明制造單元和晶體管的方法。
本發(fā)明前面的和其它的目標(biāo)、優(yōu)點(diǎn)和特色以及完成的方式，考慮下面聯(lián)系附圖的發(fā)明的詳細(xì)描述將更加容易理解，附圖示出了最好和示例方案，其中圖1是硅MOSFET、JFET和碳化硅IGBT的擊穿電壓對前向壓降的曲線；圖2是依照本發(fā)明的多個功率器件單元的橫截面視圖；圖3是依照本發(fā)明的多個功率器件單元可選方案的橫截面視圖；圖4A到4J是依照本發(fā)明的示出功率器件制造工藝的橫截面視圖；圖5是依照本發(fā)明備用方案的多個功率器件單元的橫截面視圖；圖6是依照本發(fā)明第二備用實(shí)施方案的多個功率器件單元的橫截面視圖；圖7是依照本發(fā)明第三備用實(shí)施方案的多個功率器件單元的橫截面視圖；圖8A到8H是根據(jù)本發(fā)明備用實(shí)施方案示出功率器件制備工藝的橫截面視圖。
現(xiàn)在，在下面參考表示本發(fā)明最好方案的附圖更加完整地描述本發(fā)明。然而，本發(fā)明可以以多種不同的形式體現(xiàn)，不應(yīng)理解為受限于這里給出的方案；提供這些實(shí)施方案是為了使公開內(nèi)容更加徹底和完備，使本領(lǐng)域的技術(shù)人員完全理解本發(fā)明的范圍。相同的標(biāo)號始終表示相同的元件。此外，圖中的各層和區(qū)域是示意性的。如本領(lǐng)域技術(shù)人員所理解的，層形成在襯底或其它層“上”是指該層直接制作在襯底或其它層之上，或者直接制作在形成在襯底或其它層之上的一個或多個中間層上。如本領(lǐng)域技術(shù)人員所理解的，本發(fā)明是針對層進(jìn)行描述的，這種層可以通過外延或注入工藝制作。另外，本發(fā)明不受限于附圖所示的相對尺寸和間隔。
圖2示出本發(fā)明的一個實(shí)施方案。如圖2所示，示出免閉鎖功率UMOS雙極型晶體管(LMBT)的單元組合。本發(fā)明第一實(shí)施方案的單元示出在圖2的線A-A’和B-B’之間。通過環(huán)繞A-A’線和B-B’線鏡像該單元，可以制備多單元器件。圖2示出部分多單元器件。如本領(lǐng)域技術(shù)人員所理解的，本發(fā)明的單元還可以用于制作單單元器件。在這種情況下，只需要在槽16的發(fā)射極側(cè)制作區(qū)18和22。
本發(fā)明的LMBT包括n型導(dǎo)電碳化硅的單晶碳化硅體材料襯底10。襯底10具有上表面和與上表面相對的下表面。n型導(dǎo)電碳化硅的第一層12形成在襯底10的上表面上，形成n-漂移區(qū)。另外，n-襯底可以在襯底下表面具有注入的n+區(qū)域，以便在襯底中形成n+和n-區(qū)域。因此，在此使用的參照是襯底，第一層是指形成在襯底上和襯底中的層。襯底10的載流子濃度高于第一層12。由此襯底稱為n+襯底。適用于襯底10的薄層電阻低于1Ω-cm。適用于第一層12的載流子濃度由大約1012cm-3到大約1017cm-3。襯底厚度約為100μm到500μm。第一層12的厚度約為3μm到500μm。
形成在第一層12上的是提供p型基極層的第二層14。第二層14外延生長或注入到第一層12中，由形成器件的p型基極層的p型導(dǎo)電碳化硅形成。形成在第二層14中的是形成器件發(fā)射極的n+型導(dǎo)電碳化硅區(qū)域20。形成在第二層14中的還有n+區(qū)域18和p+區(qū)域22。p+碳化硅區(qū)域22最好形成在n+區(qū)域18附近，使導(dǎo)電p-n隧道結(jié)形成在n+區(qū)域18和p+區(qū)域22之間。n+區(qū)域18形成部分柵極槽16的側(cè)壁。n+區(qū)域18形成本器件中的MOS晶體管的漏極區(qū)域。
p型基極層14的載流子濃度最好約為1016cm-3到1018cm-3，厚度約為0.3μm到5μm。n+區(qū)域18最好偏離柵極槽16大約0.5μm到5μm延伸，向下延伸的深度約為0.1μm到2μm。適用于n+區(qū)18的載流子濃度大于1018cm-3。類似地，p+區(qū)22形成的深度最好約為0.1μm到2μm，寬度約為0.1μm到2μm。適用于p+區(qū)22的載流子濃度大于1016cm-3。p型區(qū)22最好與發(fā)射極區(qū)20隔離大約0.5μm到4μm。發(fā)射極區(qū)的尺寸和形狀決定于本器件的雙極型部分的期望特性。
圖2所示的器件還包括柵極槽16。柵極槽16是通過制作向下穿過n+區(qū)域18、第二層14、并延伸到第一層12中的槽而形成的。因此，柵極槽16具有側(cè)壁和底部。絕緣層24，最好是氧化物層，制作在柵極槽的側(cè)壁和底部上，并延伸到n+區(qū)域18的上表面上。該絕緣層24最好是氧化物層，例如氧化硅，但是也可以由其它材料制成，例如氮化硅、氮化鋁或本領(lǐng)域技術(shù)人員眾知的其它絕緣材料。柵極槽16的寬度和深度決定于所期望的器件電特性。本發(fā)明使用的寬度約為1μm到10μm。柵極槽的深度應(yīng)當(dāng)足夠地深，使形成在柵極槽16底部的絕緣/氧化物層24的上表面低于第二層14和第一層12之間的界面。此外，柵極絕緣體層24的厚度最好約為100到大約1μm，但是該厚度可以隨著所要求器件的電特性變化。
圖2器件還包括可選的制作在柵極槽16下面的第一層12中的p型導(dǎo)電碳化硅區(qū)32。該p型導(dǎo)電碳化硅區(qū)32的載流子濃度高于第二層12。采用的載流子濃度大約1016cm-3到1019cm-3。
在襯底10的下表面上制作歐姆觸點(diǎn)，以形成集電極觸點(diǎn)30。觸點(diǎn)還形成在柵極槽16的側(cè)壁和底部上，并延伸到n+區(qū)域18的上表面上。該觸點(diǎn)為圖2器件提供柵極觸點(diǎn)。最后，歐姆觸點(diǎn)28形成在n+碳化硅區(qū)20上，為器件提供發(fā)射極觸點(diǎn)。
柵極槽16在圖2中示例為兩個槽。然而，如本領(lǐng)域技術(shù)人員所理解的，柵極槽在第三維(在圖2中垂直于頁面的維度)上可以具有多種不同形狀。由此，例如，圖2所示器件可以基本是圓形器件，其中柵極槽16是環(huán)繞發(fā)射極區(qū)域20的單個柵極槽，如六邊形器件那樣。同樣，柵極槽16還可以是兩個基本平行的槽，其中制作在柵極槽16中的柵極觸點(diǎn)26在第三維上是電連接的。因此，本發(fā)明器件的第三維結(jié)構(gòu)可以具有多種不同形式，但都能得益于本發(fā)明的教導(dǎo)。
圖3示出本發(fā)明的另一個實(shí)施方案。如圖3所示，圖2中器件結(jié)構(gòu)增加了導(dǎo)電帶34用以連接n+區(qū)18到p+區(qū)22。這里圖3示出的器件中，沒有在n+區(qū)18和p+區(qū)22之間形成整流p-n結(jié)。如同在本領(lǐng)域中技術(shù)人員所了解的，圖2中示出的單元也存在于圖3中。因而，包括大量單元的器件可以依照本發(fā)明的指導(dǎo)來制造。
如同在本領(lǐng)域中技術(shù)人員所了解的，本發(fā)明制作功率器件的單元使得器件的多個單元可以并聯(lián)制作和工作，用以增加器件的電流負(fù)載容量。在這樣的情況下圖2或圖3示出的器件單元可以通過對稱的方式復(fù)制出多個器件。在這樣的器件中器件外圍的外部柵極槽只需要在柵極槽的發(fā)射極上有n型和p型區(qū)。
關(guān)于上面圖2和3描述的器件的制造現(xiàn)在參照圖4A到4J來描述。在圖2器件的制造中，如圖4所示，厚的n型層12利用例如在美國專利4,912,064中描述的外延生長工藝生長在n+襯底10上，在這里參考了前面全部的公開內(nèi)容?；蛘呷缤厦嬗懻摰?，使用n-襯底和n+注入以提供n+層10和n-層12。如圖4B中所示，第二p型層14外延生長在第一n型外延層12上。n+區(qū)18和20形成在p型層14上。n+區(qū)18和20通過使用如圖4C所示的掩膜40進(jìn)行離子注入形成。
如圖4D所示，p型區(qū)22通過使用掩膜42進(jìn)行離子注入形成。掩膜42最好使p型區(qū)22鄰近n型區(qū)18形成，以便在這些區(qū)之間形成p-n隧道結(jié)。在形成p型區(qū)22和n型區(qū)18和20之后，把結(jié)構(gòu)在高于1500℃的溫度退火以激活注入離子。
在退火后，通過蝕刻環(huán)繞器件的臺面使器件在邊緣端接。臺面(未示出)通過第二層14和第一層12延展進(jìn)入襯底10。另外，臺面可以通過第二層14延展進(jìn)入第一層12。在這種情況下，離子注入到暴露的n-層12中，深度從約100到5μm，到臺面邊緣的距離約為5μm到500μm。使用的載流子的濃度從5×1015cm-3到1×1017cm-3以便環(huán)繞臺面形成低摻雜p型區(qū)。在任一種情況下，鈍化層可以形成在臺面(未示出)的暴露表面上。這樣的鈍化層可以是SiO2或其它在本領(lǐng)域周知的合適材料。
在制成外延結(jié)構(gòu)后，在結(jié)構(gòu)上形成掩膜44以決定器件柵極槽的位置。這樣的掩膜示出在圖4E中。柵極槽16通過反應(yīng)離子蝕刻形成并通過p型基極層14進(jìn)入n型漂移層12。柵極槽16利用美國專利4,981,551中描述的反應(yīng)離子蝕刻技術(shù)進(jìn)行蝕刻，在這里參考了前面全部的公開內(nèi)容。
如圖4F所示，p型區(qū)32在柵極槽16底部(任選地通過)離子注入形成。這種在槽16底部的p型區(qū)32減少了在柵極槽角部的場集聚效應(yīng)，因此增加了器件MOS部分的擊穿電壓。這種p+注入?yún)^(qū)32通過一種例如在美國專利4,981,551中描述的方法制成，在這里參考了全部的公開內(nèi)容。
在柵極槽16形成后，絕緣/氧化層24形成在圖4G所示的外延結(jié)構(gòu)上。絕緣層24的形成用來覆蓋槽16的底部和側(cè)壁并延伸到n+區(qū)18的上表面上。絕緣/氧化層24的形成最好使用一種例如在名為“減少在碳化硅的氧化層中缺陷的工藝”的普通許可的美國專利申請08/554,319中描述的熱氧化工藝，在這里參考了前面全部的公開內(nèi)容，或者一種例如在美國專利5,459,107和美國專利申請08/554,319中描述的淀積氧化工藝，在這里參考了全部的公開內(nèi)容。如果使用熱氧化工藝，則優(yōu)選實(shí)施方案將使用碳端面(Carbon Faced)晶片，如美國專利No.5,506,421所述，其內(nèi)容在此引入作為參考。
本發(fā)明觸點(diǎn)的形成示出在圖4H到J。柵極觸點(diǎn)通過圖4H示出的在柵極槽16上淀積導(dǎo)電層形成。如在圖4H中示出的最好是鉬的柵極材料26沉積在絕緣層24上并被構(gòu)圖以便延展在部分n型區(qū)18上。如圖4I中示出的，發(fā)射極觸點(diǎn)28和可選導(dǎo)電帶34通過在絕緣層24上開口可以同時形成，然后淀積鎳或其它合適的觸點(diǎn)材料在層14的暴露部分上。最后，如圖4J示出的，集電極觸點(diǎn)30通過鎳或其它合適的觸點(diǎn)材料的沉積形成在襯底的暴露面上。
在上面描述的每一個方案中，襯底和各層可以從6H、4H、15R或3C碳化硅組中選擇，然而4H碳化硅是最適于上述器件的各層的。用作歐姆觸點(diǎn)的最好金屬包括鎳、硅化鉭和鉑。另外，鋁/鈦觸點(diǎn)可用于形成本發(fā)明的歐姆觸點(diǎn)。雖然上面描述了特定的金屬，但是可以使用在本領(lǐng)域中周知的其它金屬形成歐姆觸點(diǎn)。
關(guān)于上面描述的器件外延層和注入?yún)^(qū)的載流子濃度或摻雜水平，p+或n+導(dǎo)電型區(qū)和外延層應(yīng)當(dāng)在不導(dǎo)致過量制造缺陷的情況下盡可能的重?fù)诫s。用于制造p型區(qū)的合適摻雜劑包括鋁、硼或鎵。用于制造n型區(qū)的合適摻雜劑包括氮和磷。鋁是用于p+區(qū)的最好摻雜劑，最好是使用例如上面描述的高溫離子注入把鋁注入在p+區(qū)中，使用的溫度約在1000℃和1500℃之間。達(dá)到3×1017cm-3的載流子濃度是適合n外延層的，然而載流子濃度最好為3×1017cm-3或更小。
如在本領(lǐng)域中技術(shù)人員所理解的，外延層12和14的厚度決定于所器件的工作特性。此外，這些工作特性受到在多單元器件中使用的單元數(shù)量和幾何形狀的影響。柵極槽的寬度決定于所要器件的工作特性、獲得這些工作特性所使用單元的數(shù)量和使用單元自己的幾何形狀。
在工作中，本發(fā)明的器件提供了組合雙極型導(dǎo)電和MOS柵控制的碳化硅器件。此外，本發(fā)明使用了n型碳化硅襯底來允許器件的柵極電壓以發(fā)射極為基準(zhǔn)。這種關(guān)系允許在功率電路中柵極電壓以地為基準(zhǔn)。本發(fā)明的另一個優(yōu)點(diǎn)是使用通過MOS晶體管的n溝道導(dǎo)電進(jìn)行基極電流注入，這減少了在碳化硅中較低的電子溝道遷移率的影響。
依照本發(fā)明的器件的導(dǎo)通是通過使用在集電極30上的正向偏壓(3-10V)和在柵極26上的正向偏壓(15-40V)完成的，同時發(fā)射極28保持在地電位。NMOSFET18的源極在關(guān)斷狀態(tài)是浮置的并處于在工作過程中的發(fā)射極電壓之上大約有3V電壓(用于p-n結(jié)的碳化硅前向偏壓降)。在柵極26上的正向偏壓使nMOSFET導(dǎo)通。用于導(dǎo)通器件的柵極電壓(Vg)是15V+Vt+3V，其中Vt是MOS器件的閾值電壓。相對于源極正向偏置柵極允許電流從集電極向npn晶體管的基極流動從而前向偏置它的發(fā)射極-基極結(jié)。器件通過把少數(shù)載流子注入低摻雜的漂移區(qū)和通過導(dǎo)通npn晶體管獲得了高電流密度工作。因此，這種器件以相對低的前向壓降得到了高電流密度。給npn晶體管的基極電流受限于MOS晶體管的飽和電流并反過來導(dǎo)致了LMBT的電流飽和特性。較高的柵極電壓允許較高的基極電流進(jìn)入npn晶體管，因此允許LMBT較高的飽和電流。
當(dāng)柵極電位與發(fā)射極電位相同時，器件進(jìn)入前向阻斷模式。這種NMOSFET的關(guān)斷把npn晶體管的基極電流減小到零。在npn晶體管的少數(shù)載流子隨著它們的特征壽命衰減后，器件停止傳送電流并保持集電極電壓。這種電壓由p-基極14到n-漂移區(qū)12的結(jié)和p+緩沖/柵極氧化物到n-漂移區(qū)的結(jié)來保持。這種緩沖區(qū)的目的是在器件前向阻斷工作模式中阻止在柵極絕緣層中產(chǎn)生高的電場。
圖5示出了本發(fā)明的另一個方案，其中利用雙極型晶體管的外延形成的p型導(dǎo)電基極區(qū)和掩埋的p型碳化硅區(qū)來控制對于柵極絕緣層/氧化物存在的電場。在圖5中示出了免閉鎖功率MOS雙極型晶體管60的單元組合。本發(fā)明的另一個方案的單元示出在圖5的C-C’線和D-D’線之間。通過沿C-C’線和D-D’線鏡向這種單元，可以制成多單元的器件。圖5示出了部分多單元器件。如同在本領(lǐng)域中技術(shù)人員周知的，利用本發(fā)明的單元可以制作單單元器件。
如圖5所示，本發(fā)明另一個方案的MOS-雙極型晶體管60包括n型導(dǎo)電碳化硅的單晶體材料碳化硅襯底10。襯底10有上表面和與上表面相對的下表面。n型導(dǎo)電碳化硅的第一層12形成在襯底10的上表面并形成了n-漂移區(qū)。另外，n-襯底有在襯底較低表面上的n+注入?yún)^(qū)以便在襯底上提供n+和n-區(qū)。因而，在這里參照襯底，第一層指形成在襯底上和襯底中的層。襯底10的載流子濃度比第一層12的載流子濃度高。因而，襯底通常作為n+襯底。襯底10的薄層電阻小于1Ω-cm。從約1012cm-3到1017cm-3的載流子濃度適合于第一層12。襯底的厚度約為100μm到500μm。第一層12的厚度約為3μm到500μm。
在第一層12上形成第二層14以提供p型基極層。第二層14最好外延生長并由p型導(dǎo)電碳化硅形成，形成了器件的p型基極層。如圖5所示，外延層14被構(gòu)圖以便形成擴(kuò)展進(jìn)入n-層12的具有側(cè)壁62的臺面。側(cè)壁62最好盡可能少的擴(kuò)展進(jìn)入層12，但是0.5μm的深度是可以接受的。臺面的側(cè)壁最好是傾斜的使臺面的底部比臺面的頂部寬。通過側(cè)壁和漂移層12間形成的夾角來測量的斜度最好小于60度。在臺面62頂部的寬度和臺面62底部的寬度之間的差最好小于10μm。然而，這個距離依靠p型基極層14的厚度和n型碳化硅64的第一區(qū)來變化，以便獲得所要的臺面62的側(cè)壁斜度。最好選擇側(cè)壁的斜度以便與原子的注入相配合形成P型區(qū)68的輪廓。該斜度通過允許P型原子的注入利于P型區(qū)68的注入使得p型區(qū)68擴(kuò)展接觸到p基極層14。因而，選擇臺面的斜度以便提供從漂移層12向基極層14擴(kuò)展的注入原子的連續(xù)區(qū)。
示出在圖5中的本發(fā)明方案的MOS雙極型晶體管同樣包括形成在p型基極層14上并在與n型碳化硅漂移層12相反表面鄰近的n型碳化硅64的第一區(qū)，以便為MOS-雙極型晶體管60提供發(fā)射區(qū)。n型碳化硅64的第一區(qū)最好摻雜到比n型導(dǎo)電層12高的載流子濃度，以便提供n+碳化硅的第一區(qū)64。歐姆觸點(diǎn)形成在n型碳化硅64的第一區(qū)上，以便提供發(fā)射極觸點(diǎn)28。
絕緣層70形成在第一層12上并鄰近排列在臺面62的側(cè)壁。歐姆觸點(diǎn)在絕緣層70上形成，用來為MOS晶體管提供柵極觸點(diǎn)72。這種絕緣層70最好使例如二氧化硅的氧化層，但同樣可以由例如氮化硅、氮化鋁或其它本領(lǐng)域的技術(shù)人員周知的絕緣材料制成。
MOS雙極型晶體管60同樣包括形成在臺面62底部的n-漂移層12上的n+區(qū)碳化硅66的第二區(qū)。n+區(qū)66從臺面62的側(cè)壁延展到器件的柵極觸點(diǎn)72的下面。n+區(qū)碳化硅66的第二區(qū)最好經(jīng)摻雜能提供大于n-漂移層12的載流子濃度。n+區(qū)碳化硅66的第二區(qū)同樣最好與漂移層12的表面相鄰形成以便允許在n+區(qū)碳化硅66的第二區(qū)和導(dǎo)電帶74之間的接觸。
碳化硅68的p型區(qū)同樣形成在與臺面62側(cè)壁和n+區(qū)碳化硅66的第二區(qū)相鄰的p型基極層14上P型區(qū)。碳化硅68同樣在低于n+區(qū)碳化硅66的第二區(qū)的n型漂移層12上擴(kuò)展并在低于柵極觸點(diǎn)72下擴(kuò)展。碳化硅68的p型區(qū)最好經(jīng)摻雜能提供大于p型基極層14的載流子濃度。因此，形成碳化硅的p型區(qū)以便在p型基極層中把流經(jīng)n+區(qū)碳化硅66的第二區(qū)的電子轉(zhuǎn)變成空穴。同樣形成碳化硅的p型區(qū)以便減少與柵極絕緣層70相關(guān)的場聚集效應(yīng)因此增加了MOS雙極型晶體管60中MOS晶體管部分的阻斷電壓。
MOS雙極型晶體管60同樣包括電連接n+區(qū)碳化硅66的第二區(qū)和碳化硅68的p型區(qū)的導(dǎo)電帶74。另外，如果在n+區(qū)碳化硅66的第二區(qū)和碳化硅68的p型區(qū)之間的p-n結(jié)形成了隧道二極管并因此在基極層14中把電子流轉(zhuǎn)變?yōu)榭昭?，就不需要?dǎo)電帶74。
p型基極層14的載流子濃度最好約為1016cm-3到1018cm-3，厚度約為0.3μm到5μm。第二n+區(qū)66的寬度最好約為1μm到5μm并在柵極下盡可能小的延展，但是這個距離范圍約為0.5μm到3μm。同樣，第二n+區(qū)66延展深度最好約為0.1μm到0.5μm。大于1018cm-3的載流子濃度適合于n+區(qū)66。
p+區(qū)68的厚度最好約為0.3μm到2μm，在柵極觸點(diǎn)72下的延展深度約為3μm到12μm。然而，p+區(qū)68在柵極觸點(diǎn)下面延展的距離根據(jù)特定的應(yīng)用來變化。特別地，在柵極觸點(diǎn)下面p+區(qū)68之間的間隔可用來調(diào)整絕緣層70附近的電場。當(dāng)p+區(qū)68之間的間隔減小時，在絕緣層70附近的電場隨著減小。從1μm到5μm的間隔是適合的。大于1016cm-3的載流子濃度適合于p+區(qū)68。最好選擇漂移層12和p+區(qū)68的摻雜度使得漂移層12通過p+/n結(jié)的內(nèi)建電勢和在零柵極偏壓的MOS柵極完全耗盡。
圖6示出本發(fā)明的第二個備用方案，其中利用外延形成的雙極型晶體管的p型導(dǎo)電基極區(qū)，并把基極區(qū)形成一個側(cè)壁有臺階的臺面。如圖6所示，示出了免閉鎖功率MOS雙極型晶體管80的單元組合。本發(fā)明備用方案的單元示出在圖6的E-E’線和F-F’線之間。通過環(huán)繞E-E’線和F-F’線鏡象單元，可以形成多個器件。圖6示出了部分多單元器件。如本領(lǐng)域中的技術(shù)人員周知的，本發(fā)明的單元同樣可以用來制作單單元器件。
如圖6所示，本發(fā)明備用方案的MOS-雙極型晶體管80包括在圖5中描述的n型導(dǎo)電碳化硅的單晶體材料碳化硅襯底10和n型導(dǎo)電碳化硅的第一層12。
在第一層12上形成的是第二層14以提供p型基極層。第二層14最好外延生長并由p型導(dǎo)電碳化硅形成用于器件的p型基極層。如圖6所示，外延層14被構(gòu)圖以便形成具有臺階84并延展到n-層12的臺面82。側(cè)壁82最好盡可能小的延展進(jìn)入層n-12，但是0.5μm是可以接受的。從臺階84向漂移層12延展的臺面82的側(cè)壁是傾斜的，使得臺面的底部比在臺階84處的臺面寬度要寬。這個根據(jù)側(cè)壁和漂移層12夾角確定的斜度最好小于60度。在臺面82頂部和臺面82底部寬度之間的差最好小于10μm。然而，這個距離隨著p型基極層14和n型碳化硅64的第一區(qū)厚度變化以便得到所要的臺面82側(cè)壁的斜度。因此，最好選擇從臺階部分84到漂移層12的側(cè)壁的斜度以配合原子的注入，最后形成p型區(qū)88的輪廓。斜度使伴隨著p型原子注入的p型區(qū)88的注入變得容易，使得p型區(qū)88延展以接觸p基極層14。因此，選擇臺面的斜度以便提供從漂移層12向基極層14延展的注入原子的連續(xù)區(qū)。
示出在圖6中的本發(fā)明方案的MOS-雙極型晶體管同樣包括形成在p型基極層14的鄰近與n型碳化硅漂移層12相對的表面的n型碳化硅64的第一區(qū)，以提供用于MOS-雙極型晶體管80的雙極型晶體管的發(fā)射極區(qū)。最好經(jīng)摻雜使n型碳化硅64第一區(qū)的載流子濃度高于n型導(dǎo)電層12，以便提供n+碳化硅的第一區(qū)64。歐姆觸點(diǎn)同樣形成在n型碳化硅64的第一區(qū)上，以便提供發(fā)射極觸點(diǎn)28。
絕緣層70形成在鄰近排列在臺面82側(cè)壁的第一層12上。歐姆觸點(diǎn)形成在絕緣層70上以提供用于MOS晶體管的柵極觸點(diǎn)72。絕緣層70最好是例如二氧化硅的氧化層，但是同樣可由其它例如氮化硅、氮化鋁或其它本領(lǐng)域中技術(shù)人員周知的材料制成。
MOS-雙極型晶體管80同樣包括形成在臺面82側(cè)壁底部的n-漂移層12中并從側(cè)壁延展到器件的柵極觸點(diǎn)72下的n+碳化硅86的第二區(qū)。最好摻雜n+碳化硅86第二區(qū)以提供高于n-漂移層12的載流子濃度。n+碳化硅86的第二區(qū)同樣最好鄰近漂移層12的表面形成以便允許n+碳化硅86的第二區(qū)和導(dǎo)電帶92接觸。
p型碳化硅88和90區(qū)同樣形成在鄰近n+碳化硅86的第二區(qū)的p型基極層14和在臺面82的臺階84上的p型基極層14中。碳化硅88的p型區(qū)延展進(jìn)入柵極觸點(diǎn)72下面的n+碳化硅86的第二區(qū)下面的n-型漂移層12。摻雜碳化硅88和90的p型區(qū)最好提供大于p型基極層14的載流子濃度。因此，形成碳化硅90的p型區(qū)以把流過n+碳化硅86的第二區(qū)的電子流轉(zhuǎn)變成空穴注入到p型基極層。形成碳化硅88的p型區(qū)以便減少與柵極絕緣層70相關(guān)的場集聚效應(yīng)，因此增加了MOS-雙極型晶體管80的MOS晶體管部分的阻斷電壓。MOS-雙極型晶體管80同樣包括電連接n+碳化硅86的第二區(qū)和碳化硅90的p區(qū)的導(dǎo)電帶74。導(dǎo)電帶74同樣連接n+碳化硅86的第二區(qū)和p型基極層14以便放置p型區(qū)88在與n+碳化硅86的第二區(qū)相同的電位上。
p型基極層14的載流子濃度最好約為1016cm-3到1018cm-3，厚度約為0.3μm到5μm。第二n+區(qū)86的寬度最好約為1μm到5μm并在柵極下盡可能小的延展，但是這個距離范圍約為0.5μm到3μm。同樣，第二n+區(qū)86延展深度最好約為0.1μm到0.5μm。大于1018cm-3的載流子濃度適合于n+區(qū)66。
p+區(qū)88和90的厚度最好約為0.3μm到2μm，區(qū)88在柵極觸點(diǎn)72下的延展約為3μm到12μm。然而，p+區(qū)88在柵極觸點(diǎn)下面延展的距離根據(jù)特定的應(yīng)用來變化。特別地，在柵極觸點(diǎn)下面p+區(qū)88之間的間隔可用來調(diào)整絕緣層70附近的電場。當(dāng)p+區(qū)88之間的間隔減小時，在絕緣層70附近的電場隨著減小。從1μm到5μm的間隔是適合的。大于1016cm-3的載流子濃度適合于p+區(qū)88和90。最好選擇漂移層12和p+區(qū)88的摻雜度使得漂移層12通過p+/n結(jié)的內(nèi)建電勢和在零柵極偏壓的MOS柵極完全耗盡。
圖7示出本發(fā)明的第三個備用方案，其中利用外延形成的雙極型晶體管的p型導(dǎo)電基極區(qū)，并把基極區(qū)形成一個與圖6相似的側(cè)壁有臺階的臺面。如圖7所示，示出了免閉鎖功率MOS雙極型晶體管200的單元組合。本發(fā)明備用方案的單元示出在圖7的G-G’線和H-H’線之間。通過環(huán)繞G-G’線和G-G’線鏡象單元，可以形成多單元器件。圖7示出了部分多單元器件。如本領(lǐng)域中的技術(shù)人員周知的，本發(fā)明的單元同樣可以用來制作單單元器件。
如圖7所示，本發(fā)明備用方案的MOS-雙極型晶體管200包括在圖5和6中描述的n型導(dǎo)電碳化硅的單晶體材料碳化硅襯底10和n型導(dǎo)電碳化硅的第一層12。
在第一層12上形成的是第二層14以提供p型基極層。第二層14最好外延生長并由p型導(dǎo)電碳化硅形成用于器件的p型基極層。如圖7所示，外延層14被構(gòu)圖以便形成具有臺階284并延展到n-層12的臺面282。臺面282的側(cè)壁最好盡可能小的延展進(jìn)入層n-12，但是0.5μm的深度是可以接受的。從臺階284向漂移層12延展的臺面282的側(cè)壁是傾斜的，使得臺面的底部比在臺階284處的臺面寬度要寬。然而，這個斜度在圖7示出的本發(fā)明方案中是不需要的。
示出在圖7中的本發(fā)明方案的MOS-雙極型晶體管同樣包括形成在p型基極層14的鄰近與n型碳化硅漂移層12相對的表面的n型碳化硅64的第一區(qū)，以提供用于MOS-雙極型晶體管200的雙極型晶體管的發(fā)射極區(qū)。最好經(jīng)摻雜使n型碳化硅64第一區(qū)的載流子濃度高于n型導(dǎo)電層12，以便提供n+碳化硅的第一區(qū)64。歐姆觸點(diǎn)同樣形成在n型碳化硅64的第一區(qū)上，以便提供發(fā)射極觸點(diǎn)28。
絕緣層70形成在鄰近排列在臺面82側(cè)壁的第一層12上。歐姆觸點(diǎn)形成在絕緣層70上以提供用于MOS晶體管的柵極觸點(diǎn)72。絕緣層70最好是例如二氧化硅的氧化層，但是同樣可由其它例如氮化硅、氮化鋁或其它本領(lǐng)域中技術(shù)人員周知的材料制成。
MOS-雙極型晶體管200同樣包括形成在臺面282側(cè)壁底部的n-漂移層12中并從側(cè)壁延展到器件的柵極觸點(diǎn)72下的n+碳化硅206的第二區(qū)。摻雜n+碳化硅86第二區(qū)最好提供高于n-漂移層12的載流子濃度。n+碳化硅206的第二區(qū)同樣最好鄰近漂移層12的表面形成以便允許n+碳化硅206的第二區(qū)和導(dǎo)電帶92接觸。
p型碳化硅208和90區(qū)同樣形成在鄰近n+碳化硅206的第二區(qū)的p型基極層14和在臺面282的臺階284上的p型基極層14中。碳化硅208的p型區(qū)延展進(jìn)入柵極觸點(diǎn)72下面的n+碳化硅206下面的n-型漂移層12。摻雜碳化硅208和90的p型區(qū)最好提供大于p型基極層14的載流子濃度。因此，形成碳化硅90的p型區(qū)以便把流過n+碳化硅206的電子流轉(zhuǎn)變成空穴注入到p型基極層。形成碳化硅208的p型區(qū)以便減少與柵極絕緣層70相關(guān)的場集聚效應(yīng)，因此增加了MOS-雙極型晶體管200的MOS晶體管部分的阻斷電壓。
MOS-雙極型晶體管200同樣包括電連接n+碳化硅206和碳化硅90的p區(qū)的導(dǎo)電帶92。導(dǎo)電帶92最好形成在絕緣層210上，其中絕緣層210形成在臺面282的側(cè)壁并延展進(jìn)入臺面282的臺階部分282。這個絕緣層210是氧化層。導(dǎo)電帶92同樣連接n+碳化硅206的第二區(qū)和p型基極層208以便使p型區(qū)208與n+碳化硅206的第二區(qū)在相同的電位上。如圖7所示，p型區(qū)208最好延展到漂移層12的暴露表面上使得在p型區(qū)208、n型區(qū)206和p型區(qū)90之間相互接觸。因此，形成p型區(qū)208使得可以暴露在臺面282的底部附近的區(qū)域而不必延展到臺面282上。為了減少器件所需的面積，p型區(qū)208延展經(jīng)過臺面282底部的距離最好保持在允許上述連接的最小尺寸。
p型基極層14的載流子濃度最好約為1016cm-3到1018cm-3，厚度約為0.3μm到5μm。第二n+區(qū)206的寬度最好約為1μm到5μm并在柵極下盡可能小的延展，但是這個距離范圍可以約為0.5μm到3μm。同樣，第二n+區(qū)206延展深度最好約為0.1μm到0.5μm。大于1018cm-3的載流子濃度適合于n+區(qū)206。
p+區(qū)208和90的厚度最好約為0.3μm到2μm，區(qū)208在柵極觸點(diǎn)72下的延展約為3μm到12μm。然而，p+區(qū)208在柵極觸點(diǎn)下面延展的距離根據(jù)特定的應(yīng)用來變化。特別地，在柵極觸點(diǎn)下面p+區(qū)208之間的間隔可用來調(diào)整絕緣層70附近的電場。當(dāng)p+區(qū)208之間的間隔減小時，在絕緣層70附近的電場隨著減小。從1μm到5μm的間隔是適合的。大于1016cm-3的載流子濃度適合于p+區(qū)208和90。選擇漂移層12和p+區(qū)208的摻雜度最好使得漂移層12通過p+/n結(jié)的內(nèi)建電勢和在零柵極偏壓的MOS柵極完全耗盡。
圖5、圖6或圖7方案的工作與在圖2和3中描述的器件是相似的。器件都提供了組合了雙極型導(dǎo)電和MOS柵控制的碳化硅器件。因此，這些備用方案同樣使用了允許柵極電壓以器件發(fā)射極為參照的n型碳化硅襯底。當(dāng)在漂移層中的p型注入?yún)^(qū)用于減少出現(xiàn)在MOS器件柵極絕緣層上的電場時，這些器件同樣增加了擊穿電壓。此外，因?yàn)閭溆梅桨傅腗OS器件是集聚模式器件，可以使用碳化硅的電子集聚層遷移率。因此，可以獲得20倍于反轉(zhuǎn)層載流子遷移率的電子集聚層遷移率。這在MOS器件中提供了低的導(dǎo)通壓降。
依照本發(fā)明的器件的導(dǎo)通伴隨著集電極30上的正偏壓(約3-10V)和在柵極72上的正偏壓(約15-40V)的使用，同時發(fā)射極28保持在地電位。NMOSFET66、86和206的源極在關(guān)斷狀態(tài)時浮置，在工作中高于發(fā)射極電壓接近3V(碳化硅用于p-n結(jié)的前向偏壓降)。在柵極72上的正向偏壓使nMOSFET導(dǎo)通。用于導(dǎo)通器件的柵極電壓(Vg)是15V+Vt+3V，其中Vt是MOS器件的閾值電壓。柵極相對源極的正向偏壓允許電子流從集電極向npn晶體管的基極流動因此前向偏壓它的發(fā)射極-基極結(jié)的通道。通過依靠導(dǎo)通npn晶體管把少數(shù)載流子注入低摻雜的漂移區(qū)，器件獲得高的電流密度工作。因此，這個器件獲得了具有相對低的前向壓降的高電流密度。對于npn晶體管的基極電流限制于MOS晶體管的飽和電流，反過來導(dǎo)致LMBT的電流飽和特性。高的柵極電壓允許高的基極電流進(jìn)入npn晶體管，因此允許高的LMBT飽和電流。
當(dāng)柵極電位與發(fā)射極電位相同時，器件進(jìn)入前向阻斷工作模式。這關(guān)斷了NMOSFET并減少npn晶體管的基極電流到零。在npn晶體管的少數(shù)載流子隨著它們的特性壽命衰退時，器件停止傳送電流并保持集電極電壓。這個電壓由p-基極14到n-漂移區(qū)的結(jié)和p+緩沖/柵極氧化物-n-漂移區(qū)結(jié)來保持。p+區(qū)68、88和208阻止在器件前向阻斷工作模式中在柵極絕緣層中形成高電場。
圖6中器件的制作過程通過圖7A到7H示出。如本領(lǐng)域中的技術(shù)人員從上述討論可知的，用于圖5中器件的制作過程與用于圖6中器件的制作過程相似，主要區(qū)別是臺面的形成和相應(yīng)的注入。因此，用于圖7中器件的制作過程同樣是相似的，主要區(qū)別是n-型和p-型區(qū)掩膜的位置。
制作圖5、6和7中器件的過程示出在圖8A中，厚的n型層12利用例如在美國專利4,912,064中描述的外延生長工藝生長在n+襯底10上，在這里參考了前面全部的公開內(nèi)容。如同上面討論的，可選地使用n-襯底和n+注入以提供n+層10和n-層12。如圖8B中所示，第二p型層14外延生長在第一n型外延層12上。n+區(qū)64形成在p型層14上。n+區(qū)64通過離子注入或外延生長形成。
圖8C示出了通過在n型區(qū)64上形成掩膜100形成臺面的第一步。掩膜100的寬度對應(yīng)于臺面82上部最寬處的尺寸。蝕刻n型區(qū)64、p型層14和掩膜100形成臺面82的上部。掩膜100最好由具有與碳化硅區(qū)相似的蝕刻速率的材料形成。因此，當(dāng)掩膜100蝕刻到碳化硅的暴露部分時形成了傾斜的側(cè)壁。如在本領(lǐng)域中的技術(shù)人員周知的，掩膜100由然后被選擇性加熱的光刻膠層形成以便獲得所要的蝕刻阻力。因此，例如如果掩膜100以與碳化硅相同的速率蝕刻，45度的傾斜側(cè)壁將形成。傾斜側(cè)壁使用在美國專利4,981,551中描述的技術(shù)進(jìn)行蝕刻，在這里參考了前面全部的公開內(nèi)容。
圖8D示出了在通過蝕刻圖8C的掩膜區(qū)形成的第一臺面上形成的第二掩膜102的形成。如同圖8C的掩膜100，確定圖8D的掩膜102的尺寸以便定義臺面82的底部的最大寬度和提供臺階部分84。蝕刻圖8D的結(jié)構(gòu)使得通過蝕刻掩膜102和從p型層14到漂移層12蝕刻的蝕刻過程完成臺面82。如同掩膜100，掩膜102是光刻膠層，其中相對于碳化硅控制光刻膠蝕刻速率以便提供臺面82的傾斜側(cè)壁。
如圖8E所示，p型區(qū)88和90通過使用第三掩膜104進(jìn)行離子注入形成。掩膜104的形成最好放置p型區(qū)88在器件的柵極下面以便使p型區(qū)88延展到p型層14。掩膜14的形成同樣放置p型區(qū)90在臺面82的臺階部分84上。p+注入?yún)^(qū)88和90通過在美國專利5,087,576中描述的方法形成，在這里參考了前面全部的公開內(nèi)容。
在形成p型區(qū)88和90后，圖8F所示，去除掩膜104和形成用于n型區(qū)86的第四掩膜106。掩膜106的形成最好使n型區(qū)86從p型區(qū)延展到器件的柵極。n型區(qū)86通過使用掩膜106的離子注入形成。在形成n型區(qū)86和p型區(qū)88和90后，將結(jié)構(gòu)退火，溫度最好高于1500℃以激活注入離子。
在退火后，通過蝕刻環(huán)繞器件的獨(dú)立臺面結(jié)束器件制作。獨(dú)立臺面(未示出)通過第二層14和第一層12延展進(jìn)入襯底10。另外，獨(dú)立臺面可以通過第二層14延展進(jìn)入第一層12。在這種情況下，離子注入到暴露的n-層12中，深度從約100到5μm，到臺面邊緣的距離約為5μm到500μm。使用的載流子的濃度從5×1015cm-3到1×1017cm-3以環(huán)繞獨(dú)立臺面形成低摻雜p型區(qū)。
在臺面82、n型和p型區(qū)86、88和90形成后，絕緣/氧化層70形成在圖8G所示的外延結(jié)構(gòu)上。絕緣/氧化層70最好使用一種例如在普通許可 的名為“減少在碳化硅的氧化層中缺陷的工藝”的美國專利申請08/554,319中描述的熱氧化工藝，在這里參考了前面全部的公開內(nèi)容，或者一種例如在美國專利5,459,107和美國專利申請08/554,319中描述的淀積氧化工藝，在這里參考了全部的公開內(nèi)容。如果使用了熱氧化工藝，最好的方案是使用碳表面晶片，在這里參考了前面全部的公開內(nèi)容。
這里絕緣/氧化層70形成后，蝕刻該層以提供用于形成導(dǎo)電帶92的開口。本發(fā)明觸點(diǎn)的形成示出在圖8H。柵極觸點(diǎn)通過在絕緣/氧化層70上淀積導(dǎo)電層形成。如圖8H所示，最好是鉬的柵極材料72淀積在絕緣層70上并被構(gòu)圖以便延展在部分n型區(qū)86上。發(fā)射極觸點(diǎn)28和可選導(dǎo)電帶34通過在絕緣層70上形成開口可以同時形成，然后沉積鎳或其它合適的觸點(diǎn)材料在層14和12的暴露部分上。最后，集電極觸點(diǎn)30通過鎳或其它合適的觸點(diǎn)材料的淀積形成在襯底的暴露面上。
在上面描述的關(guān)于圖5到8H的每一個方案中，襯底和各層可以從6H、4H、15R或3C碳化硅組中選擇形成，然而4H碳化硅用于上面描述的器件是最好的。用作歐姆觸點(diǎn)的最好金屬包括鎳、硅化鉭和鉑。另外，鋁/鈦觸點(diǎn)可用于形成本發(fā)明的的歐姆觸點(diǎn)。雖然上面描述了特定的金屬，但是可以使用在本領(lǐng)域中周知的其它金屬形成歐姆觸點(diǎn)。
關(guān)于上面描述的器件外延層和注入?yún)^(qū)的載流子濃度或摻雜水平，p+或n+導(dǎo)電型區(qū)和外延層應(yīng)當(dāng)在不導(dǎo)致過量制造缺陷的情況下盡可能的重?fù)诫s。用于制造p型區(qū)的合適摻雜劑包括鋁、硼或鎵。用于制造n型區(qū)的合適摻雜劑包括氮和磷。鋁是用于p+區(qū)的最好摻雜劑，最好是使用例如上面描述的高溫離子注入把鋁注入在p+區(qū)中，使用的溫度約在1000℃和1500℃之間，最好大于1500℃。達(dá)到3×1017cm-3的載流子濃度是適合n外延層的，然而載流子濃度最好為3×1016cm-3或更小。
如在本領(lǐng)域中技術(shù)人員所理解的，外延層12和14的厚度決定于所要器件的工作特性。此外，這些工作特性受到在多單元器件中使用的單元數(shù)量和幾何形狀的影響。柵極的寬度決定于所要器件的工作特性、獲得這些工作特性所使用單元的數(shù)量和使用單元自己的幾何形狀。
在附圖和說明中，公開了發(fā)明的典型最好方案，雖然使用了特定的術(shù)語，但是僅僅是一般的和描述性的使用，不用于限制性的目的，發(fā)明的范圍在下面的權(quán)利要求中宣布。
權(quán)利要求
1.一種MOS雙極型晶體管，包括在單晶體材料n型碳化硅襯底上的碳化硅npn雙極型晶體管，具有n型漂移層和p型基極層；在上述p型基極層中的碳化硅nMOSFET，包括間隔開的n型源極和漏極區(qū)，同時柵極區(qū)在它們之間并鄰近上述的npn雙極型晶體管，以便當(dāng)上述雙極型晶體管在導(dǎo)電狀態(tài)時為上述npn雙極型晶體管提供基極電流；和用于把在上述源極和漏極之間的電子流轉(zhuǎn)換成空穴電流并注入上述p型基極層中的裝置。
2.一種依照權(quán)利要求1的MOS雙極型晶體管，其中上述用于轉(zhuǎn)換的裝置包括在nMOSFET和npn雙極型晶體管之間在p型基極層中的碳化硅隧道二極管，以便把通過上述nMOSFET的電子流轉(zhuǎn)換為空穴流注入npn雙極型晶體管的基極層。
3.一種依照權(quán)利要求2的MOS雙極型晶體管，其中上述隧道二極管包括具有高于鄰近n型導(dǎo)電源極區(qū)的p型基極層載流子濃度的p型導(dǎo)電碳化硅區(qū)，以便在上述源極區(qū)和p型導(dǎo)電區(qū)之間提供導(dǎo)電p-n隧道結(jié)。
4.一種依照前面任一權(quán)利要求的MOS雙極型晶體管，其中上述碳化硅nMOSFET包括具有鄰近npn雙極型晶體管的柵極槽和源極區(qū)的UMOSFET，以便為上述用于轉(zhuǎn)換的裝置提供電子，其中上述npn雙極型晶體管包括垂直的npn雙極型晶體管。
5.一種依照權(quán)利要求1的MOS雙極型晶體管，其中上述p型基極層在上述n型漂移層上形成了臺面。
6.一種依照權(quán)利要求5的MOS雙極型晶體管，其中上述臺面的側(cè)壁包括臺階部分，其中上述用于轉(zhuǎn)換的裝置包括在上述臺階部分的p型基極層中的p型導(dǎo)電碳化硅區(qū)，其具有高于p型基極層的載流子濃度；和用于電連接上述nMOSFET的n型源極區(qū)到p型導(dǎo)電碳化硅區(qū)的導(dǎo)電帶。
7.一種依照權(quán)利要求5或6的MOS雙極型晶體管，其中上述臺面有傾斜的側(cè)壁，側(cè)壁的斜度提供了與上述減少場聚集效應(yīng)的裝置相關(guān)的預(yù)定摻雜截面分布。
8.一種依照前面任一權(quán)利要求的MOS雙極型晶體管，其中上述nMOSFET是集聚模式nMOSFET。
9.一種依照前面任一權(quán)利要求的MOS雙極型晶體管，進(jìn)一步包括用于減少與上述nMOSFET的絕緣層相關(guān)的場聚集效應(yīng)的裝置。
10.一種依照前面權(quán)利要求的MOS雙極型晶體管，其中用于轉(zhuǎn)換的裝置包括在上述p型基極層中的p型導(dǎo)電碳化硅區(qū)，具有高于p型基極層的載流子濃度；和用于電連接上述nMOSFET的n型源極區(qū)到p型導(dǎo)電碳化硅區(qū)的導(dǎo)電帶。
11.一種依照前面任一權(quán)利要求的MOS雙極型晶體管，其中上述MOS雙極型晶體管包括多個單元以便提供多個電氣并聯(lián)的npn雙極型晶體管。
12.一種依照前面任一權(quán)利要求的MOS雙極型晶體管，其中上述MOS雙極型晶體管形成在4H n型導(dǎo)電單晶體材料碳化硅襯底上。
13.一種MOS雙極型晶體管單元，包括n型單晶體材料碳化硅襯底；鄰近上述n型導(dǎo)電單晶體材料碳化硅襯底的n型碳化硅漂移層，上述n型漂移層具有小于n型碳化硅襯底的載流子濃度；在上述n型碳化硅漂移層上的p型碳化硅基極層；在上述p型基極層中的第一n型碳化硅區(qū)；在上述p型基極層中的柵極槽，通過基極層和第一n型區(qū)延展到漂移層，以便提供n型區(qū)部分作為柵極槽的側(cè)壁部分；在上述柵極槽的底部和側(cè)壁上的絕緣層；在鄰近上述柵極槽排列的基極層中的第二n型碳化硅導(dǎo)電區(qū)；在上述絕緣層上的柵極觸點(diǎn)延展到部分第一n型區(qū)；在上述碳化硅襯底與漂移層相對的表面上的集電極觸點(diǎn)；在上述基極層中的p型碳化硅區(qū)，在上述第一n型區(qū)和第二n型區(qū)之間排列，上述p型區(qū)具有高于p型基極層的載流子濃度以便把流過第一n型區(qū)的電子轉(zhuǎn)變成空穴注入p型基極層；和在上述第二n型碳化硅區(qū)上的發(fā)射極觸點(diǎn)。
14.依照權(quán)利要求13的單元，進(jìn)一步包括在上述n型碳化硅漂移區(qū)中在柵極槽底部的p型碳化硅區(qū)，具有高于p型基極層的載流子濃度。
15.依照權(quán)利要求13或14的單元，其中上述p型區(qū)和第一n型區(qū)形成p-n結(jié)以便提供隧道二極管。
16.依照權(quán)利要求13、14或15的單元，進(jìn)一步包括在上述第一n型區(qū)和p型區(qū)之間的導(dǎo)電帶，以便提供p型區(qū)到第一n型區(qū)的電連接。
17.一種MOS雙極型晶體管單元，包括n型單晶體材料碳化硅襯底；鄰近上述n型導(dǎo)電單晶體材料碳化硅襯底的n型碳化硅漂移層，上述n型漂移層具有小于n型碳化硅襯底的載流子濃度；在上述n型碳化硅漂移層上形成的p型外延碳化硅基極層；在上述p型基極層中鄰近與n型碳化硅漂移層相對的表面形成的第一碳化硅n型區(qū)，其中上述p型外延碳化硅基極層形成為具有側(cè)壁的臺面，該側(cè)壁通過上述p型外延碳化硅基極層延展到n型漂移層；在上述n型漂移層上形成并排列在側(cè)壁的絕緣層；在上述漂移層中鄰近臺面?zhèn)缺谛纬傻牡诙型導(dǎo)電碳化硅區(qū)，上述第二n型導(dǎo)電區(qū)具有高于漂移層的載流子濃度；在上述絕緣層上的柵極觸點(diǎn)延展到部分第一n型區(qū)；在上述碳化硅襯底相對漂移層的表面上的集電極觸點(diǎn)；在上述基極層中的第一p型碳化硅區(qū)和鄰近第二n型導(dǎo)電區(qū)形成的第二p型區(qū)并延展進(jìn)入第二n型導(dǎo)電區(qū)下面的n型漂移區(qū)和柵極觸點(diǎn)下面，上述第一和第二p型區(qū)是電連接的并具有高于p型外延基極層的載流子濃度，形成p型區(qū)以便把流過上述n型區(qū)的電子轉(zhuǎn)變成空穴注入p型基極層；在上述側(cè)壁底部形成的導(dǎo)電帶，以便電連接第二n型導(dǎo)電區(qū)和第一p型碳化硅區(qū)；和在上述第一n型碳化硅區(qū)上的發(fā)射極觸點(diǎn)。
18.依照權(quán)利要求17的單元，其中第一和第二p型碳化硅區(qū)包括形成在鄰近上述臺面?zhèn)缺诤偷诙型導(dǎo)電區(qū)的基極層中的p型碳化硅的連續(xù)區(qū)并延展進(jìn)入柵極觸點(diǎn)下面。
19.依照權(quán)利要求17或18的單元，其中所述側(cè)壁的斜度小于60°。
20.依照權(quán)利要求17、18或19的單元，其中選擇側(cè)壁的斜度以便當(dāng)p型離子在上述漂移層中以預(yù)定深度注入時產(chǎn)生第二p型碳化硅區(qū)。
21.依照權(quán)利要求17、18、19或20的單元，其中上述側(cè)壁包括兩個側(cè)壁以便在臺面的側(cè)壁提供臺階；其中上述第一和第二p型碳化硅區(qū)包括在鄰近上述臺階的p型外延基極層中形成的第一p型碳化硅區(qū)；和在鄰近上述第二n型導(dǎo)電區(qū)的n型漂移層中形成的第二p型碳化硅區(qū)，延展進(jìn)入柵極觸點(diǎn)下的n型漂移層中并延展到p型基極層。
22.依照權(quán)利要求21的單元，其中形成上述第二p型區(qū)以便暴露在漂移層的表面上，其中上述導(dǎo)電帶電連接第一p型區(qū)和第二p型區(qū)、第二n型區(qū)。
23.依照權(quán)利要求22的單元，進(jìn)一步包括形成在上述漂移層和臺階之間的臺面?zhèn)缺谏系慕^緣層并延展到臺階上，其中在絕緣層上形成導(dǎo)電帶。
24.依照權(quán)利要求17到23中任一權(quán)利要求的單元，其中上述第二p型區(qū)延展到柵極觸點(diǎn)下面的距離約為3μm到12μm。
25.依照權(quán)利要求17到24中任一權(quán)利要求的單元，其中上述第二n型導(dǎo)電區(qū)延展進(jìn)入n型漂移層的距離約為0.3μm到5μm。
26.依照權(quán)利要求13到25中任一權(quán)利要求的單元，其中上述p型基極層的厚度約為0.3μm到5μm。
27.依照權(quán)利要求13到26中任一權(quán)利要求的單元，其中上述n型漂移層的厚度約為3μm到500μm。
28.依照權(quán)利要求13到27中任一權(quán)利要求的單元，其中上述n型漂移層的載流子濃度約為1012cm-3到1017cm-3。
29.依照權(quán)利要求13到28中任一權(quán)利要求的單元，其中上述p型基極層的載流子濃度約為1016cm-3到1018cm-3。
30.一種MOS柵極雙極型晶體管，包括多個權(quán)利要求13到29中任一權(quán)利要求所述的單元。
31.一種形成MOS雙極型晶體管的方法，包括在n型導(dǎo)電單晶體材料碳化硅襯底上形成n型碳化硅漂移層，上述n型漂移層具有小于n型碳化硅襯底的載流子濃度；在上述n型碳化硅漂移層上形成p型碳化硅基極層；在上述p型基極層中形成第一n型碳化硅區(qū)；在上述p型基極層中形成第一柵極槽并通過基極層和第一n型區(qū)延展到漂移層以便提供部分n型區(qū)作為柵極槽的部分側(cè)壁；在上述柵極槽的底部和側(cè)壁形成絕緣層；在鄰近柵極槽排列的上述基極層中形成的第二n型導(dǎo)電碳化硅區(qū)；在上述絕緣層上形成柵極觸點(diǎn)并延展到部分第一n型區(qū)之上；在上述碳化硅襯底相對漂移層的表面上形成集電極觸點(diǎn)；在上述基極層中形成并排列在第一n型區(qū)和第二n型區(qū)之間的p型碳化硅區(qū)，上述p型區(qū)具有高于p型基極層的載流子濃度，以便把流過上述第一n型區(qū)的電子轉(zhuǎn)變成空穴注入p型基極層；和在上述第二n型碳化硅區(qū)上形成發(fā)射極觸點(diǎn)。
32.一種依照權(quán)利要求31的方法，進(jìn)一步包括在上述n型碳化硅漂移區(qū)中在柵極槽底部形成p型碳化硅區(qū)并具有高于p型基極層的載流子濃度。
33.一種依照權(quán)利要求31或32的方法，其中形成上述p型區(qū)的步驟包括形成與第一n型區(qū)形成p-n結(jié)的p型區(qū)，以便提供隧道二極管。
34.一種依照權(quán)利要求31的方法，進(jìn)一步包括在上述第一n型區(qū)和p型區(qū)之間形成導(dǎo)電帶以便提供上述p型區(qū)到第一n型區(qū)的電氣連接。
35.一種依照權(quán)利要求31的方法，進(jìn)一步包括形成多個權(quán)利要求18單元的步驟，以便提供多個電氣并聯(lián)的MOS柵極雙極型晶體管。
36.一種依照權(quán)利要求31的方法，其中在n型導(dǎo)電單晶體材料碳化硅襯底上形成n型碳化硅漂移層的上述步驟包括在碳化硅襯底中注入離子，以便在襯底中和在襯底的漂移層中提供高的載流子濃度區(qū)。
37.一種形成MOS柵極雙極型晶體管的方法，包括步驟在n型單晶體材料碳化硅襯底上形成n型碳化硅漂移層；在n型碳化硅漂移層上形成p型碳化硅基極層；通過第一掩膜注入離子以便在基極層中形成n型碳化硅區(qū)用于提供發(fā)射極區(qū)和漏極區(qū)；通過第二掩膜注入離子以便鄰近源極區(qū)形成p型碳化硅區(qū)；通過部分n型源極區(qū)和基極層蝕刻出槽并進(jìn)入漂移層以提供柵極槽；在暴露的基極層和槽表面上形成絕緣層；在槽中和基極層上構(gòu)圖形成歐姆觸點(diǎn)以便提供柵極觸點(diǎn)；去除部分絕緣層以暴露形成在基極層中的發(fā)射極區(qū)；在暴露的發(fā)射極區(qū)上形成發(fā)射極觸點(diǎn)；和在碳化硅襯底相對漂移層的表面上形成源極/發(fā)射極觸點(diǎn)。
38.一種依照權(quán)利要求37的方法，其中通過掩膜層注入的步驟之后是對所得結(jié)構(gòu)在大于1500℃退火的步驟。
39.一種依照權(quán)利要求37的方法，進(jìn)一步包括步驟在槽底部下面的n型漂移層中形成p型碳化硅區(qū)的步驟。
40.一種依照權(quán)利要求37的方法，進(jìn)一步包括步驟暴露在基極層中形成的部分n型源極區(qū)和高載流子濃度的p型區(qū)；在n型源極區(qū)和p型區(qū)的暴露部分上形成導(dǎo)電帶以電連接n型源極區(qū)到p型區(qū)。
41.一種依照權(quán)利要求37的方法，其中上述注入離子形成n型源極和發(fā)射極區(qū)的步驟包括從氮和磷的組中選擇注入離子的步驟。
42.一種依照權(quán)利要求37的方法，其中上述注入離子形成p型高載流子濃度區(qū)的步驟包括從鋁、硼或鎵的組中選擇注入離子的步驟。
43.一種依照權(quán)利要求37的方法，其中上述在n型單晶體材料碳化硅襯底上形成n型碳化硅漂移層包括步驟形成n型碳化硅襯底；和在碳化硅襯底中注入離子以便在襯底中和在襯底中的漂移層中提供高載流子濃度區(qū)。
全文摘要
提供了一種MOS雙極型晶體管,其中包括在n型體材料單晶碳化硅襯底上形成的碳化硅npn雙極型晶體管并有n型漂移層和p型基極層?；鶚O層最好是通過外延生長形成的臺面。碳化硅nMOSFET鄰近npn雙極型晶體管形成,使得施加電壓到nMOSFET柵極的電壓導(dǎo)致npn雙極型晶體管進(jìn)入導(dǎo)電狀態(tài)。nMOSFET有源極和漏極以便當(dāng)雙極型晶體管在導(dǎo)電狀態(tài)時為npn雙極型晶體管提供基極電流。同樣包括用于把在源極和漏極之間的電子流轉(zhuǎn)換為空穴注入p型基極層的裝置。提供了用于減少與上述nMOSFET的絕緣層相關(guān)的場集聚效應(yīng)的裝置。
文檔編號H01L21/331GK1260068SQ98806110
公開日2000年7月12日 申請日期1998年6月10日 優(yōu)先權(quán)日1997年6月12日
發(fā)明者R·辛格, J·W·帕莫爾 申請人:克里研究公司