專利名稱：集成電路器件中的互連的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路器件，特別涉及這些器件所需的導(dǎo)電互連方法。
集成電路的各種電路元件，如晶體管，二極管和電阻器，在包含集成電路的半導(dǎo)體芯片中已被制成，必須互連這些電路元件以構(gòu)成集成電路。通常，在例如硅的半導(dǎo)體芯片表面設(shè)置導(dǎo)體，合適的圖形和絕緣來(lái)完成互連。
隨著芯片中電路元件密度增大，構(gòu)成互連的導(dǎo)體的寬度和深度會(huì)減小，因此通常測(cè)量這些深度尺寸范圍在納米(nm)級(jí)，而寬度尺寸范圍是零點(diǎn)幾微米，此外，為使互連保持在所要求的低電阻，用例如金屬的導(dǎo)電率高的導(dǎo)體已變得越來(lái)越重要。金屬的構(gòu)圖，特別是實(shí)現(xiàn)所要求的各種尺寸是極困難的。為了把金屬導(dǎo)體構(gòu)成互連網(wǎng)絡(luò)圖形，鑲嵌方法成了通用方法。這種方法中，首先在硅芯片頂表面上淀積絕緣層，之后，用標(biāo)準(zhǔn)的光刻和反應(yīng)離子腐蝕(RIE)法對(duì)該絕緣層構(gòu)圖，形成按規(guī)定互連圖形的溝槽。之后，在絕緣層表面上淀積所要求的金屬導(dǎo)體層，以填在已腐蝕形成的溝槽內(nèi)。之后，對(duì)表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，使表面平整，只留下溝槽內(nèi)的金屬。在該拋光中，絕緣材料作為停止層。溝槽中形成的導(dǎo)電圖形通常包括能密封電路元件的較窄的線和要求較大電流時(shí)能提供較小電阻路徑的較寬的線。而且，絕緣層中要填充的開(kāi)口圖形應(yīng)包括兩類溝槽，一類是在10與100微米之間的較寬的溝槽，另一類是尺寸為零點(diǎn)幾微米的較窄的溝槽。在用CMP平整表面時(shí)會(huì)出現(xiàn)在較寬的溝槽中淀積金屬層時(shí)金屬層太薄而呈現(xiàn)凹坑的問(wèn)題。由于金屬層通常很薄，凹坑會(huì)使其導(dǎo)電率明顯降低。
為避免出現(xiàn)凹坑，通常在寬溝中插入細(xì)長(zhǎng)的絕緣材料線或絕緣材料條，以使溝槽中絕緣區(qū)之間的間距變窄，用作在溝槽中進(jìn)行CMP的停止層，以減少凹坑。但是，該設(shè)計(jì)方法會(huì)使芯片面積增大百分之幾，而且，使常規(guī)金屬RIE法構(gòu)成的布圖范圍與鑲嵌金屬化法所用的布圖范圍不能兼容。
此外，包含這些線條的待腐蝕的圖形設(shè)計(jì)是極其復(fù)雜，在設(shè)計(jì)中設(shè)計(jì)者必須付出更多的努力。本發(fā)明提供了一種解決該凹坑問(wèn)題的方法，能用極簡(jiǎn)單的方法完成設(shè)計(jì)。
本發(fā)明用多個(gè)局部的獨(dú)立栓，最好按棋盤(pán)圖形交錯(cuò)設(shè)置的局部的獨(dú)立栓代替為減小寬溝槽間隔用的中間絕緣材料細(xì)長(zhǎng)線或細(xì)條。該局部圖形的執(zhí)行軟件開(kāi)發(fā)要比常規(guī)的細(xì)長(zhǎng)圖形容易得多。
本發(fā)明的一個(gè)方案涉及集成電路器件，它包括其中已形成有要互連的多個(gè)電路元件的半導(dǎo)體芯片，芯片表面上的互連網(wǎng)絡(luò)，該芯片包括有較寬和較窄溝槽的絕緣材料層和填充溝槽的導(dǎo)電材料層，其特征是，較寬溝槽包括多個(gè)絕緣材料的局部栓。
本發(fā)明的另一方案涉及包含集成電路的半導(dǎo)體芯片頂表面上形成導(dǎo)電互連的方法，包括以下步驟在半導(dǎo)體芯片頂表面上淀積絕緣材料層；在絕緣材料層中形成基本上相當(dāng)于規(guī)定的互連圖形的溝槽圖形，在至少一些溝槽中留下多個(gè)獨(dú)立的絕緣層栓；用導(dǎo)電材料層覆蓋半導(dǎo)體芯片頂表面；對(duì)覆蓋的芯片頂表面進(jìn)行化學(xué)機(jī)械拋光至絕緣層和獨(dú)立栓為了留下基本在該溝槽中的導(dǎo)電層。
從以下結(jié)合附圖所作的更詳細(xì)說(shuō)明中將能更好地理解發(fā)明。


圖1是展示構(gòu)成互連網(wǎng)用的鑲嵌方法進(jìn)行之前在較寬溝槽中用的常規(guī)填充示意圖。
圖2是按本發(fā)明的較寬溝槽中用的填充示意圖。
圖1是高密度集成電路器件10的互連網(wǎng)絡(luò)中用的較寬溝槽中插入的絕緣材料的常規(guī)圖形的頂視圖。絕緣材料側(cè)壁10A與10B之間的間隔限定溝槽11的總寬度W，它通常的寬度范圍是10至100微米。為了避免出現(xiàn)凹坑要減小該間隔，通常是插入另外的絕緣材料的細(xì)長(zhǎng)線12A、12B和12C；每根細(xì)線的寬度范圍一般是1至5微米，由溝槽寬度確定。
圖2是按本發(fā)明的具有在絕緣體側(cè)壁20A與20B之間的溝槽21的集成電路20的部分頂視圖。通常每個(gè)為一平方微米大的多個(gè)絕緣栓22在絕緣側(cè)壁20A與20B之間最好按所示的棋盤(pán)圖形以彼此間隔幾倍栓寬度的間距排列。當(dāng)然，也可按其它圖形排列。由于能用兩個(gè)槽的交叉區(qū)不變的圖形，因此用于設(shè)置這種圖形的軟件很簡(jiǎn)單，而在圖1所示的細(xì)長(zhǎng)線圖形中，為了避免電流路徑中斷必須改變兩個(gè)槽的交叉區(qū)。
從而可知，絕緣栓的尺寸，形狀和密度能在一個(gè)大范圍內(nèi)變化。通常可用的絕緣材料有氧化硅或硅酸鹽玻璃。盡管發(fā)明與用于構(gòu)成互連的絕緣材料或?qū)w的實(shí)際選擇無(wú)關(guān)。但是，通常所用的導(dǎo)電材料是選自由Al,AlCu,AlCuSi,Cu,W，摻雜的多晶硅和金屬硅化物組成的材料組。絕緣材料通常也選自氧化硅，氮化硅，硅酸鹽玻璃和有機(jī)介質(zhì)材料組成的組。
而且可根據(jù)實(shí)際的設(shè)計(jì)適當(dāng)選擇栓的尺寸、形狀和間隔。通常，栓的長(zhǎng)和寬均為零點(diǎn)幾微米，間隔是其寬度和長(zhǎng)度的幾倍。這些尺寸可在CMP處理期間按凹坑數(shù)量選擇。而且可以用增大溝槽深度來(lái)補(bǔ)償與用常規(guī)金屬RIE處理而產(chǎn)生的金屬線相比而增大的薄層電阻。用RIE(金屬面積-填充圖形面積)/RIE金屬面積能容易地得出補(bǔ)償系數(shù)，這就允許按照常規(guī)金屬RIE設(shè)計(jì)規(guī)則再加上計(jì)算機(jī)產(chǎn)生的要填充的圖形產(chǎn)生布圖。
權(quán)利要求
1．一種集成電路器件，包括其中已形成有待互連的多個(gè)電路元件的半導(dǎo)體芯片；在芯片表面上的互連網(wǎng)絡(luò)，該芯片包括有多個(gè)較寬和較窄溝槽的絕緣材料層和填充溝槽的導(dǎo)電層，其特征是，所述較寬溝槽包括多個(gè)絕緣材料的局部栓。
2．按權(quán)利要求1的集成電路器件，其中，所述絕緣材料的局部栓按棋盤(pán)圖形排列。
3．按權(quán)利要求1的集成電路器件，其中，所述栓的長(zhǎng)和寬的尺寸為零點(diǎn)幾微米。
4．按權(quán)利要求3的集成電路器件，其中，所述栓相互之間的間距至少是每個(gè)栓的長(zhǎng)度和寬度的幾倍。
5．按權(quán)利要求1的集成電路器件，其中，絕緣材料選自由氧化硅，氮化硅，硅酸鹽玻璃和有機(jī)材料組成的材料組。
6．按權(quán)利要求5的集成電路器件，其中，導(dǎo)電材料選自由Al,AlCu,AlCuSi,Cu,W，金屬硅化物和摻雜多晶硅組成的材料組。
7．按權(quán)利要求6的集成電路器件，其中，局部栓按棋盤(pán)圖形排列，彼此之間的間距是每個(gè)栓的長(zhǎng)度和寬度的幾倍。
8．一種在包含集成電路的半導(dǎo)體芯片頂表面上形成導(dǎo)電互連的方法，包括以下步驟半導(dǎo)體芯片頂表面上淀積絕緣材料層；在絕緣層中形成基本上相當(dāng)于所要求的互連圖形的溝槽圖形，在至少一些溝槽中留下多個(gè)絕緣材料層的獨(dú)立栓；用導(dǎo)電材料層覆蓋半導(dǎo)體芯片的頂表面；拋光覆蓋芯片的頂表面至絕緣層和獨(dú)立栓，在溝槽中留下基本的導(dǎo)電層。
9．按權(quán)利要求8的方法，其中，拋光步驟包括化學(xué)機(jī)械拋光。
10．按權(quán)利要求9的方法，其中，溝槽圖形包括較寬和較窄的溝槽和在較寬溝槽中僅留下的所述獨(dú)立栓。
11．按權(quán)利要求9的方法，其中，在較寬溝槽內(nèi)按棋盤(pán)圖形形成所述的獨(dú)立栓。
12．按權(quán)利要求11的方法，其中，所述栓彼此之間的間距是獨(dú)立栓的長(zhǎng)度和寬度的幾倍。
13．按權(quán)利要求12的方法，其中，所述栓的長(zhǎng)度和寬度均為零點(diǎn)幾微米。
14．按權(quán)利要求13的方法，其中，導(dǎo)電層材料選自由Al,AlCu,AlCuSi,Cu,W，金屬硅化物和摻雜多晶硅組成的材料組，絕緣層材料選自由氧化硅，氮化硅，硅玻璃和有機(jī)材料構(gòu)成的組。
全文摘要
用鑲嵌法形成集成電路器件的導(dǎo)電互連網(wǎng),在絕緣層(20A,20B)中的較寬溝槽(21)中設(shè)置絕緣栓22的陣列,以防止用化學(xué)機(jī)械拋光平面化表面時(shí)在金屬導(dǎo)電路徑中產(chǎn)生凹坑。
文檔編號(hào)H01L21/768GK1233076SQ98125600
公開(kāi)日1999年10月27日 申請(qǐng)日期1998年12月18日 優(yōu)先權(quán)日1997年12月22日
發(fā)明者沃爾夫?qū)げ窦{, 馬丁·高爾, 彼得·韋甘德 申請(qǐng)人:西門(mén)子公司