專利名稱：制造電容器的叉型下電極的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamic random accessmemory，DRAM)的方法，特別是涉及一種制造DRAM中的電容器的叉型下電極的方法。
降低DRAM的晶片的大小，使其集成度與存儲(chǔ)容量增加是目前的趨勢(shì)。DRAM的尺寸減小，DRAM中的電容器也會(huì)相應(yīng)地縮小。
DRAM的存儲(chǔ)單元一般而言包括存儲(chǔ)電容器與存取晶體管。隨著高度集成度的DRAM的出現(xiàn)，元件的尺寸越變?cè)叫?，連帶使得每一個(gè)單獨(dú)的存儲(chǔ)單元所能使用的面積變得很小。也使得存儲(chǔ)單元的電容量隨著電容器的面積的減少而減少。
現(xiàn)有技術(shù)的具有較大的下電極表面積的電容器包括制造堆疊型電容器與冠狀電容器。不過一種表面積更大，且結(jié)構(gòu)比現(xiàn)有技術(shù)的冠狀結(jié)構(gòu)穩(wěn)定的電容器的制造方法還是有其需要的。
本發(fā)明提供一種在基底上制造電容器的叉型下電極的方法。本方法包括在基底上形成一第一介電層；在第一介電層上形成一層氮化物層；在氮化物層上形成一個(gè)第二介電層；對(duì)第一介電層、氮化物層、與第二介電層進(jìn)行構(gòu)圖與蝕刻的步驟，直到基底露出，以形成接觸窗開口；在接觸窗開口中與第二介電層之上形成第一導(dǎo)電層；移除第二介電層上的第一導(dǎo)電層的一部份，以在接觸窗開口中形成導(dǎo)電插塞；對(duì)緊鄰導(dǎo)電插塞的第二介電層的部分進(jìn)行構(gòu)圖與蝕刻的操作，直到到達(dá)氮化物層為止，以形成兩個(gè)區(qū)域，其底部為氮化物層，一邊是導(dǎo)電插塞，另一邊是第二介電層；在第二介電層、氮化物層、與導(dǎo)電插塞上形成與其所包圍的區(qū)域共形的第二導(dǎo)電層；移除第二介電層與導(dǎo)電插塞上的第二導(dǎo)電層的一部份；以及移除第二介電層的剩余部分。
為使本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合附圖作詳細(xì)說明。附圖中

圖1到圖7繪示的是半導(dǎo)體基底的剖面圖，分別顯示出本發(fā)明中形成DRAM存儲(chǔ)單元的步驟；
圖8A與圖8B分別繪示現(xiàn)有技術(shù)的堆疊型電極與冠狀電極。
接著，將對(duì)本發(fā)明結(jié)合附圖作詳細(xì)說明。本發(fā)明提供一種叉形電容器的制造方法，該電容器的存儲(chǔ)單元電容量較大且適用性較好。
請(qǐng)參照?qǐng)D1，其中繪示的是半導(dǎo)體的基底100?；?00可以是半導(dǎo)體的晶圓，晶圓上會(huì)有有源元件與無源元件，且晶圓上會(huì)有各種物質(zhì)堆成許多層?！盎住边@個(gè)詞并包括半導(dǎo)體晶圓上的元件與在晶圓上的各層。
請(qǐng)參照?qǐng)D1，在基底100上形成一層第一介電層102，可以使用傳統(tǒng)的化學(xué)氣相沉積法。第一介電層102的材料可為氧化硅，硼磷硅玻璃(borophosilicate，BPSG)，旋涂式玻璃(spin-on-glass，SOG)，或上述材料的其它復(fù)合材料。第一介電層的厚度在本實(shí)施例中使用約1000埃到約2000埃之間。
接著，使用現(xiàn)有技術(shù)的方式在第一介電層102之上形成一層氮化硅層104。在本實(shí)施例中，氮化硅層104是使用低壓化學(xué)氣相沉積法(LPCVD)所沉積，沉積的氣體源是SiH2Cl2，溫度則是在約700℃到約800℃之間，壓力則是在約0.1乇到約1乇之間。氮化硅層104的厚度則是在約50埃到約200埃之間。氮化硅層是用以當(dāng)作蝕刻終止層。
接著，在氮化硅層104上沉積一層第二介電層106。第二介電層106可使用氧化硅，硼磷硅玻璃，旋涂式玻璃或包括上述材料的其它復(fù)合材料。第二介電層的厚度在本實(shí)施例中使用約4000埃到約15000埃之間。
請(qǐng)參照?qǐng)D2，其中有一接觸窗開口108，是使用傳統(tǒng)的光刻與蝕刻步驟所做。其中第二介電層106，氮化硅層104與第一介電層102均被回蝕，以形成此接觸窗開口108?？山逵稍诘诙殡妼?06上沉積一層例如光致抗蝕劑層以實(shí)現(xiàn)這一步驟。接著，再將光致抗蝕劑層構(gòu)圖并顯影，以使接觸窗開口108露出來。最后，對(duì)第二介電層106，氮化硅層104，以及第一介電層102作一個(gè)或更多的各向異性蝕刻步驟，直到蝕刻到基底100為止。接觸窗開口108一般會(huì)開在DRAM存儲(chǔ)單元的存取晶體管的漏極之上。
請(qǐng)參照?qǐng)D3，在接觸窗開口108中，第二介電層106上沉積并同時(shí)摻雜一層摻雜的多晶硅層。在本實(shí)施例中，此多晶硅層是由傳統(tǒng)的化學(xué)氣相沉積法所形成。接著，可以用反應(yīng)性離子蝕刻法(reactive ion etching，RIE)或化學(xué)機(jī)械研磨法(chemical mechanical polishing，CMP)來蝕刻多晶硅層。蝕刻的步驟會(huì)在蝕刻到第二介電層106的時(shí)候停止，而留下接觸窗開口108中的摻雜的多晶硅插塞110。
請(qǐng)參照?qǐng)D4，使用傳統(tǒng)的光刻腐蝕步驟，并以氮化硅層104為蝕刻終點(diǎn)來去除第二介電層106在多晶硅插塞110的四周與旁邊的部分。這樣，多晶硅插塞110的頂端就會(huì)暴露出來。這樣便形成一個(gè)由剖面?zhèn)纫晥D來看會(huì)是兩個(gè)U形區(qū)112的區(qū)域，且其底部為氮化硅層104，一邊為暴露出的多晶硅插塞110，另一邊為第二介電層106。且U形區(qū)的寬度在約1500埃到約3000埃之間。
請(qǐng)參照?qǐng)D5，在多晶硅插塞110暴露出來的部分，氮化硅層104，與第二介電層106上另外再使用傳統(tǒng)的化學(xué)沉積法形成一層摻雜的多晶硅層114。這層多晶硅層114不會(huì)完全填滿U形區(qū)112。這層多晶硅層114在約400埃時(shí)為最佳。
請(qǐng)參照?qǐng)D6，使用傳統(tǒng)的光刻與蝕刻工藝或化學(xué)機(jī)械研磨法將第二介電層106與多晶硅插塞110上的多晶硅層114磨除。
請(qǐng)參照?qǐng)D7，以傳統(tǒng)的蝕刻步驟將第二介電層106剩余的部分去掉。第二介電層106可用如傳統(tǒng)的氧化物濕蝕刻法來移除。蝕刻劑可用稀釋的氫氟酸溶液或氣體。
這樣便可形成電容器的叉形下電極。該叉形下電極與圖8A中的堆疊型電極116與圖8B中的冠狀電極118比較起來有較大的儲(chǔ)存電荷的面積。此外，叉形下電極由于所需的多晶硅層114的沉積時(shí)間短，所以產(chǎn)量大。
通常在多晶硅層114上會(huì)沉積一層像氮化物/氧化物(NO)或氧化物/氮化物/氧化物(ONO)的薄介電層。然后再將一層多晶硅層沉積在薄介電層上，以形成電容器的上電極。其它的本發(fā)明的后續(xù)步驟在此就不再詳述。
雖然本發(fā)明已結(jié)合一優(yōu)選實(shí)施例揭露如上，但是其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作出各種更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)由后附權(quán)利要求界定。
權(quán)利要求
1.一種制造電容器的叉型下電極的方法，該電容器位于一基底，該方法包括在該基底之上形成一第一介電層；在該第一介電層上形成一氮化物層；在該氮化物層上形成一第二介電層；對(duì)該第一介電層，該氮化物層，該第二介電層進(jìn)行構(gòu)圖與蝕刻的步驟，直到該基底露出，從而形成一個(gè)接觸窗開口；在該接觸窗開口中形成一導(dǎo)電插塞；對(duì)該導(dǎo)電插塞旁的第二介電層進(jìn)行構(gòu)圖與蝕刻的步驟，以形成兩個(gè)區(qū)域，其中該區(qū)域是由該氮化物層、該導(dǎo)電插塞、與該第二介電層所圍繞；在該第二介電層、該氮化物層、該導(dǎo)電插塞上形成與該區(qū)域的形狀共形的一導(dǎo)電層；移除該導(dǎo)電層在該第二介電層上與該導(dǎo)電插塞的部分；以及移除該第二介電層剩余的部分。
2.如權(quán)利要求1所述的制造電容器的叉型下電極的方法，其中，該第一介電層與該第二介電層為氧化硅，硼磷硅玻璃，旋涂式玻璃，或其它包括上述物體的混合物。
3.如權(quán)利要求1所述的制造電容器的叉型下電極的方法，其中，該導(dǎo)電插塞與該導(dǎo)電層由即時(shí)摻雜多晶硅形成。
4.如權(quán)利要求1所述的制造電容器的叉型下電極的方法，其中該氮化物層為氮化硅。
5.如權(quán)利要求1所述的制造電容器的叉型下電極的方法，還包括下列步驟在該叉型下電極上沉積一第三介電層；以及在該第三介電層上形成一上電極。
全文摘要
一種制造電容器的叉型下電極的方法,該電容器位于一基底,該方法包括在基底上依次形成第一介電層、氮化物層、第二介電層;對(duì)上述各層構(gòu)圖與蝕刻,直到基底露出,形成接觸窗開口;在開口中形成導(dǎo)電插塞;對(duì)導(dǎo)電插塞旁的第二介電層進(jìn)行構(gòu)圖與蝕刻以形成兩個(gè)區(qū)域,其中該區(qū)域由氮化物層、導(dǎo)電插塞與第二介電層圍繞;形成共形的導(dǎo)電層;移除導(dǎo)電層在第二介電層上與導(dǎo)電插塞的部分;以及移除第二介電層剩余的部分。
文檔編號(hào)H01L21/311GK1250946SQ98124128
公開日2000年4月19日 申請(qǐng)日期1998年11月10日 優(yōu)先權(quán)日1998年10月13日
發(fā)明者林大成 申請(qǐng)人:世大積體電路股份有限公司