專利名稱：具有高熔點金屬硅化物膜的半導體裝置制造方法
技術領域：
本發(fā)明涉及一種具有高熔點金屬硅化物膜，比如具有高耐熱性和較少的殘余缺陷的TiSi2膜的半導體裝置制造方法。
目前，在制造具有MOS晶體管或類似物的半導體裝置時，通常作法是某一加工步驟中在硅襯底表面選擇性地形成一種高熔點的金屬硅化物膜，比例TiSi2膜，以便降低元件線路的電阻。然而，在形成高熔點金屬硅化物膜的過程中，硅襯底表面的硅因與鈦反應而被消耗掉。因此，當在要形成高熔點金屬硅化物膜的區(qū)域內形成一個淺結時，可以理解高熔點金屬硅化物膜到達結點處時會產生結點損壞。相應地，為了抑制在MOS晶體管中的短通道效應(通過縮短通道的長度以降低閾值)，在半導體裝置中就要求形成淺結，對這樣的半導體，就必須防止由這類高熔點金屬硅化物引起的結損壞。
相應地，已提出一種可用于防止硅襯底中結損壞的出現(xiàn)的方法。即在硅襯底的表面選擇性地形成一層硅膜并用這層硅膜形成高熔點金屬硅化物膜(見日本公開特許公報(JP-A)No.平6-61180)。

圖1A到1C上述專利中所描述的傳統(tǒng)電極形成方法按加工順序排列的截面圖。
在該專利所描述的傳統(tǒng)電極形成方法中，首先，如圖1A所示，形成有如下組成部分元件分離氧化物膜62,P-井區(qū)域63，位于P型硅襯底61的表面的N+源-漏區(qū)域64，柵極絕緣膜65，門電極66以及P型硅襯底61上的氧化物間隔膜67。
接著，如圖1B所示，在要硅化的區(qū)域的每一表面上選擇性地形成沒有引入雜質的非摻雜硅膜68，或如在此例中分別形成于源-漏區(qū)域64的表面和門電極66的表面。然后，在包括硅膜68在內的區(qū)域上形成作為金屬膜的鈦膜69。
然后如圖1C所示，對鈦膜69與硅膜68進行熱處理，鈦膜69與硅膜68相互作用。這樣，一層TiSi2膜在源-漏區(qū)域64與門電極66的表面上形成。然后將未反應的鈦膜69通過選擇性刻蝕除去。
按照這種傳統(tǒng)方法，由于TiSi2膜在硅膜68存在的區(qū)域內形成，硅襯底61或在較低層上的類似物，尤其是源-漏區(qū)域64中的硅都會被消耗。這樣，源-漏區(qū)域64中的PN結損壞就被避免了。
最近，在各種半導體裝置中，芯片速度提高，尺寸減小的種種進展不斷出現(xiàn)。然而，當芯片尺寸減小時，由于存在各個具有不同的功能的芯片，比如存儲器件，邏輯器件，等等，則即使單個器件能夠以高速工作，但由于它們的接觸部分處的寄生電阻或寄生電容，整個系統(tǒng)速度的提高還是易受到抑制。
當具有不同功能的器件被組裝在單一一個芯片中時，如上所描述的在器件接觸部分處的速度提高的損失就會得到抑制。而且，對于芯片的尺寸，由于裝配而造成的尺寸增加已不再是問題，進行有效的最小化已成為可能。
但是在制造存儲器件與邏輯器件集成化的半導體裝置時，由于TiSi2膜在半導體裝置中的形成，對于不同器件的加工過程不易統(tǒng)一。這樣，在邏輯器件中，為了速度提高就必須在源一漏和門電極區(qū)域上形成一層TiSi2膜以降低這兩部分的電阻。另一方面，在具有高集成度的DRAM中，為了在夾層絕緣膜上存儲信息就必須在MOS晶體管形成之后形成一個電容部分。為了形成電容部分，需要進行高溫熱處理或類似處理以形成電容絕緣膜。這樣，在按照以前公開發(fā)表的技術形成半導體裝置中TiSi2膜的情況下，在預先形成的邏輯器件區(qū)域中的TiSi2膜就會由于高溫熱處理而發(fā)生聚集現(xiàn)象，出現(xiàn)斷裂，因此，就引出了抗熱性的問題。
為了避免這種聚集，就必須在存儲器件區(qū)域中形成電容部分之后形成TiSi2膜。然而，這樣就必須除去以前形成的MOS晶體管上的夾層絕緣膜以在邏輯器件區(qū)域內形成TiSi2膜，這樣加工步驟就會顯著增加。
相應地為了避免加工步驟的增加，就必須形成具有良好耐熱性的TiSi2膜，它在諸如形成電容絕緣膜過程等的熱處理過程中不會引起凝聚。
在日本特許公開公報(JP-B)No-昭63-204743中還提出以下三種半導體裝置器件加工工藝第一種是在一層硅膜上形成一層硅化物膜，然后對硅化物層進行氮離子注入；第二種是在含氮氣的氬氣環(huán)境中進行濺射在硅膜上形成硅化物層；第三種在含氮氣的環(huán)境中通過CVD處理在硅膜上形成硅化物層。
然而，即使按以上這些方法，要獲得具有良好抗熱性的TiSi2膜也是不可能的。
本發(fā)明的目的是提供一種具有優(yōu)良耐熱性的高熔點金屬硅化物膜的半導體裝置制造方法。
根據(jù)該發(fā)明的具有高熔點金屬硅化物膜的半導體裝置制造方法由以下幾步組成在半導體襯底上形成一層摻雜了雜質的硅膜；在所述硅膜上形成高熔點金屬膜；通過熱處理，所述硅膜與所述高熔點金屬膜發(fā)生反應形成一層高熔點的金屬硅化膜。
按照本發(fā)明，即使是在隨后的高溫熱處理情況下，高熔點金屬硅化物膜中的凝聚現(xiàn)象也被抑制。相應的，高熔點金屬硅化物膜的電阻被維持在低水平值。也就是說，高熔點金屬硅化物膜的抗熱性得到改善。
而且，當硅膜進行離子注入變成無定形狀態(tài)時，形成一層均一的高熔點金屬硅化物膜。因此，獲得如上所述的效果的同時，防止了殘留缺陷的產生，也抑制了結處漏電流的增加。
圖1A到1C是日本特許公開專利(JP-A)No.昭6-61180中所提供的形成電極的傳統(tǒng)方法按加工順序排列的截面圖。
圖2A到2D是根據(jù)本發(fā)明第一實施例的半導體裝置制造方法的截面圖。
圖3是按第一實施例的方法所制造的用于測量表面電阻的元件簡圖。
圖4是根據(jù)一對比例子的半導體裝置制造方法截面圖。
圖5是橫座標元件為寬度W與縱坐標為元件表面電阻的二者關系圖。
圖6A到6C是按本發(fā)明第二實施例制造半導體裝置的截面圖。
下文將參照所附圖面，依據(jù)本發(fā)明的實施例對半導體裝置制造方法進行詳細描述。在第一個實施例中，TiSi2膜被用作表面電阻測量元件。圖2A到2D是根據(jù)本發(fā)明第一實施例半導體制造方法的截面圖。
首先，如圖2A所示，一層元件分離氧化物膜12被選擇性地在P型硅襯底11表面上形成。其次，通過硼離子注入在P型硅襯底11的表面形成一個P井區(qū)域13。然后，通過進行砷離子注入在P井區(qū)域13的表面形成N+井區(qū)域14。
接著，如圖2B所示，一層硅膜15被選擇性地在N+井區(qū)域14上形成，膜厚度如取40nm，硼離子摻雜濃度可取1×1021cm-3。這時所采取的膜形成方法可以使用選擇性外延生長法或選擇性CVD方法。相應所形成的硅膜15是單晶硅膜或多晶硅膜。
然后，將砷離子注入硅膜15，比如在能量為40Kev下注入，劑量達3×10cm-2。經此步驟，硅膜15就變成無定形狀態(tài)，如圖2C所示，無定形的硅膜16就形成了。然后，厚度為如30nm的鈦膜通過濺射在無定形的硅膜16上形成。
再接著，對無定形的硅膜16進行熱處理，比如，在690℃下進行快速熱煅燒(RTA)達130秒。這樣，整個無定形的硅膜16就被硅化，且如圖2D所示，形成一層TiSi2膜18。接著通過選擇性蝕刻除去不反應的鈦膜17。再對TiSi2膜18進行RTA，比如在870℃下達10秒鐘。這樣，在TiSi2膜18上就發(fā)生相轉換。轉換成具有低電阻值的相。
如上所述，這一實施例體現(xiàn)了對表面電阻測量器件的適用，圖3是按第一實施例所提供方法加工的表面電阻測量元件的簡圖。在此表面電阻測量元件中形成一個由TiSi218構成的線性TiSi2電阻22。它的長度為Lμm，寬為Wμm。而且在電阻兩端形成具有一寬面積的電極23以便于直接測量電阻。而且在TiSi2電阻22和電極23周圍還形成一層氧化物膜21。
另外，在N+井區(qū)域14上形成的硅膜可以是摻雜氮的硅膜，比如摻雜濃度達2×1021cm-3。
在摻雜硼的時候，摻雜濃度最好是1×1021cm-3到2×1021cm-3。
在此對第一實施例及其進行氮摻雜的實施例所獲得的效果作描述。
首先，根據(jù)第一實施例，如圖3所示的表面電阻元件被制成長度L為固定值100μm，寬度W則在0.2到2μm范圍內變化。然后，為了對耐熱性進行估計，首先通過在800℃下，進行60分鐘熱處理制得一個樣品并還制得未經熱處理的一個樣品。
另外，根據(jù)進行氮摻雜的實施例，制得一個如圖3所示的樣品。做為比較樣品，還利用未摻雜質的方法制得了一個圖3所示的樣品。另外，按照制造未摻雜無定形硅膜的方法，在硅膜上形成一層鈦膜，進行硼離子注入，硅化硅膜而形成如圖3所示的另一比較樣品。圖4是顯示上述比較樣品制造方法的半導體裝置的截面圖。
首先，在硅襯底31的表面形成一個由P-井區(qū)域33和一個N-井區(qū)域34組成的結區(qū)域，這兩個區(qū)域被一層元件分離氧化物膜32分開。然后在結區(qū)域上形成一層未摻入雜質的無定形硅膜36。再后，通過濺射在硅膜36上形成鈦膜37。隨后，以4×1015cm-2的劑量進行硼離子注入。通過熱處理對硅膜36進行硅化。
對這些樣品的表面電阻進行測量。除了那些按第一實施例制得的樣品以外，為估價樣品的抗熱性，對其在800℃下，進行熱處理60分鐘。結果如圖5所示。圖5是以元件寬度為橫坐標，以元件表面電阻為縱坐標并反映兩者關系的圖。在圖5中，標記○代表按第一實例制得，隨后未經熱處理的樣品的結果，標記●代表進行熱處理的樣品的結果。標記△代表進行了氮摻雜的樣品的結果，標記□代表未進行雜質摻雜的樣器的結果，標記■代表對未摻雜質硅膜進行硼離子注入的樣品的結果。
如圖5所示，按本發(fā)明的實施例(●,△)，即使熱處理在800℃下進行60分鐘，表面電阻也幾乎不增加。相反，未摻雜的比較樣品(□)的表面電阻提高了大約1個數(shù)量級。在鈦濺射之后進行硼離子注入的比較樣品中(■)表面電阻大約提高半個數(shù)量級。
如上所述，按照本發(fā)明的實例，采用摻雜硼或摻雜氮的硅膜，即使在高溫下，進行長時間熱處理，也會形成具有低阻值的TiSi2膜而不會引起凝聚。也就是說可獲得一種具有高耐熱性的TiSi2膜。
而且，在第一實施例中，做為例子，將砷離子以40Kev能量3×1014cm-2劑量注入使得硅膜15變成無定形狀態(tài)，不同能量和劑量的離子，被注入到的器件中，均可使整個摻雜質的硅膜轉變或無定形狀態(tài)，而無需作任何條件限制并可獲得與第一實施例相同的較果。比如，注入的元素可以是硅、鍺(Ge)等等，兩者一同，或者兩者再加上砷一起注入均可。
另一種情況是，如果鈦膜厚度，摻了雜質的硅膜厚度以及RTA條件均被設定，則無需進行離子注入來將硅膜改變成無定形態(tài)。在此類似情況下也能夠獲得與第一實施例相同的效果，只是硅膜的厚度最好是鈦膜厚度的1到1.5倍。
下面，對按與第一實施例相似過程所制造的半導體裝置的結處漏電流進行描述。此處，TiSi2膜的形狀為邊長500μm的正方形。
在半導體裝置PN結區(qū)域施加一5V的反向偏壓，測定PN結此時的漏電流。針對測定表面電阻時準備的樣品，以同樣方式進行漏電流測定，結果如下表所示。
表1
如表1所示，根據(jù)本發(fā)明實施例(●,△)，即使進行長時間高溫熱處理，TiSi2膜的PN結漏電流也幾乎不增加。
相反，在隨后摻雜硼的硅膜中，PN結漏電流有增加。從這一現(xiàn)象，可提出如下假設在采用離子注入將硼引入鈦膜或硅膜的方法中，在硼劑量大時將硼引入同時會產生缺陷，導致PN結漏電流的增加。
在本發(fā)明中，由于在引入雜質時未采用離子注入方法，則結漏電流沒有增加。雖然在將硅膜形成無定形態(tài)時采用了離子注入，但由于劑量相對低，沒有因此而引生缺陷。
這樣，按照本發(fā)明使用摻雜了硼或氮的硅膜的實施例，不因高劑量離子注入而注入不純物質并引起缺陷。因此，可獲得具有低阻值的TiSi2膜，而且在進行長時間高溫熱處理時也不會增加結漏電流。
以下描述了本發(fā)明第二實施例中的半導體裝置制造方法。圖6A到6C是本發(fā)明第二實施例的半導體裝置制造方法按步驟順序排列的截面圖。
首先，如圖6A所示，在P型硅襯底41的表面，形成一個P-井區(qū)域43。然后，依次選擇性地形成元件分離氧化物膜42，門絕緣膜45，門電極46和氧化物膜間隔47。在P-井區(qū)域43的表面用門電極46或類似物作為掩膜選擇性地形成一個N+源-漏區(qū)域44。
接著，如圖6B，摻了雜質的硅膜48只在源-漏區(qū)域44和門電極區(qū)域46上選擇性地形成。然后，通過向硅膜48上進行離子注入，使硅膜48變成無定形狀態(tài)。接下來，通過諸如濺射等方法在整個表面形成鈦膜49。
接著，如圖6C所示，硅膜48與鈦膜49通過RAT相互作用而硅化硅膜48。這樣，摻了雜質的TiSi2膜48a就形成了。然后，未反應的鈦膜49通過選擇性蝕刻除去。此外，對TiSi2膜48a進行RTA處理。這樣，就將在TiSi2膜48a上發(fā)生相轉換，成為具有低阻值的相。
在第二個實施例中，獲得了具有低阻值源-漏區(qū)域和門電極，它們即使在高溫下進行長時間的熱處理也不會出現(xiàn)凝聚。由于在硅48中摻雜時未采用離子注入方法，這就防止了PN結漏電流的增加。
權利要求
1.一種具有高熔點金屬硅化物的半導體裝置制造方法，其特征在于，包括下述步驟在半導體襯底上形成摻有雜質的硅膜；在所述硅膜上形成高熔點金屬膜以及通過熱處理使所述硅膜與所述金屬膜反應形成高熔點的金屬硅化物膜。
2.根據(jù)權利要求1所述的半導體裝置制造方法，其特征在于，所述高熔點金屬膜是鈦膜，所述高熔點金屬硅化物膜是TiSi2膜。
3.根據(jù)權利要求1所述的半導體裝置制造方法，其特征在于，所述雜質是硼。
4.根據(jù)權利要求3所述的半導體裝置制造方法，其特征在于，所述硅膜中所述雜質濃度是1×1020到2×1021cm-3。
5.根據(jù)權利要求1所述的半導體裝置制造方法，其特征在于，所述雜質是氮。
6.根據(jù)權利要求書5所述的半導體裝置制造方法，其特征在于，所述硅膜中所述雜質摻入濃度是1×1020到2×1021cm-3。
7.根據(jù)權利要求2所述的半導體裝置制造方法，其特征在于，所述硅膜的厚度是所述鈦膜厚度的1至1.5倍。
8.根據(jù)權利要求書5所述的半導體裝置制造方法，其特征在于，在所述形成硅膜與形成高熔點金屬膜步驟間還包括將所述硅膜轉變成無定形態(tài)的步驟。
9.根據(jù)權利要求書8所述的半導體裝置制造方法，其特征在于，在將硅膜轉化為無定形態(tài)的步驟中還包括對該硅膜進行離子注入的步驟。
10.根據(jù)權利要求書9所述的半導體裝置制造方法，其特征在于所述離子注入步驟是從砷、硅和鍺構成的一組中至少選擇一種離子注入的步驟。
全文摘要
一種具有高熔點金屬硅化物的半導體裝置制造方法,包括下述步驟:在半導體襯底上形成摻有雜質的硅膜;在所述硅膜上形成高熔點金屬膜以及通過熱處理使所述硅膜與所述金屬膜反應形成高熔點的金屬硅化物膜。
文檔編號H01L21/28GK1214539SQ98120608
公開日1999年4月21日 申請日期1998年10月15日 優(yōu)先權日1997年10月15日
發(fā)明者小黑志津夫 申請人:日本電氣株式會社