專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，尤其涉及在具有溝槽型元件隔離結(jié)構(gòu)的半導(dǎo)體裝置中用于以良好的精度使元件激活區(qū)與第1電極重合的定位標記。
圖45～圖51是表示具有溝槽型元件隔離結(jié)構(gòu)的現(xiàn)有半導(dǎo)體裝置制造方法的斷面圖。以下，參照這幾個圖說明其制造方法。
首先，在硅襯底1上按順序形成氧化硅膜3、氮化硅膜4，然后，采用區(qū)域掩模在硅氧化膜3及氮化硅膜4上制作布線圖案，在將用于制作布線圖案的抗蝕層除去后，采用干法蝕刻技術(shù)進行2000～4000埃的蝕刻加工，從而如圖4所示，在硅襯底1上形成具有規(guī)定深度的溝槽10(10A～10C)。即，在定位標記區(qū)域11A形成較寬的溝槽10A，在存儲單元區(qū)域11B形成窄的溝槽10B，在外圍電路區(qū)域11C形成寬的溝槽10C。這樣，在定位標記區(qū)域11A及外圍電路區(qū)域11C中形成的溝槽10A及溝槽10C的圖案疏散，而在存儲單元區(qū)域11B中形成的溝槽10B的圖案則變得密集。
接著，如圖46所示，用熱氧化法對溝槽10A～10C的側(cè)面和底面進行氧化，然后，用CVD法淀積氧化硅膜2。這時，在寬的溝槽10A及溝槽10C內(nèi)僅淀積與所淀積的膜厚相等的膜厚，而與此不同，在窄的溝槽10B內(nèi)，因在開始淀積時在溝槽10B內(nèi)埋入絕緣膜，所以，如從溝槽10B的底部看去，其膜厚要厚于所淀積的膜厚。即，在溝槽10B上淀積的氧化硅膜2與在溝槽10A及溝槽10C上淀積的氧化硅膜2之間，產(chǎn)生膜厚差。以下，將該差值稱作溝槽上氧化硅膜厚度差。
下一步，如圖47所示，為減小溝槽上氧化硅膜厚度差，采用與上述區(qū)域掩模不同的另一種掩模，僅在與溝槽寬度較寬的溝槽10A及溝槽10C對應(yīng)的埋入氧化硅膜2上形成抗蝕圖案5，并采用干法蝕刻將呈凸狀的氧化硅膜2的一部分除去。在后文中，有時將本工序稱作預(yù)蝕刻。
接著，如圖48所示，將抗蝕圖案5除去，然后，采用CMP(化學機械拋光)法對整個表面進行研磨，以將氮化硅膜4上的氧化硅膜2、溝槽10A～10C的氧化硅膜2的一部分除去。
然后，如圖49所示，通過用磷酸將氮化硅膜4除去并用氫氟酸將氧化硅膜3除去，在定位標記區(qū)域11A形成埋入氧化硅膜2A，在存儲單元區(qū)域11B形成埋入氧化硅膜2B，在外圍電路區(qū)域11C形成埋入氧化硅膜2C，從而完成溝槽型元件隔離結(jié)構(gòu)。
接著，如圖50所示，通過熱氧化形成柵氧化膜6，并在柵氧化膜6上按順序淀積摻雜了磷的多晶硅膜7、硅化鎢膜8。
下一步，如圖51所示，采用在元件隔離形成工序中制作的定位標記區(qū)域11A的埋入氧化硅膜2A(定位標記)，利用攝影制版技術(shù)形成將柵電極重合在元件隔離區(qū)域上的圖案，并通過干法蝕刻將硅化鎢膜8、多晶硅膜7除去一部分，從而在存儲單元區(qū)域11B及外圍電路區(qū)域11C上形成柵電極14。
如上所述的現(xiàn)有的半導(dǎo)體裝置及其制造方法中，存在如下問題。
當制作由第1電極材料構(gòu)成的的柵電極14的布線圖案時，為了在激活區(qū)的規(guī)定區(qū)域內(nèi)形成圖案，必須與激活區(qū)重合。要進行重合，就需要采用在元件隔離工序中形成的定位標記區(qū)域11A的定位標記2A。
但是，在具有溝槽型元件隔離結(jié)構(gòu)的現(xiàn)有半導(dǎo)體裝置中，由于定位標記部幾乎沒有高低差，所以很難根據(jù)表面高低差進行標記檢測。另外，由于作為柵電電極材料一部分的硅化物膜反射光(單色光(波長633m)或白色光(波長530～800m))而不使光通過，所以通過圖象識別來檢測標記也變得很困難。
隨著標記檢測的難于進行，存在著定位精度降低并因而不能以良好的精度進行用于形成柵電極的柵掩模的重合處理。
本發(fā)明是為解決如上所述的問題而開發(fā)的，其目的是對具有溝槽型元件隔離結(jié)構(gòu)的半導(dǎo)體裝置提供一種能進行精度良好的定位而不使裝置性能惡化的半導(dǎo)體裝置及其制造方法。
第1發(fā)明的半導(dǎo)體裝置，由溝槽型元件隔離結(jié)構(gòu)在半導(dǎo)體元件之間實現(xiàn)元件隔離，它備有半導(dǎo)體襯底；定位標記區(qū)域，在上述半導(dǎo)體襯底上形成，在其上層部具有第1溝槽及在上述第1溝槽內(nèi)形成的定位用絕緣膜；及元件形成區(qū)域，在上述半導(dǎo)體襯底上形成，具有在多個半導(dǎo)體元件之間進行絕緣隔離的元件隔離用絕緣膜；將上述元件隔離用絕緣膜充填于在上述半導(dǎo)體襯底的上層部形成的第2溝槽內(nèi)，使上述定位用絕緣膜的最上部高于上述半導(dǎo)體襯底的表面并使最下部的表面高度低于上述半導(dǎo)體襯底的表面高度，從而在上述定位用絕緣膜上形成高低差。
第2發(fā)明的半導(dǎo)體裝置，由溝槽型元件隔離結(jié)構(gòu)在半導(dǎo)體元件之間實現(xiàn)元件隔離，它備有半導(dǎo)體襯底；定位標記區(qū)域，在上述半導(dǎo)體襯底上形成，在其上層部具有第1溝槽及在上述第1溝槽內(nèi)形成的定位用絕緣膜；上述定位用絕緣膜在除上述第1溝槽內(nèi)的中心部以外的區(qū)域即周邊部上形成；還備有元件形成區(qū)域，在上述半導(dǎo)體襯底上形成，具有在多個半導(dǎo)體元件之間進行絕緣隔離的元件隔離用絕緣膜；將上述元件隔離用絕緣膜充填于在上述半導(dǎo)體襯底的上層部形成的第2溝槽內(nèi)，上述第1溝槽的中心部底面以比上述第2溝槽的底面深的方式形成，在上述定位用絕緣膜的最上部與上述中心部底面之間形成高低差。
在第3發(fā)明的半導(dǎo)體裝置中，上述半導(dǎo)體襯底包含具有基底襯底、在上述基底襯底上形成的埋入絕緣膜、及在上述埋入絕緣膜上形成的SOI層的SOI襯底，上述第1和第2溝槽以貫穿上述SOI層的方式形成，另外，上述第1溝槽的上述中心部，通過進一步將上述埋入絕緣膜的一部分除去而形成。
第4發(fā)明的半導(dǎo)體裝置，備有控制電極，在上述元件形成區(qū)域上形成，用于進行元件的動作控制；層間絕緣膜，在包含上述控制電極和上述第1溝槽之上部分的上述半導(dǎo)體襯底上形成；第1通孔，貫穿上述層間絕緣膜、上述第1溝槽的上述中心部和上述埋入絕緣膜并延伸到上述基底襯底；第2通孔，貫穿上述層間絕緣膜并延伸到上述控制電極；及布線層，通過上述第2通孔與上述控制電極電氣連接。
第5發(fā)明的半導(dǎo)體裝置制造方法，包括(a)準備具有定位標記區(qū)域和元件形成區(qū)域的半導(dǎo)體襯底的工序；(b)在上述半導(dǎo)體襯底的上述定位標記區(qū)域和上述元件形成區(qū)域的上層部同時分別形成第1和第2溝槽的工序；將上述第1與第2溝槽的底面形成深度設(shè)定為從上述半導(dǎo)體襯底的表面起大致相同的深度；還包括(c)在上述半導(dǎo)體襯底的整個表面上形成絕緣膜的工序；(d)至少在與上述定位標記區(qū)域的上述第1溝槽外的周邊鄰近區(qū)域?qū)?yīng)的上述絕緣膜上形成抗蝕圖案的工序；(e)以上述抗蝕圖案作為掩膜而將上述絕緣膜除去的工序；(f)將上述抗蝕圖案除去后，進一步將上述絕緣膜除去的工序；進行上述工序(f)時，在上述第1溝槽內(nèi)保留一部分上述絕緣膜。且保留埋入上述第2溝槽內(nèi)的上述絕緣膜，并將上述工序(f)后的上述第1溝槽部分規(guī)定為定位標記；還包括(g)在上述半導(dǎo)體襯底的整個表面上形成電極層的工序；(h)識別上述定位標記的位置，并在上述元件形成區(qū)域上制作上述電極層的布線圖案的工序；在上述定位標記的上述第1溝槽內(nèi)的中心部與中心部以外的周邊區(qū)域之間形成高低差。
在第6發(fā)明的半導(dǎo)體裝置制造方法中，上述工序(d)，還在與上述定位標記區(qū)域的上述第1溝槽對應(yīng)的上述絕緣膜上形成上述抗蝕圖案，上述定位標記包含在上述工序(f)后在上述第1溝槽內(nèi)保留的上述絕緣膜即定位用絕緣膜，在形成時使在上述周邊部上形成的上述定位用絕緣膜的最上部高于上述半導(dǎo)體襯底的表面，并使在上述中心部上形成的上述定位用絕緣膜的表面高度低于上述半導(dǎo)體襯底的表面高度，從而在上述定位用絕緣膜上形成高低差。
在第7發(fā)明的半導(dǎo)體裝置制造方法中，上述工序(d)，只在與上述定位標記區(qū)域的上述第1溝槽的上述周邊鄰近區(qū)域?qū)?yīng)的上述絕緣膜上形成上述抗蝕圖案，上述工序(f)包括這樣的工序，即在上述第1溝槽的上述周邊部上將上述絕緣膜留作上述定位用絕緣膜，而將上述第1溝槽的上述中心部上的絕緣膜全部除去，同時將上述第1溝槽的上述中心部下面的上述半導(dǎo)體襯底的一部分區(qū)域也除去，將所除去的上述半導(dǎo)體襯底的一部分區(qū)域規(guī)定為上述第1溝槽的最深部，上述定位標記包含上述定位用絕緣膜及上述第1溝槽，在上述定位用絕緣膜的最上部與上述第1溝槽的上述最深部的底面之間形成高低差。
在第8發(fā)明的半導(dǎo)體裝置制造方法中，上述半導(dǎo)體襯底包含基底襯底、在上述基底襯底上形成的埋入絕緣膜、及在上述埋入絕緣膜上形成的SOI層，上述工序(b)包括以貫穿上述SOI層的方式形成上述第1和第2溝槽的工序，在上述工序(f)中除去的上述半導(dǎo)體襯底的一部分區(qū)域包含著上述埋入絕緣膜的一部分區(qū)域。
在第9發(fā)明的半導(dǎo)體裝置制造方法中，上述第2溝槽包含寬度較窄的第1電路用溝槽及寬度較寬的第2電路用溝槽，上述元件形成區(qū)域包含以上述第1電路用溝槽進行元件隔離的第1電路形成區(qū)域及以上述第2電路用溝槽進行元件隔離的第2電路形成區(qū)域，上述工序(d)，不在與上述第1電路形成區(qū)域?qū)?yīng)的上述絕緣膜上形成上述抗蝕圖案，而在與上述第2電路形成區(qū)域?qū)?yīng)的上述絕緣膜上形成上述抗蝕圖案。
在第10發(fā)明的半導(dǎo)體裝置制造方法中，上述第1電路形成區(qū)域包含由動態(tài)型存儲單元構(gòu)成的區(qū)域，上述第2電路形成區(qū)域包含著形成驅(qū)動上述存儲單元的外圍電路的區(qū)域。
第11發(fā)明的半導(dǎo)體裝置制造方法，包括(a)準備具有定位標記區(qū)域和元件形成區(qū)域的半導(dǎo)體襯底的工序；上述半導(dǎo)體襯底包含由基底襯底、在上述基底襯底上形成的埋入絕緣膜、及在上述埋入絕緣膜上形成的SOI層構(gòu)成的SOI襯底；還包括(b)以貫穿上述SOI層的方式在上述定位標記區(qū)域和上述元件形成區(qū)域分別同時形成第1和第2溝槽的工序；(c)在包含上述第一及第二溝槽的上述SOI層上的整個表面上形成絕緣膜的工序；(d)將上述絕緣膜除去的工序；進行上述工序(d)時，保留埋入上述第2溝槽內(nèi)的上述絕緣膜，且在上述第1溝槽的周邊部上將上述絕緣膜留作上述定位用絕緣膜，而將上述第1溝槽的中心部上的絕緣膜全部除去，同時將上述第1溝槽的上述中心部下面的上述埋入絕緣膜的一部分區(qū)域也除去，并將所除去的上述半導(dǎo)體襯底的一部分區(qū)域規(guī)定為上述第1溝槽的最深部；還包括(e)在上述半導(dǎo)體襯底的整個表面上形成電極層的工序；(f)識別上述定位標記的位置，并在上述元件形成區(qū)域上制作上述電極層的布線圖案的工序；在上述定位用絕緣膜的最上部與上述第1溝槽的上述最深部的底面之間形成高低差。
在第12發(fā)明的半導(dǎo)體裝置制造方法中，上述第2溝槽包含寬度較窄的第1和第2電路用溝槽，上述第2電路用溝槽包含多個第2電路用溝槽，上述多個第2電路用溝槽以將SOI層夾在中間的方式形成，將上述多個第2電路用溝槽之間的上述SOI層規(guī)定為虛設(shè)層，上述元件形成區(qū)域包含以上述第1電路用溝槽進行元件隔離的第1電路形成區(qū)域及以上述第2電路用溝槽及上述虛設(shè)層進行元件隔離的第2電路形成區(qū)域。
在第13發(fā)明的半導(dǎo)體裝置制造方法中，在上述工序(f)中進行了布線圖案制作的上述電極層，包含在上述元件形成區(qū)域上形成并用于進行元件的動作控制的控制電極；還包括(g)在整個表面上形成層間絕緣膜的工序；(h)在上述第1溝槽和上述控制電極上的上述中心部上的上述層間絕緣膜上分別形成第1和第2通孔的工序；所形成的上述第1通孔進一步貫穿上述埋入絕緣膜并延伸到基底襯底；還包括(i)在包含上述第1和第2通孔的上述層間絕緣膜上形成金屬層的工序；及(j)對上述金屬層制作布線圖案并形成布線層的工序。
在第14發(fā)明的半導(dǎo)體裝置制造方法中，上述半導(dǎo)體襯底還具有基底襯底上電路區(qū)域，上述工序(b)包含以貫穿上述SOI層的方式形成具有比上述第1和第2溝槽的寬度更寬的寬度的第3溝槽的工序，上述工序(d)包含將上述第3溝槽上的絕緣膜全部除去、同時將上述第3溝槽下面的上述埋入絕緣膜也除去以使上述基底襯底露出的工序。
在第15發(fā)明的半導(dǎo)體裝置制造方法中，上述第1電路形成區(qū)域包含由動態(tài)型存儲單元構(gòu)成的區(qū)域，上述第2電路形成區(qū)域包含著形成驅(qū)動上述存儲單元的外圍電路的區(qū)域。


圖1是表示實施形態(tài)1的半導(dǎo)體裝置制造方法的斷面圖。
圖2是表示實施形態(tài)1的半導(dǎo)體裝置制造方法的斷面圖。
圖3是表示實施形態(tài)1的半導(dǎo)體裝置制造方法的斷面圖。
圖4是表示實施形態(tài)1的半導(dǎo)體裝置制造方法的斷面圖。
圖5是表示實施形態(tài)1的半導(dǎo)體裝置制造方法的斷面圖。
圖6是表示實施形態(tài)1的半導(dǎo)體裝置制造方法的斷面圖。
圖7是表示實施形態(tài)1的半導(dǎo)體裝置制造方法的斷面圖。
圖8是表示實施形態(tài)1的半導(dǎo)體裝置制造方法的斷面圖。
圖9是表示實施形態(tài)1的半導(dǎo)體裝置的結(jié)構(gòu)特征的斷面圖。
圖10是表示實施形態(tài)1的半導(dǎo)體裝置的結(jié)構(gòu)特征的斷面圖。
圖11是表示實施形態(tài)1的半導(dǎo)體裝置的結(jié)構(gòu)特征的斷面圖。
圖12是表示實施形態(tài)2的半導(dǎo)體裝置制造方法的斷面圖。
圖13是表示實施形態(tài)2的半導(dǎo)體裝置制造方法的斷面圖。
圖14是表示實施形態(tài)2的半導(dǎo)體裝置制造方法的斷面圖。
圖15是表示實施形態(tài)2的半導(dǎo)體裝置制造方法的斷面圖。
圖16是表示實施形態(tài)2的半導(dǎo)體裝置制造方法的斷面圖。
圖17是表示實施形態(tài)2的半導(dǎo)體裝置制造方法的斷面圖。
圖18是表示實施形態(tài)2的半導(dǎo)體裝置的結(jié)構(gòu)特征的斷面圖。
圖19是表示實施形態(tài)3的半導(dǎo)體裝置制造方法的斷面圖。
圖20是表示實施形態(tài)3的半導(dǎo)體裝置制造方法的斷面圖。
圖21是表示實施形態(tài)3的半導(dǎo)體裝置制造方法的斷面圖。
圖22是表示實施形態(tài)3的半導(dǎo)體裝置制造方法的斷面圖。
圖23是表示實施形態(tài)3的半導(dǎo)體裝置制造方法的斷面圖。
圖24是表示實施形態(tài)3的半導(dǎo)體裝置制造方法的斷面圖。
圖25是表示實施形態(tài)4的半導(dǎo)體裝置制造方法的斷面圖。
圖26是表示實施形態(tài)4的半導(dǎo)體裝置制造方法的斷面圖。
圖27是表示實施形態(tài)4的半導(dǎo)體裝置制造方法的斷面圖。
圖28是表示實施形態(tài)4的半導(dǎo)體裝置制造方法的斷面圖。
圖29是表示實施形態(tài)4的半導(dǎo)體裝置制造方法的斷面圖。
圖30是表示實施形態(tài)4的半導(dǎo)體裝置的平面結(jié)構(gòu)的俯視圖。
圖31是表示實施形態(tài)4的半導(dǎo)體裝置的變形例的斷面圖。
圖32是表示實施形態(tài)5的半導(dǎo)體裝置的平面結(jié)構(gòu)的俯視圖。
圖33是表示實施形態(tài)5的半導(dǎo)體裝置制造方法的斷面圖。
圖34是表示實施形態(tài)5的半導(dǎo)體裝置制造方法的斷面圖。
圖35是表示實施形態(tài)5的半導(dǎo)體裝置制造方法的斷面圖。
圖36是表示實施形態(tài)5的半導(dǎo)體裝置制造方法的另一例的斷面圖。
圖37是表示試行例的半導(dǎo)體裝置制造方法的斷面圖。
圖38是表示試行例的半導(dǎo)體裝置制造方法的斷面圖。
圖39是表示試行例的半導(dǎo)體裝置制造方法的斷面圖。
圖40是表示試行例的半導(dǎo)體裝置制造方法的斷面圖。
圖41是表示試行例的半導(dǎo)體裝置制造方法的斷面圖。
圖42是表示試行例的半導(dǎo)體裝置制造方法的斷面圖。
圖43是表示試行例的半導(dǎo)體裝置制造方法的斷面圖。
圖44是表示試行例的半導(dǎo)體裝置的存在問題的斷面圖。
圖45是表示現(xiàn)有的半導(dǎo)體裝置制造方法的斷面圖。
圖46是表示現(xiàn)有的半導(dǎo)體裝置制造方法的斷面圖。
圖47是表示現(xiàn)有的半導(dǎo)體裝置制造方法的斷面圖。
圖48是表示現(xiàn)有的半導(dǎo)體裝置制造方法的斷面圖。
圖49是表示現(xiàn)有的半導(dǎo)體裝置制造方法的斷面圖。
圖50是表示現(xiàn)有的半導(dǎo)體裝置制造方法的斷面圖。
圖51是表示現(xiàn)有的半導(dǎo)體裝置制造方法的斷面圖。
<試行例>
現(xiàn)有技術(shù)的問題，可以設(shè)想是因進行預(yù)蝕刻時在定位標記區(qū)域的溝槽上形成抗蝕圖案引起的，故以下如圖39～圖43所示，考慮在定位標記區(qū)域11A上不形成抗蝕圖案的方法。
如圖39所示，為減小溝槽上氧化硅膜厚度差，采用攝影制版技術(shù)只在溝槽10C上形成抗蝕圖案51，并采用干法蝕刻從氧化硅膜2的表面?zhèn)瘸ヒ?guī)定部分。因此，通過圖39中所示的工序，將溝槽10B上的氧化硅膜2及溝槽10A之上的氧化硅膜2同時除去。
接著，如圖40所示，將抗蝕圖案5除去，然后，采用CMP法將氮化硅膜4上的氧化硅膜2及溝槽10A～溝槽10C內(nèi)的氧化硅膜2的一部分除去。這時，由于定位標記區(qū)域11A的溝槽10A內(nèi)的氧化硅膜2的膜厚，在CMP研磨前比元件形成區(qū)域的溝槽10B、溝槽10C內(nèi)的氧化硅膜2薄，所以，其CMP研磨后的膜厚也比元件形成區(qū)域的氧化硅膜2薄。然后，如圖41所示，通過用磷酸將氮化硅膜4除去并用氫氟酸將氧化硅膜3、氧化硅膜2的一部分除去，在定位標記區(qū)域11A形成埋入氧化硅膜2A，在存儲單元區(qū)域11B形成埋入氧化硅膜2B，在外圍電路區(qū)域11C形成埋入氧化硅膜2C，從而完成溝槽型元件隔離結(jié)構(gòu)。這時，元件形成區(qū)域11B、11C的各埋入氧化硅膜2B、2C的表面與硅襯底1的表面大體上齊平，而與此不同，定位標記區(qū)域11A的溝槽10A內(nèi)的埋入氧化硅膜2A的中心部要比硅襯底1低一些。
接著，如圖42所示，通過熱氧化形成柵氧化膜6，并按順序淀積摻雜了磷的多晶硅膜7、規(guī)定膜厚的硅化鎢膜8。
下一步，采用在元件隔離形成工序中制成的定位標記(埋入氧化硅膜2A)，利用攝影制版技術(shù)在元件隔離區(qū)域上進行用于形成柵電極的柵掩模的定位處理，并如圖43所示，通過干法蝕刻將硅化鎢膜8及多晶硅膜7除去一部分，從而形成柵電極14。
但是，在上述方法中，由于對與定位標記區(qū)域11A的溝槽10A對應(yīng)的氧化硅膜2進行了預(yù)蝕刻，所以，在CMP研磨前，溝槽10A附近的氧化硅膜2變得較薄。因溝槽10A的寬度較寬，所以CMP研磨速度加快。
因此，如根據(jù)存儲單元區(qū)域11B的氧化硅膜2的蝕刻進行CMP研磨，則除溝槽10A外，定位標記區(qū)域11A上的氧化硅膜2將全部被進行蝕刻，而其基底上的氧化硅膜3和氮化硅膜4也被蝕刻，進一步，如圖44所示，硅襯底1上的溝槽10A的邊緣部la(溝槽10A與硅襯底1表面的角部)也被磨圓而除去。
其結(jié)果是，由于溝槽10A的邊緣部的檢測精度惡化，所以存在著不能提高柵掩模重合處理的精度的問題。因此，采用不對定位標記區(qū)域11A進行預(yù)蝕刻的方法也不能獲得所期望達到的效果。
本發(fā)明將進行預(yù)蝕刻時在定位標記區(qū)域的溝槽上形成抗蝕圖案的情況(現(xiàn)有例)下、或是在定位標記區(qū)域上根本不形成抗蝕圖案的情況(上述試行例)下、其柵掩模的重合處理精度都會惡化作為參考資料，旨在提高柵掩模的重合處理精度。
<實施形態(tài)1>
圖1～圖8是表示作為實施形態(tài)1的具有溝槽型元件隔離結(jié)構(gòu)的半導(dǎo)體裝置(DRAM)的制造方法的斷面圖。以下，參照這幾個圖說明其制造方法。
首先，在塊狀硅襯底1上形成膜厚約為100～500埃的氧化硅膜3。氧化硅膜3可以通過對硅進行熱氧化(700～1100℃)、也可以用CVD法(600～850℃)等淀積形成。在這之后，利用CVD法(600～850℃)在氧化硅膜3上形成膜厚為1000～4000埃的氮化硅膜4。
然后，采用區(qū)域掩模制作圖中未示出的抗蝕圖案，并用抗蝕掩模對氧化硅膜3及氮化硅膜4進行蝕刻。在這之后，通過干法蝕刻有選擇地將硅襯底1除去1000～5000埃，如圖1所示，在硅襯底1上形成溝槽10(10A～10C)。然后，在600～1200℃下進行退火，以便使蝕刻加工的傷損恢復(fù)，也可以通過700～1200℃的熱處理對硅襯底1進行100～500埃左右的氧化。
通過上述各工序，在定位標記區(qū)域11A形成較寬的溝槽10A，在存儲單元區(qū)域11B形成窄的溝槽10B，在外圍電路區(qū)域11C形成寬的溝槽10C。這樣，在定位標記區(qū)域11A及外圍電路區(qū)域11C中形成的溝槽10A及溝槽10C的圖案疏散，而在存儲單元區(qū)域11B中形成的溝槽10B的圖案則變得密集。
接著，如圖2所示，利用例如CVD法在包含溝槽10A～10C的硅襯底1的整個表面上淀積氧化硅膜2，并使氧化硅膜2埋入溝槽10A～10C內(nèi)。這時，在寬的溝槽10A及溝槽10C內(nèi)僅淀積與所淀積的膜厚相等的膜厚，而與此不同，在窄的溝槽10B內(nèi)，因在開始淀積時在溝槽10B內(nèi)埋入絕緣膜，所以，其膜厚要厚于所淀積的膜厚。另外，埋入溝槽內(nèi)的氧化硅膜3也可以是以任何形成方法形成的絕緣膜。例如，可以采用在高密度等離子氣氛中形成的CVD氧化膜。
下一步，如圖3所示，為減小溝槽上氧化硅膜厚度差，采用預(yù)蝕刻用的掩模，僅在與定位標記區(qū)域11A的整個區(qū)域及溝槽10C的上部對應(yīng)的埋入氧化硅膜2上形成抗蝕圖案51。
然后，采用干法蝕刻進行預(yù)蝕刻處理，如圖4所示，將在存儲單元區(qū)域11B的整個表面及外圍電路區(qū)域11C的一部分上的氧化硅膜2的規(guī)定膜厚部分除去。由于在進行預(yù)蝕刻時用抗蝕圖案51將定位標記區(qū)域11A的整個表面覆蓋，所以，在溝槽10A與其他區(qū)域之上的氧化硅膜2之間產(chǎn)生的高低差，在預(yù)蝕刻后仍然保持著。
接著，如圖5所示，將抗蝕圖案51除去，然后，采用CMP法對整個表面進行研磨，以將氮化硅膜4上的氧化硅膜2、溝槽10A～10C上的氧化硅膜2的一部分及氮化硅膜4的一部分除去。這時，定位標記區(qū)域11A上的氮化硅膜4，其膜厚比其他區(qū)域的氮化硅膜4的膜厚要厚一些。
然后，如圖6所示，通過用磷酸將氮化硅膜4除去并用氫氟酸將氧化硅膜3及氧化硅膜2的一部分除去，在定位標記區(qū)域11A形成埋入氧化硅膜2A，在存儲單元區(qū)域11B形成埋入氧化硅膜2B，在外圍電路區(qū)域11C形成埋入氧化硅膜2C，從而完成溝槽型元件隔離結(jié)構(gòu)。
下一步，如圖7所示，在進行了溝道區(qū)的形成處理后，通過熱氧化等形成柵氧化膜6，并在柵氧化膜6上按順序淀積摻雜了磷的多晶硅膜7、硅化鎢膜8。另外，當形成柵氧化膜6時，在氮化氣氛中也可以含有一些氮氣。
然后，如圖8所示，采用在元件隔離形成工序中制作的定位標記區(qū)域11A的埋入氧化硅膜2A(定位標記)，利用攝影制版技術(shù)形成將柵電極重合在元件隔離區(qū)域上的圖案，并通過干法蝕刻將硅化鎢膜8、多晶硅膜7除去一部分，從而在存儲單元區(qū)域11B及外圍電路區(qū)域11C上形成柵電極14。該柵電極14用于對在隨后的現(xiàn)有工序中制作的晶體管等半導(dǎo)體元件的動作進行控制。
圖9和圖10是詳細地示出定位標記區(qū)域11A的說明圖，圖9是表示在以CMP法對所淀積的氧化硅膜2進行研磨之前的狀態(tài)的圖，圖10是表示CMP研磨后的圖。如該兩圖所示，在CMP研磨前，溝槽10A的邊緣部上的氧化硅膜2具有足夠厚的膜厚，在進行CMP研磨時，即使在最佳蝕刻條件下對存儲單元區(qū)域11B的溝槽10B進行蝕刻，也不能將溝槽10A的邊緣部的硅襯底1除去，因而在溝槽10A內(nèi)的周邊部形成的氧化硅膜2的最上部與氮化硅膜4的表面大致齊平，而在溝槽10A的中心部形成的氧化硅膜2的最下部的表面高度低于氮化硅膜4的表面高度，從而在溝槽10A的氧化硅膜2上形成高低差t1＇。
另一方面，如圖11所示，存儲單元區(qū)域11B及外圍電路區(qū)域11C的溝槽10B及10C的氧化硅膜2，埋入到與氮化硅膜4的表面大致相同的高度，幾乎沒有高低差。
另外，在實施形態(tài)1中，由于在定位標記區(qū)域11A的整個表面上形成抗蝕圖案51，所以在定位標記區(qū)域11A上留下的氮化硅膜4的膜厚比其他區(qū)域厚。
因此，如圖6所示，在將氧化硅膜3及氮化硅膜4除去后，在溝槽10A內(nèi)的周邊部形成的氧化硅膜2A的最上部從硅襯底1的表面凸出，在溝槽10A的中心部形成的氧化硅膜2A的表面高度低于硅襯底1的表面高度，從而形成高低差t1。
在將上述定位標記區(qū)域11A的氧化硅膜2A的高低差t1與元件形成區(qū)域(存儲單元區(qū)域11B、外圍電路區(qū)域11C)的殘留膜的高低厚度差t2(參照圖6)進行比較時，顯然，t1＞t2的關(guān)系成立。就是說，在實施形態(tài)1的半導(dǎo)體裝置中，能夠加大氧化硅膜2A的高低差，而不會發(fā)生象試行例那樣的問題。
另外，由于氧化硅膜2A在溝槽10A的邊緣部從硅襯底1的表面凸出，所以，在將從氧化硅膜2A的溝槽10A的底部起的高度t3與溝槽10A～10C的溝槽深度td進行比較時，t3＞td的關(guān)系也成立。
這樣，實施形態(tài)1的半導(dǎo)體裝置，在定位標記(埋入氧化硅膜2A)上產(chǎn)生的高低差，達到使t1＞t2及t3＞td成立的程度，所以，即使當在上部形成柵電極材料時，在柵電極材料上也能反映埋入氧化硅膜2A的高低差。
其結(jié)果是，當制作柵電極的布線圖案時，利用在柵電極材料上產(chǎn)生的高低差，將使定位標記的檢測變得容易進行，因而能以良好的精度使柵掩模重合，從而形成抗蝕圖案，并能以良好的精度制作柵電極的布線圖案。
<實施形態(tài)2>
圖12～圖17是表示作為實施形態(tài)2的具有溝槽型元件隔離結(jié)構(gòu)的半導(dǎo)體裝置的制造方法的斷面圖。以下，參照這幾個圖說明其制造方法。
首先，與實施例1一樣，在(塊狀)硅襯底1上形成膜厚約為100～500埃的氧化硅膜3，并在氧化硅膜3上形成膜厚為1000～4000埃的氮化硅膜4。然后，通過采用干法蝕刻有選擇地將硅襯底1除去1000～5000埃，如圖12所示，在襯底1上形成溝槽10(10A～10C)。
通過上述工序，在定位標記區(qū)域11A形成較寬的溝槽10A(10A1、10A2)，在存儲單元區(qū)域11B形成窄的溝槽10B，在外圍電路區(qū)域11C形成寬的溝槽10C。另外，在定位標記區(qū)域11A中，溝槽10A1的溝槽寬度比溝槽10A2寬。
接著，如圖13所示，在硅襯底1的整個表面上淀積氧化硅膜2，并使氧化硅膜2埋入10A～10C內(nèi)。
下一步，如圖14所示，為減小溝槽上氧化硅膜厚度差，采用預(yù)蝕刻用的掩模，在與定位標記區(qū)域11A上的氧化硅膜2的凸部(在10A(10A1、10A2)的外周的周邊鄰近區(qū)域上的氧化硅膜2)及溝槽10C的上部對應(yīng)的埋入氧化硅膜2上形成抗蝕圖案52，并采用干法蝕刻進行預(yù)蝕刻處理，將在存儲單元區(qū)域11B的整個表面及定位標記區(qū)域11A和外圍電路區(qū)域11C的一部分上的氧化硅膜2的除去。
其結(jié)果是，由于在進行預(yù)蝕刻時用抗蝕圖案52將定位標記區(qū)域11A的氧化硅膜2的凸部全部覆蓋，所以，在定位標記區(qū)域11A內(nèi)的溝槽10A與其他區(qū)域之上的氧化硅膜2之間產(chǎn)生的高低差，在預(yù)蝕刻后進一步擴大。
接著，如圖15所示，將抗蝕圖案52除去，然后，采用CMP法對整個表面進行研磨，以將氮化硅膜4上的氧化硅膜2、溝槽10A～10C上的氧化硅膜2的一部分及氮化硅膜4的一部分除去。
這時，溝槽寬度比溝槽10A2寬的溝槽10A1，基于溝槽寬度越寬、其中心部被除去的越多的所謂凹進成形作用，該溝槽10A1中心部上的氧化硅膜2被全部除去，直到將溝槽10A1中心部的底面以下的硅襯底1也除去一部分其結(jié)果是，使溝槽10A1具有比其他溝槽10B、10C深的最深部。此外，在定位標記區(qū)域11A上的氮化硅膜4的膜厚比其他區(qū)域的氮化硅膜4的膜厚要厚一些。
然后，如圖16所示，通過用磷酸將氮化硅膜4除去并用氫氟酸將氧化硅膜3及氧化硅膜2的一部分除去，在定位標記區(qū)域11A形成埋入氧化硅膜2A，在存儲單元區(qū)域11B形成埋入氧化硅膜2B，在外圍電路區(qū)域11C形成埋入氧化硅膜2C，從而完成溝槽型元件隔離結(jié)構(gòu)。
下一步，如圖17所示，與實施形態(tài)1同樣，形成柵氧化膜6，并在柵氧化膜6上按順序淀積多晶硅膜7、硅化鎢膜8。
然后，采用在實施形態(tài)2的元件隔離形成工序中制作的定位標記區(qū)域11A的定位標記(埋入氧化硅膜2A(+溝槽10A1))，利用攝影制版技術(shù)形成將柵電極重合在元件隔離區(qū)域上的圖案，并通過干法蝕刻將硅化鎢膜8、多晶硅膜7除去一部分，從而在存儲單元區(qū)域11B及外圍電路區(qū)域11C形成柵電極。
圖18是詳細地示出定位標記區(qū)域11A的說明圖，如圖18所示，在進行CMP研磨時，即使在最佳蝕刻條件下對存儲單元區(qū)域11B的溝槽10B進行蝕刻，也不能將溝槽10A1和10A2的邊緣部的硅襯底1除去。并且，在溝槽10A1內(nèi)，其最上部(溝槽10A1內(nèi)的周邊部)，以與氮化硅膜4的表面大致齊平的高度形成，其下部(溝槽10A1的中心部)即最深部的表面高度比開始時溝槽10A1的形成深度td深，從而形成高低差t1＇。
因此，如圖16所示，在將氧化硅膜3及氮化硅膜4除去后，其最上部從硅襯底1的表面凸出，溝槽10A1的中心部即最深部低于開始時溝槽10A1的形成深度td，從而形成高低差t1。
在將定位標記區(qū)域11A的溝槽10A1的定位標記(埋入氧化硅膜2A+溝槽10A1)的高低差t1與元件形成區(qū)域(存儲單元區(qū)域11B、外圍電路區(qū)域11C)的殘留膜的高低厚度差t2(參照圖6)進行比較時，t1＞t2的關(guān)系成立。
另外，在CMP研磨前(參照圖14)，溝槽10A1和溝槽10A2的邊緣部上的氧化硅膜2具有足夠厚的膜厚，在進行CMP研磨時，即使在最佳蝕刻條件下對存儲單元區(qū)域11B的溝槽10B進行蝕刻，也不能將溝槽10A1和溝槽10A2的邊緣部的硅襯底1除去。
此外，對于氧化硅膜2A，由于在溝槽10A1中將襯底1的一部分除去后形成最深部，所以，在將從氧化硅膜2A的溝槽10A1的底部起的高度t3(=t1)與溝槽10B、10C的溝槽深度進行比較時，t3＞td的關(guān)系也成立。
這樣，實施形態(tài)2的半導(dǎo)體裝置，在定位標記(埋入氧化硅膜2A(+溝槽10A1))上產(chǎn)生的高低差，達到使t1＞t2及t3(=t1)＞td成立的程度，所以，即使當在上部形成柵電極材料時，在柵電極材料上也能反映埋入氧化硅膜2A的高低差。
其結(jié)果是，當制作柵電極的布線圖案時，利用在柵電極材料上產(chǎn)生的高低差，將使定位標記的檢測變得容易進行，因而能以良好的精度使柵極掩模重合，從而形成抗蝕圖案，并能以良好的精度制作柵電極的布線圖案。
<實施形態(tài)3>
圖19～圖24是表示作為實施形態(tài)3的具有溝槽型元件隔離結(jié)構(gòu)的半導(dǎo)體裝置的制造方法的斷面圖。以下，參照這幾個圖說明其制造方法。實施形態(tài)3的特征是，用由基底襯底21、埋入氧化膜22及SOI層23構(gòu)成的SOI襯底代替實施形態(tài)2的硅襯底1。SOI襯底可以用任何形成方法制作，如注入氧后形成的SIMOX襯底或粘結(jié)襯底等。
首先，在SOI23上用CVD法(約800℃)或?qū)OI層23進行熱氧化(約800℃的氧化條件)，形成膜厚約為100～300埃的氧化硅膜3，并用CVD法(約700℃)在氧化硅膜3上形成膜厚約為1000～4000埃的氮化硅膜4。
接著，在經(jīng)過了與實施形態(tài)2同樣的工序后，如圖19所示，形成溝槽10A～10C，將其底部設(shè)在SOI層23與埋入氧化膜22的界面上，并如圖20所示，在整個表面上淀積氧化硅膜2。
然后，如圖21所示，為減小溝槽上氧化硅膜厚度差，采用預(yù)蝕刻用的掩模，在與定位標記區(qū)域11A上的氧化硅膜2的凸部(在10A(10A1、10A2)的外周的周邊鄰近區(qū)域上的氧化硅膜2)及溝槽10C的上部對應(yīng)的埋入氧化硅膜2上形成抗蝕圖案52，并采用干法蝕刻進行預(yù)蝕刻處理，將在存儲單元區(qū)域11B的整個表面及定位標記區(qū)域11A和外圍電路區(qū)域11C的一部分上的氧化硅膜2的除去。
其結(jié)果是，由于在進行預(yù)蝕刻時用抗蝕圖案52將定位標記區(qū)域11A的氧化硅膜2的凸部全部覆蓋，所以，在定位標記區(qū)域11A內(nèi)的溝槽10A與其他區(qū)域之上的氧化硅膜2之間產(chǎn)生的高低差，在預(yù)蝕刻后進一步擴大。
接著，如圖22所示，將抗蝕圖案52除去，然后，采用CMP法對整個表面進行研磨，以將氮化硅膜4上的氧化硅膜2、溝槽10A～10C上的氧化硅膜2的一部分及氮化硅膜4的一部分除去。這時，溝槽寬度比溝槽10A2寬的溝槽10A1，其中心部上的氧化硅膜2被全部除去，直到將中心部下方的埋入氧化膜22的一部分也除去而形成最深部。此外，在定位標記區(qū)域11A上留下的氮化硅膜4的膜厚比其他區(qū)域的氮化硅膜4的膜厚要厚一些。
然后，如圖23所示，通過用磷酸將氮化硅膜4除去并用氫氟酸將氧化硅膜3及氧化硅膜2的一部分除去，在定位標記區(qū)域11A形成埋入氧化硅膜2A，在存儲單元區(qū)域11B形成埋入氧化硅膜2B，在外圍電路區(qū)域11C形成埋入氧化硅膜2C，從而完成溝槽型元件隔離結(jié)構(gòu)。
下一步，如圖24所示，與實施形態(tài)1同樣，形成柵氧化膜6，并在柵氧化膜6上按順序淀積多晶硅膜7、硅化鎢膜8。
然后，采用在實施形態(tài)3的元件隔離形成工序中制作的定位標記區(qū)域11A的定位標記(埋入氧化硅膜2A(+溝槽10A1))，利用攝影制版技術(shù)形成將柵電極重合在元件隔離區(qū)域上的圖案，并通過干法蝕刻將硅化鎢膜8、多晶硅膜7除去一部分，從而在存儲單元區(qū)域11B及外圍電路區(qū)域11C上形成柵電極。
在結(jié)構(gòu)如上所述的實施形態(tài)3的半導(dǎo)體裝置中，由于使定位標記(埋入氧化硅膜2A(+溝槽10A1))產(chǎn)生與實施形態(tài)2相同的高低差，所以，即使當在上部形成柵電極材料時，在柵電極材料上也能反映埋入氧化硅膜2A的高低差。
其結(jié)果是，當制作柵電極的布線圖案時，利用在柵電極材料上產(chǎn)生的高低差，將使定位標記的檢測變得容易進行，因而能以良好的精度使柵掩模重合，從而形成抗蝕圖案，并能以良好的精度制作柵電極的布線圖案。
尤其是，在象溝槽10A1那樣將埋入氧化膜22的一部分除去的結(jié)構(gòu)中，可以通過將埋入氧化膜22也除去從而增大由SOI層23的膜厚(受溝槽10A1的初始形成深度限制)和在SOI層23上形成的氮化硅膜4的膜厚限制的定位標記的高低差，<實施形態(tài)4>
在實施形態(tài)3的半導(dǎo)體裝置中，示出了將溝槽10A1中心部下方的埋入氧化膜22的一部分除去后可以使定位標記(埋入氧化硅膜2A+溝槽10A1)的最上部與最下部的高低差進一步增大，本實施形態(tài)4的半導(dǎo)體裝置是利用這種效果的結(jié)構(gòu)。
圖26～圖29是表示作為實施形態(tài)4的具有溝槽型元件隔離結(jié)構(gòu)的半導(dǎo)體裝置的制造方法的斷面圖。以下，參照這幾個圖說明實施形態(tài)4的半導(dǎo)體裝置的制造方法。
首先，與實施形態(tài)3相同，在SOI層23上形成膜厚約為100～300埃的氧化硅膜3，并在氧化硅膜3上形成膜厚約為1000～4000埃的氮化硅膜4。
接著，在經(jīng)過了與實施形態(tài)2同樣的工序后，如圖25所示，形成溝槽10A～10C＇，將其底部設(shè)在SOI層23與埋入氧化膜22的界面上。這時，外圍電路區(qū)域11C的溝槽10C＇也與存儲單元區(qū)域11B的溝槽10B一樣，按較窄的寬度形成。并且，在形成時將SOI層23夾在溝槽10C＇與10C＇之間。夾在溝槽10C＇與10C＇之間的SOI層23被規(guī)定為虛設(shè)圖案23D。
然后，如圖26所示，在整個表面上淀積氧化硅膜2。而氧化硅膜2的膜厚形成到與實施形態(tài)3中預(yù)蝕刻后的存儲單元區(qū)域11B及外圍電路區(qū)域11C上的氧化硅膜2的膜厚(參照圖15)相同的程度。
接著，如圖27所示，采用CMP法對整個表面進行研磨，以將氮化硅膜4上的氧化硅膜2及溝槽10A～10C＇上的氧化硅膜2的一部分除去。這時，溝槽10A1內(nèi)中心部上的氧化硅膜2被全部除去，直到將溝槽10A1中心部下方的埋入氧化膜22的一部分也除去。
然后，將氮化硅膜4及氧化硅膜3除去而完成溝槽型元件隔離結(jié)構(gòu)。這時，外圍電路區(qū)域11C通過由虛設(shè)圖案23D及中間夾有虛設(shè)圖案23D的溝槽10C＇、10C＇構(gòu)成的元件隔離區(qū)域?qū)崿F(xiàn)元件隔離。通過將虛設(shè)圖案23D的形成寬度形成得較寬，可以使元件隔離區(qū)域的寬度達到與實施形態(tài)1～3的溝槽10C的寬度相同的程度。
在這之后，如圖28所示，與實施形態(tài)1同樣，形成柵氧化膜6，并在柵氧化膜6上按順序淀積多晶硅膜7、硅化鎢膜8。
接著，采用在實施形態(tài)4的元件隔離形成工序中制作的定位標記區(qū)域11A的定位標記(埋入氧化硅膜2A+溝槽10A1)，利用攝影制版技術(shù)形成將柵電極重合在元件隔離區(qū)域上的圖案，并通過干法蝕刻將硅化鎢膜8、多晶硅膜7除去一部分，從而在存儲單元區(qū)域11B及外圍電路區(qū)域11C上形成柵電極14。
然后，形成源·漏區(qū)域，并如圖29所示，形成層間絕緣膜24，并在設(shè)置接觸孔CT1～CT4后，在整個表面上形成鋁層25。在形成接觸孔CT1時，使其貫穿埋入氧化膜22并延伸到基底襯底21的擴散區(qū)域27，在形成接觸孔CT2、CT4時，使其貫穿層間絕緣膜24并延伸到柵電極14。
鋁的布線圖案制作，在等離子氣氛中以干法蝕刻進行。在進行該蝕刻時，有可能因蝕刻傷損而造成器件的特性惡化。蝕刻傷損導(dǎo)致器件惡化的原因被認為是由腐蝕劑引入的電荷通過鋁傳送到柵電極14，因而使柵電極帶電并在襯底與柵電極之間產(chǎn)生電位差。
在實施形態(tài)4的制造方法中，如圖29所示，在定位標記區(qū)域11A的溝槽10A上形成接觸孔CT1后形成鋁的虛設(shè)圖案，并通過接觸孔CT1與鋁層25及基底襯底21的高濃度N型擴散區(qū)域27電氣連接。另一方面，通過接觸孔CT2、CT4與鋁層25及柵電極14電氣連接。
因此，當在整個表面形成抗蝕層26后制作鋁層25的布線圖案時，由于基底襯底21與柵電極14通過鋁層25電氣連接，所以使基底襯底21的襯底電位與柵電極14的電位差減小，從而能使蝕刻傷損大幅度減小。其結(jié)果是，能夠獲得動作特性良好的半導(dǎo)體裝置。
圖30是表示鋁的布線圖案制作后的平面結(jié)構(gòu)的俯視圖。該圖中的A-A剖面相當于圖29。如圖29所示，連接于制作布線圖案后的柵電極14的鋁層25，與通過接觸孔CT1連接于基底襯底21的鋁層25電氣絕緣，所以，在裝置完成后，在動作上不會產(chǎn)生問題。而圖30的SOI層23、23之間的空白部分，是埋入氧化硅膜22的形成區(qū)域。
另外，溝槽10A的最深部是將埋入氧化膜22除去一部分后形成的，因而使溝槽10A最深部下面的埋入氧化膜22的膜厚變薄，所以能使埋入氧化膜22貫穿接觸孔CT1比較容易形成。
在實施形態(tài)4中，是在定位標記區(qū)域11A的接觸孔CT1上形成鋁的虛設(shè)圖案，但在電路結(jié)構(gòu)上也可以在外圍電路等的空白區(qū)域形成在CMP研磨后將埋入氧化膜22除去的結(jié)構(gòu)，并在該區(qū)域形成鋁的虛設(shè)圖案。
另外，在實施形態(tài)4中，使外圍電路區(qū)域11C的溝槽10C＇比較窄，將原來為形成溝槽而要除去的SOI層23留作虛設(shè)圖案23D，并由虛設(shè)圖案23D及將虛設(shè)圖案23D夾在中間的溝槽10C＇、10C＇形成元件隔離區(qū)域。
由于在溝槽10B和溝槽10C＇的寬度上相差很小，所以在存儲單元區(qū)域11B及外圍電路區(qū)域11C上形成的氧化硅膜2的膜厚沒有差別。
因此，根本無須進行預(yù)蝕刻，因而使制造工藝簡化，從而能以良好的精度在定位標記區(qū)域11A上形成由溝槽10A及氧化硅膜2A構(gòu)成的定位標記。
另外，由于各個溝槽10C＇的寬度與溝槽10B同樣狹窄，所以能防止因CMP研磨造成的凹陷(將溝槽內(nèi)的中心部過分地磨削)。這樣，實施形態(tài)4的半導(dǎo)體裝置，通過在外圍電路區(qū)域11C上形成虛設(shè)圖案23D，即使在存儲單元區(qū)域11B、外圍電路區(qū)域11C之間的圖案疏密存在差別時，也可以不進行預(yù)蝕刻而進行CMP處理，因而也就不需要考慮預(yù)蝕刻后的氧化硅膜的膜厚誤差，從而使CMP研磨處理的研磨條件的容許范圍擴大。
如圖31所示，當使層間絕緣膜24的膜厚在用于連接襯底的接觸孔CT1的形成部分與用于連接柵極的接觸孔CT2、4的形成部分上具有均勻的層間絕緣膜24的膜厚時，由于接觸孔CT1～CT4的形成長度基本相同，所以使形成接觸孔時的蝕刻條件的容許范圍增大。在圖31的例中，將鎢層28埋入接觸孔CT1～CT4，并在鎢層28上形成鋁層25。
另外，在僅以減輕制作鋁層25的布線圖案時的蝕刻傷損為目的的情況下，只需如實施形態(tài)3所示進行預(yù)蝕刻而形成元件隔離區(qū)域及定位標記并設(shè)置柵電極，然后，如圖29所示進行接觸孔的形成、鋁層的淀積及布線圖案制作即可。
<實施形態(tài)5>
實施形態(tài)5的半導(dǎo)體裝置，除實施形態(tài)3的結(jié)構(gòu)外，還增加了在如圖32所示的平面配置上的襯底上電路區(qū)域11D的構(gòu)造。
圖33～圖35是表示作為本發(fā)明實施形態(tài)5的半導(dǎo)體裝置的制造方法的斷面圖，相當于圖32的B～B剖面圖。實施形態(tài)5的制造方法，是在實施形態(tài)3的制造工序中增加了基底襯底上電路的制造工序。
當形成溝槽10A～10C時(實施形態(tài)3的圖19中示出的工序)，形成寬度非常大的溝槽30，并在預(yù)蝕刻時(實施形態(tài)3的圖21中示出的工序)，如圖33所示，在除溝槽30以外的部分上保留抗蝕圖案52。
然后，在進行CMP研磨時(實施形態(tài)3的圖22中示出的工序)，通過凹進成形作用而將溝槽30底面下的埋入氧化膜22貫通，使基底襯底21完全露出。
在該溝槽30的基底襯底21上，如圖35所示，用現(xiàn)有的工序形成半導(dǎo)體元件。另外，在圖35中，31、32是阱區(qū)，33是具有LDD結(jié)構(gòu)的柵極部，34是(二重)擴散區(qū)。
這樣，實施形態(tài)5的半導(dǎo)體裝置，可以在SOI層23上形成半導(dǎo)體元件，同時也能在基底襯底21上直接形成半導(dǎo)體元件。通過在SOI層23上形成數(shù)字電路、用于低耗電量的半導(dǎo)體元件、在基底襯底21形成的模擬電路、要求耐高壓的半導(dǎo)體元件(構(gòu)成要求提高ESD(靜電放電)耐壓性及提高高漏極耐壓性的輸入輸出電路、讀出放大器、字線驅(qū)動電路、及升壓電位發(fā)生電路等的晶體管)，可以根據(jù)用途在基底襯底21和SOI層23之中更為適當?shù)囊粋€上形成半導(dǎo)體元件。
另外，實施形態(tài)5也可以與實施形態(tài)4的制造方法并行進行。在這種情況下，按如下方式進行。
當形成溝槽10A～10C時(實施形態(tài)4的圖25中示出的工序)，如圖36所示，形成寬度非常大的溝槽30。
然后，在進行CMP研磨(實施形態(tài)3的圖24中示出的工序)后，通過凹進成形作用而將溝槽30底面下的埋入氧化膜22貫通，使基底襯底21完全露出。隨后的處理如前所述。
如上所述，在第1發(fā)明的半導(dǎo)體裝置中，使定位用絕緣膜的最上部高于半導(dǎo)體襯底的表面，并使最下部的表面高度低于半導(dǎo)體襯底的表面高度，從而在定位用絕緣膜上形成高低差。
因此，即使在包含定位用絕緣膜的半導(dǎo)體襯底上形成上部形成層時，在該上部形成層上也能形成反映上述高低差的高低差，所以，利用在上部形成層上生成的高低差，可以使定位標記的位置檢測變得容易進行，因而能以良好的位置精度獲得所制造的半導(dǎo)體裝置。
在第2發(fā)明的半導(dǎo)體裝置中，使第1溝槽底面中心部的底面與定位用絕緣膜的最上部之間形成高低差。
因此，即使在包含定位用絕緣膜及第1溝槽的半導(dǎo)體襯底上形成上部形成層時，在該上部形成層上也能形成反映上述高低差的高低差，所以，利用在上部形成層上生成的高低差，可以使定位標記的位置檢測變得容易進行，因而能以良好的位置精度獲得所制造的半導(dǎo)體裝置。
在第3發(fā)明的半導(dǎo)體裝置中，第1溝槽，以貫通SOI襯底的SOI層的方式形成，所以，與第2發(fā)明的半導(dǎo)體裝置一樣，能以良好的位置精度獲得在SOI襯底上所制造的半導(dǎo)體裝置。
第4發(fā)明的半導(dǎo)體裝置，備有第1通孔，貫穿層間絕緣膜、第1溝槽的最深部和埋入絕緣膜并延伸到基底襯底；第2通孔，貫穿層間絕緣膜并延伸到控制電極；及布線層，通過第2通孔與控制電極電氣連接。
因此，當在層間絕緣膜上的整個表面形成金屬層后通過蝕刻而得到上述布線層時，可以通過第1和第2通孔使基底襯底與控制電極電氣連接，減小在兩者之間產(chǎn)生的電位差，所以能不受蝕刻傷損而得到布線層，其結(jié)果是，能獲得動作特性良好的半導(dǎo)體裝置。
另外，由于第1溝槽的最深部是將埋入絕緣膜除去一部分后形成的，所以可將上述最深部下面的埋入絕緣膜貫通，因而使第1通孔的形成處理比較容易進行。
在第5發(fā)明的半導(dǎo)體裝置中，在工序(d)中，至少在與定位標記區(qū)域的第1溝槽外的周邊鄰近區(qū)域?qū)?yīng)的絕緣膜上形成抗蝕圖案，在工序(e)中以抗蝕圖案作為掩模將絕緣膜除去后，在工序(f)中除去抗蝕圖案，然后，進一步將全部絕緣膜除去，從而在定位標記的第1溝槽內(nèi)的周邊部與中心部之間形成高低差。
因此，由于在定位標記上形成的電極層上形成反映上述高低差的高低差，所以，在工序(h)中利用在電極層上所產(chǎn)生的高低差，可以使定位標記的位置檢測變得容易進行，因而能夠根據(jù)該定位標記以良好的精度制造電極層的布線圖案。
另外，在工序(e)中采用的抗蝕圖案，至少在與定位標記區(qū)域的第1溝槽外的周邊鄰近區(qū)域?qū)?yīng)的絕緣膜上形成，所以，在工序(f)的處理后，將絕緣膜及直到靠近第1溝槽邊緣部的半導(dǎo)體襯底一并除去，而在第1溝槽的邊緣部被磨圓的同時也不會導(dǎo)致定位標記檢測精度的惡化。
在第6發(fā)明的半導(dǎo)體裝置的制造方法中，在工序(e)中采用的抗蝕圖案，進一步在與定位標記區(qū)域的第1溝槽對應(yīng)的絕緣膜上形成，定位標記包含在第1溝槽內(nèi)形成的絕緣膜即定位用絕緣膜，通過使在第1溝槽的周邊部上形成的定位用絕緣膜高于半導(dǎo)體襯底的表面，并使在中心部上形成的定位用絕緣膜的表面高度低于半導(dǎo)體襯底的表面高度，從而在定位用絕緣膜上形成高低差。
因此，由于在定位用絕緣膜上形成的電極層上形成反映上述高低差的高低差，所以，可以將電極層本身生成的高低差作為定位標記。
在第7發(fā)明的半導(dǎo)體裝置的制造方法中，在工序(e)中采用的抗蝕圖案，只在與定位標記區(qū)域的第1溝槽的上述周邊鄰近區(qū)域?qū)?yīng)的絕緣膜上形成，定位標記包含定位用絕緣膜及第1溝槽，在定位用絕緣膜的最上部與第1溝槽的最深部的底面之間形成高低差。
因此，由于在定位用絕緣膜及第1溝槽上形成的電極層上形成反映上述高低差的高低差，所以，可以將電極層本身生成的高低差作為定位標記。
在第8發(fā)明的半導(dǎo)體裝置制造方法中，由于在工序(b)中形成的第1溝槽，其形成方式是貫通SOI襯底的SOI層，所以，能以良好的位置精度在SOI襯底上制造半導(dǎo)體裝置。
在第9發(fā)明的半導(dǎo)體裝置制造方法中，元件形成區(qū)域包含以寬度較窄的第1電路用溝槽進行元件隔離的第1電路形成區(qū)域及以寬度較寬的第2電路用溝槽進行元件隔離的第2電路形成區(qū)域。
在寬度較窄的第1電路用溝槽上形成的絕緣膜的膜厚比在寬度較寬的第2電路用溝槽上形成的絕緣膜的膜厚要厚，由于具有這種性質(zhì)，所以，必須將第1電路形成區(qū)域上的絕緣膜比第2電路形成區(qū)域上的絕緣膜多出的部分除去，因而將第1電路形成區(qū)域上的絕緣膜有選擇地除去的工序就成為必不可少的了。
因此，在工序(d)中，在第1電路形成區(qū)域上形成抗蝕圖案，而在第2電路形成區(qū)域上不形成抗蝕圖案，從而可以將第1電路形成區(qū)域上的絕緣膜同時除去。
用第10發(fā)明的制造方法制造的半導(dǎo)體裝置的第1電路形成區(qū)域，包含由動態(tài)型存儲單元構(gòu)成的區(qū)域，所以能以良好的精度制作動態(tài)型存儲單元的電極層的布線圖案。
在第11發(fā)明的半導(dǎo)體裝置制造方法中，在工序(d)中，將絕緣膜全部除去，將第1溝槽內(nèi)的周邊部上的絕緣膜留作定位用絕緣膜，并將第1溝槽內(nèi)的中心部上的絕緣膜全部除去，同時將第1溝槽中心部下面的埋入絕緣膜的一部分區(qū)域也除去，從而在定位用絕緣膜的最上部與第1溝槽的最深部底面之間形成高低差。
因此，由于在定位用絕緣膜及第1溝槽上部形成的電極層上形成反映上述高低差的高低差，所以，在工序(f)中利用在電極層上產(chǎn)生的高低差，可以使定位標記的位置檢測變得容易進行，因而能夠根據(jù)該定位標記以良好的精度制造電極層的布線圖案。
在第12發(fā)明的半導(dǎo)體裝置制造方法中，元件形成區(qū)域包含以第1電路用溝槽進行元件隔離的第1電路形成區(qū)域及以多個第2電路用溝槽及虛設(shè)層進行元件隔離的第2電路形成區(qū)域。
第2電路形成區(qū)域通過由多個第2電路用溝槽及虛設(shè)層構(gòu)成的元件隔離區(qū)域進行元件隔離，所以，即使第2電路用溝槽本身的寬度窄，也可以通過將虛設(shè)層的寬度加寬，從而能加寬元件隔離區(qū)域的寬度。
因此，由于在第1電路形成區(qū)域上和第2電路形成區(qū)域上之間絕緣膜的膜厚沒有變化，所以在工序(d)中先前的有選擇地將絕緣膜除去的工序就不需要了。
在第13發(fā)明的半導(dǎo)體裝置制造方法中，在工序(h)中，形成貫穿層間絕緣膜、第1溝槽的中心部和埋入絕緣膜并延伸到基底襯底的第1通孔、貫穿層間絕緣膜并延伸到控制電極的第2通孔，并在工序(i)中，在包含第1和第2通孔的層間絕緣膜上形成金屬層。
因此，當在工序(j)中制作金屬層的布線圖案時，可以通過第1和第2通孔使基底襯底與控制電極電氣連接，減小在兩者之間產(chǎn)生的電位差，所以能制作布線圖案時不受傷損而得到布線層，其結(jié)果是，能獲得動作特性良好的半導(dǎo)體裝置。
另外，由于位于第1溝槽中心部的最深部是將埋入絕緣膜除去一部分后形成的，所以可將上述最深部下面的埋入絕緣膜貫通，因而使第1通孔的形成比較容易進行。
在第14發(fā)明的半導(dǎo)體裝置制造方法中，在工序(d)中使基底襯底露出，在工序(f)中，在基底襯底上電路區(qū)域上形成電極層，所以，可以制造在SOI層上及基底襯底上分別形成元件的半導(dǎo)體裝置。
用第15發(fā)明的制造方法制造的半導(dǎo)體裝置的第1電路形成區(qū)域，包含由動態(tài)型存儲單元構(gòu)成的區(qū)域，所以能以良好的精度制作動態(tài)型存儲單元的電極層的布線圖案。
權(quán)利要求
1．一種半導(dǎo)體裝置，由溝槽型元件隔離結(jié)構(gòu)在半導(dǎo)體元件之間實現(xiàn)元件隔離，其特征在于，備有半導(dǎo)體襯底；定位標記區(qū)域，在上述半導(dǎo)體襯底上形成，在其上層部具有第1溝槽及在上述第1溝槽內(nèi)形成的定位用絕緣膜；及元件形成區(qū)域，在上述半導(dǎo)體襯底上形成，具有在多個半導(dǎo)體元件之間進行絕緣隔離的元件隔離用絕緣膜；將上述元件隔離用絕緣膜充填于在上述半導(dǎo)體襯底的上層部形成的第2溝槽內(nèi)，使上述定位用絕緣膜的最上部高于上述半導(dǎo)體襯底的表面并使最下部的表面高度低于上述半導(dǎo)體襯底的表面高度，從而在上述定位用絕緣膜上形成高低差。
2．一種半導(dǎo)體裝置，由溝槽型元件隔離結(jié)構(gòu)在半導(dǎo)體元件之間實現(xiàn)元件隔離，其特征在于，備有半導(dǎo)體襯底；定位標記區(qū)域，在上述半導(dǎo)體襯底上形成，在其上層部具有第1溝槽及在上述第1溝槽內(nèi)形成的定位用絕緣膜；上述定位用絕緣膜在除上述第1溝槽內(nèi)的中心部以外的區(qū)域即周邊部上形成；還備有元件形成區(qū)域，在上述半導(dǎo)體襯底上形成，并具有在多個半導(dǎo)體元件之間進行絕緣隔離的元件隔離用絕緣膜；將上述元件隔離用絕緣膜充填于在上述半導(dǎo)體襯底的上層部形成的第2溝槽內(nèi)，上述第1溝槽的中心部底面以比上述第2溝槽深的方式形成，在上述定位用絕緣膜的最上部與上述中心部底面之間形成高低差。
3．根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于上述半導(dǎo)體襯底包含具有基底襯底、在上述基底襯底上形成的埋入絕緣膜、及在上述埋入絕緣膜上形成的SOI層的SOI襯底，上述第1和第2溝槽以貫穿上述SOI層的方式形成，上述第1溝槽的上述中心部，通過進一步將上述埋入絕緣膜的一部分除去而形成。
4．根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，備有控制電極，在上述元件形成區(qū)域上形成，用于進行元件的動作控制；層間絕緣膜，在包含上述控制電極和上述第1溝槽之上部分的上述半導(dǎo)體襯底上形成；第1通孔，貫穿上述層間絕緣膜、上述第1溝槽的上述中心部和上述埋入絕緣膜并延伸到上述基底襯底；第2通孔，貫穿上述層間絕緣膜并延伸到上述控制電極；及布線層，通過上述第2通孔與上述控制電極電氣連接。
5．一種半導(dǎo)體裝置制造方法，該半導(dǎo)體裝置具有溝槽型元件隔離結(jié)構(gòu)，其特征在于，包括(a)準備具有定位標記區(qū)域和元件形成區(qū)域的半導(dǎo)體襯底的工序；(b)在上述半導(dǎo)體襯底的上述定位標記區(qū)域和上述元件形成區(qū)域的上層部同時分別形成第1和第2溝槽的工序；將上述第1與第2溝槽的底面形成深度設(shè)定為從上述半導(dǎo)體襯底的表面起大致相同的深度；還包括(c)在上述半導(dǎo)體襯底的整個表面上形成絕緣膜的工序；(d)至少在與上述定位標記區(qū)域的上述第1溝槽外的周邊鄰近區(qū)域?qū)?yīng)的上述絕緣膜上形成抗蝕圖案的工序；(e)以上述抗蝕圖案作為掩膜而將上述絕緣膜除去的工序；(f)將上述抗蝕圖案除去后，進一步將上述絕緣膜除去的工序；進行上述工序(f)時，在上述第1溝槽內(nèi)保留一部分上述絕緣膜，且保留埋入上述第2溝槽內(nèi)的上述絕緣膜，并將上述工序(f)后的上述第1溝槽部分規(guī)定為定位標記；還包括(g)在上述半導(dǎo)體襯底的整個表面上形成電極層的工序；(h)識別上述定位標記的位置，并在上述元件形成區(qū)域上制作上述電極層的布線圖案的工序；在上述定位標記的上述第1溝槽內(nèi)的中心部與中心部以外的周邊區(qū)域之間形成高低差。
6．根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置制造方法，其特征在于上述工序(d)，還在與上述定位標記區(qū)域的上述第1溝槽對應(yīng)的上述絕緣膜上形成上述抗蝕圖案，上述定位標記包含在上述工序(f)后在上述第1溝槽內(nèi)保留的上述絕緣膜即定位用絕緣膜，在形成時使在上述周邊部上形成的上述定位用絕緣膜的最上部高于上述半導(dǎo)體襯底的表面，并使在上述中心部上形成的上述定位用絕緣膜的表面高度低于上述半導(dǎo)體襯底的表面高度，從而在上述定位用絕緣膜上形成高低差。
7．根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置制造方法，其特征在于上述工序(d)，只在與上述定位標記區(qū)域的上述第1溝槽的上述周邊鄰近區(qū)域?qū)?yīng)的上述絕緣膜上形成上述抗蝕圖案，上述工序(f)包括這樣的工序，即在上述第1溝槽的上述周邊部上將上述絕緣膜留作上述定位用絕緣膜，而將上述第1溝槽的上述中心部上的絕緣膜全部除去，同時將上述第1溝槽的上述中心部下面的上述半導(dǎo)體襯底的一部分區(qū)域也除去，將所除去的上述半導(dǎo)體襯底的一部分區(qū)域規(guī)定為上述第1溝槽的最深部；上述定位標記包含上述定位用絕緣膜及上述第1溝槽，在上述定位用絕緣膜的最上部與上述第1溝槽的上述最深部的底面之間形成高低差。
8．根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置制造方法，其特征在于上述半導(dǎo)體襯底包含基底襯底、在上述基底襯底上形成的埋入絕緣膜、及在上述埋入絕緣膜上形成的SOI層，上述工序(b)包括以貫穿上述SOI層的方式形成上述第1和第2溝槽的工序，在上述工序(f)中除去的上述半導(dǎo)體襯底的一部分區(qū)域包含上述埋入絕緣膜的一部分區(qū)域。
9．根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置制造方法，其特征在于上述第2溝槽包含寬度較窄的第1電路用溝槽及寬度較寬的第2電路用溝槽，上述元件形成區(qū)域包含以上述第1電路用溝槽進行元件隔離的第1電路形成區(qū)域及以上述第2電路用溝槽進行元件隔離的第2電路形成區(qū)域，上述工序(d)，不在與上述第1電路形成區(qū)域?qū)?yīng)的上述絕緣膜上形成上述抗蝕圖案，而在與上述第2電路形成區(qū)域?qū)?yīng)的上述絕緣膜上形成上述抗蝕圖案。
10．根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置制造方法，其特征在于上述第1電路形成區(qū)域包含由動態(tài)型存儲單元構(gòu)成的區(qū)域，上述第2電路形成區(qū)域包含形成驅(qū)動上述存儲單元的外圍電路的區(qū)域。
11．一種半導(dǎo)體裝置制造方法，該半導(dǎo)體裝置具有溝槽型元件隔離結(jié)構(gòu)，其特征在于，包括(a)準備具有定位標記區(qū)域和元件形成區(qū)域的半導(dǎo)體襯底的工序；上述半導(dǎo)體襯底包含由基底襯底、在上述基底襯底上形成的埋入絕緣膜、及在上述埋入絕緣膜上形成的SOI層構(gòu)成的SOI襯底；還包括(b)以貫穿上述SOI層的方式在上述定位標記區(qū)域和上述元件形成區(qū)域分別同時形成第1和第2溝槽的工序；(c)在包括上述第1及第2溝槽的上述SOI層的整個表面上形成絕緣膜的工序；(d)將上述絕緣膜除去的工序；進行上述工序(d)時，保留埋入上述第2溝槽內(nèi)的上述絕緣膜，且在上述第1溝槽的上述周邊部上將上述絕緣膜留作上述定位用絕緣膜，而將上述第1溝槽的中心部上的絕緣膜全部除去，同時將上述第1溝槽的上述中心部下面的上述埋入絕緣膜的一部分區(qū)域也除去，并將所除去的上述半導(dǎo)體襯底的一部分區(qū)域規(guī)定為上述第1溝槽的最深部；還包括(e)在上述半導(dǎo)體襯底的整個表面上形成電極層的工序；(f)識別上述定位標記的位置，并在上述元件形成區(qū)域上制作上述電極層的布線圖案的工序；在上述定位用絕緣膜的最上部與上述第1溝槽的上述最深部的底面之間形成高低差。
12．根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置制造方法，其特征在于上述第2溝槽包含寬度較窄的第1和第2電路用溝槽，上述第2電路用溝槽包含多個第2電路用溝槽，上述多個第2電路用溝槽以將SOI層夾在中間的方式形成，將上述多個第2電路用溝槽之間的上述SOI層規(guī)定為虛設(shè)層，上述元件形成區(qū)域包含以上述第1電路用溝槽進行元件隔離的第1電路形成區(qū)域及以上述第2電路用溝槽及上述虛設(shè)層進行元件隔離的第2電路形成區(qū)域。
13．根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置制造方法，其特征在于在上述工序(f)中進行了布線圖案制作的上述電極層，包含在上述元件形成區(qū)域上形成并用于進行元件的動作控制的控制電極；還包括(g)在整個表面上形成層間絕緣膜的工序；(h)在上述第1溝槽和上述控制電極的上述中心部上形成的上述層間絕緣膜上分別形成第1和第2通孔的工序；所形成的上述第1通孔進一步貫穿上述埋入絕緣膜并延伸到基底襯底；還包括(i)在包含上述第1和第2通孔的上述層間絕緣膜上形成金屬層的工序；及(j)對上述金屬層制作布線圖案并形成布線層的工序。
14．根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置制造方法，其特征在于上述半導(dǎo)體襯底還具有基底襯底上電路區(qū)域，上述工序(b)包含以貫穿上述SOI層的方式形成具有比上述第1和第2溝槽的寬度更寬的寬度的第3溝槽的工序，上述工序(d)包含將上述第3溝槽上的絕緣膜全部除去、同時將上述第3溝槽下面的上述埋入絕緣膜也除去以使上述基底襯底露出的工序。
15．根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置制造方法，其特征在于上述第1電路形成區(qū)域包含由動態(tài)型存儲單元構(gòu)成的區(qū)域，上述第2電路形成區(qū)域包含形成驅(qū)動上述存儲單元的外圍電路的區(qū)域。
全文摘要
提供一種能以高精度進行定位而不使性能惡化的半導(dǎo)體裝置及其制造方法。只在與整個定位標記區(qū)域11A及溝槽10C對應(yīng)的埋入氧化硅膜2上形成抗蝕圖案51,采用干法蝕刻進行預(yù)蝕刻處理,將存儲單元區(qū)域11B的整個表面及外圍電路區(qū)域11C的一部分上的氧化硅膜2除去規(guī)定部分。進行CMP處理,進一步將氧化硅膜3及氮化硅膜4除去,在氧化硅膜2A的最上部與最下部表面之間形成高低差,從而形成定位標記。
文檔編號H01L21/8242GK1209650SQ9810736
公開日1999年3月3日 申請日期1998年4月27日 優(yōu)先權(quán)日1997年8月25日
發(fā)明者巖松俊明 申請人:三菱電機株式會社