專利名稱：絕緣體上的硅襯底的制造方法及制造設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造絕緣體上的硅襯底的方法及設(shè)備，能使膜厚均勻性極佳，并可很好地抑制膜的空位(或空隙)及界面態(tài)，特別涉及一種制造絕緣體上的硅(以下稱為SOI)襯底的方法及制造設(shè)備，適用于在玻璃之類的透明絕緣襯底或有氧化膜的硅襯底上的單晶半導(dǎo)體層上制造功能強、性能佳的電子器件及大規(guī)模集成電路等等。
眾所周知，在絕緣體上形成單晶硅半導(dǎo)體層是在絕緣體上的硅(SOI)技術(shù)，因為該襯底有許多制造一般硅集成電路的體硅襯底所不具有的優(yōu)點，所以，已對此作了大量研究。一種常規(guī)的SOI技術(shù)被稱之為SOS(蘭寶石上的硅)，這是一種在蘭寶石上異質(zhì)外延生長硅層的技術(shù)，但異質(zhì)外延生長的硅單晶質(zhì)量很差。而且，這種SIMOX(注入氧隔離)技術(shù)已實際用作SOI形成技術(shù)，用于在硅中離子注入大量氧離子，然后，把所得制品退火，由此由離子注入的氧形成埋于硅表面下約0.2μm處的SiO2層。然而，這樣離子注入大量氧和進行退火需要很多時間，于是便產(chǎn)生了生產(chǎn)率低和成本高的問題，而且離子注入在SOI硅層中產(chǎn)生了大量晶體缺陷。目前減少氧離子的注入以保持氧化層的膜質(zhì)量還很難，而且一般認為很難改變離子注入的SiO2膜層的厚度。最近報道的SOI形成技術(shù)中，有一種一般被稱之為“鍵合SOI”的技術(shù)，其質(zhì)量特別好。這是一種這樣的技術(shù)，即，使在至少一個晶片上通過氧化等形成有絕緣膜的兩晶片的鏡面相互緊密鍵合，并對它們進行熱處理，以加強鍵合界面的耦合，然后，從兩側(cè)拋光或刻蝕襯底，在絕緣膜上留下任意厚的硅單晶薄膜。此技術(shù)最重要的一點是將硅襯底減薄成薄膜的步驟。更具體地，約幾百微米厚的硅襯底一般需要均勻地拋光或刻蝕到幾微米或甚至1微米或更薄，在技術(shù)上很難保證其可控制性和均勻性。大致有兩種把硅襯底減薄成薄膜的方法。一是通過拋光進行減薄的方法(BPSOI鍵合和拋光SOI)，另一種方法是直接在要保留的薄膜上提供刻蝕停止層(實際上在制造單晶襯底期間直接在薄膜下)，并進行襯底刻蝕和刻蝕停止層的刻蝕這兩步工藝(BESOI鍵合和背面刻蝕SOI)。由于在BESOI中，經(jīng)常是在預(yù)先形成的刻蝕停止層上外延生長硅有源層，所以，到目前為止，一般認為BESOI的優(yōu)點是為了保證膜厚的均勻性。然而，由于刻蝕停止層經(jīng)常含有高濃度的雜質(zhì)，這會引起晶格畸變，從而引起晶體缺陷延伸至外延層的問題。而且，很可能由于鍵合后外延層的氧化或退火引起雜質(zhì)擴散，從而改變刻蝕特性。
在這些鍵合的SOI中，若鍵合表面存在沾污或粗糙不平，由于鍵合表面的平整度很差，鍵合界面會出現(xiàn)大量被稱之為“空位”的空隙。由此看來上面討論的BESOI還有許多缺點。原因如下通常，例如由CVD異質(zhì)外延生長或摻雜高濃度的雜質(zhì)的外延生長來形成刻蝕停止層。利用CVD時，特別是異質(zhì)外延生長時，所得的平整度經(jīng)常比拋光所得平面的平整度差。有時離子注入形成刻蝕停止層，但這種情況下的平整度也很差。獲得優(yōu)良平整度的鍵合表面、象BESOI中一樣膜厚均勻的有源層及比常規(guī)BESOI大幾個數(shù)量級的背面刻蝕選擇性的技術(shù)的一個實例是，通過在硅襯底表面上陽極氧化和外延生長硅有源層使硅襯底表面多孔(日本特許公開5-21338)的技術(shù)。在這種情況下，多孔層相當于BESOI中的刻蝕停止層。然而，由于用氫氟酸為基的刻蝕劑刻蝕多孔硅的速率比單晶硅的刻蝕速度高，所以，認為其高刻蝕選擇性比刻蝕停止層更重要。因此不用CVD技術(shù)形成多孔硅層，而是用平整的單晶硅襯底表面的陽極氧化，所以外延生長有源層的平整度變得比利用CVD等形成腐停止層的BESOI的好。在此表面上生長的外延層具有的結(jié)晶度幾乎等于在無孔單晶襯底上生長的外延層的結(jié)晶度。這使我們可以用具有高可靠性、等效于單晶硅襯底上的外延層的單晶薄膜作有源層，從而提供具有極佳結(jié)晶度和極佳膜厚均勻性的SOI襯底。
K.Sakaguchi等人報道，通過陽極氧化硅單晶襯底的表面使之多孔，并在其上進行外延生長，得到襯底，將此襯底鍵合到有氧化表面的硅襯底上，用磨床研磨無孔單晶襯底部分，暴露多孔層，用HF/H2O2混合溶液只選擇地刻蝕多孔層，于是獲得SOI硅層膜厚分布為507nm±15nm(±3％)或96.8nm±4.5nm(±4.7％)的5英寸晶片。顯然，用HF/H2O2混合溶液進行的刻蝕中，多孔硅層的刻蝕速率比無孔硅層的刻蝕速率大105倍，所以，多孔硅層很好地起到了BESOI中的刻蝕停止層的作用。
除將有熱氧化表面的單晶硅襯底或透明石英玻璃襯底鍵合到在此多孔硅上生長的外延硅膜上外，還可以使兩個襯底的SiO2表面相互鍵合。作為有源層的外延硅膜和SiO2(外延層的熱氧化膜)間界面的界面態(tài)密度足夠地低，并且可以隨意控制SiO2層的厚度。這樣便可制造充分利用SOI特性的襯底。然后，通過等離子工藝，激活鍵合界面上的SiO2表面，從而充分增強鍵合強度，抑制空位的產(chǎn)生。
上述新BESOI技術(shù)可使我們獲得高質(zhì)量的SOI襯底，其中，由于對多孔硅區(qū)的高選擇刻蝕，使膜厚分布可保證平整度而膜厚分布取決于外延生長。然而，上述新BESOI技術(shù)在去除多孔硅區(qū)方面還存在以下問題。
由于在去除多孔硅區(qū)時，采用濕型的氫氟酸為基的刻蝕劑進行濕法刻蝕，處理了大量襯底的液體更換及刻蝕濃度的可控性不容易掌握，所以，生產(chǎn)率差。
因此，多孔硅的形成和刻蝕都要花費大量時間。
因此，本發(fā)明的目的在于提供一種制造SOI襯底的方法和設(shè)備，克服由于用濕型氫氟酸為基的刻蝕劑去除多孔硅層時產(chǎn)生的刻蝕濃度控制性造成的生產(chǎn)率下降問題。
為了實現(xiàn)上述目的，本發(fā)明者為實現(xiàn)下述發(fā)明作了極大努力。根據(jù)本發(fā)明的制造SOI襯底的方法包括下列步驟在至少具有多孔單晶硅區(qū)的單晶硅襯底上的多孔單晶硅區(qū)表面上形成無孔單晶硅區(qū)；借助于絕緣區(qū)將支撐襯底鍵合到所述無孔單晶硅區(qū)的表面上；以及除去所述多孔單晶硅區(qū)，其中除去多孔單晶硅區(qū)的步驟包括進行干法刻蝕的步驟，在此步驟中，多孔單晶硅區(qū)的刻蝕速率大于無孔單晶硅區(qū)的刻蝕速率。這里，除去多孔單晶硅區(qū)的步驟最好是這樣一種步驟，至少在電或光能的作用下分解產(chǎn)生的激活的各種游離基進入多孔區(qū)的孔中，從其內(nèi)部開始刻蝕。而且，除去多孔單晶硅區(qū)的步驟最好包括加熱或振動刻蝕襯底的步驟。
在多孔單晶硅區(qū)只形成于單晶硅襯底的表面上時，該工藝需要有一步在除去多孔單晶硅區(qū)之前除去單晶硅襯底的無孔區(qū)的步驟。如下所述，除去無孔區(qū)的最佳方式是利用磨床等研磨，或利用無孔單晶硅區(qū)的刻蝕速率大于多孔單晶硅區(qū)的刻蝕速率的干法刻蝕?？梢酝ㄟ^施加如剪切力或張力，在多孔單晶硅區(qū)分開襯底，來除去單晶硅襯底的無孔區(qū)。這種情況下，多孔單晶硅區(qū)保留在無孔單晶硅區(qū)上，并可由本發(fā)明的方法除去。當使整個單晶硅襯底皆為多孔時，沒有保留無孔區(qū)，也就不需要進行除去無孔區(qū)的步驟。
本發(fā)明還包括制造SOI襯底的設(shè)備。即，本發(fā)明的制造SOI襯底的設(shè)備是一種在線設(shè)備，包括進行鍵合步驟的室，用于在合適的環(huán)境中，以很強的附著力，將通過陽極氧化使硅單晶襯底的表面層變成多孔、并通過外延生長在多孔表面上形成硅單晶薄膜而獲得的第一襯底鍵合到在其表面上具有SiO2的第二襯底上；加強鍵合的襯底的附著力而進行退火步驟用的室；除去緊密鍵合的所述第一襯底的無孔單晶硅襯底部分的進行第一選擇干法刻蝕步驟用的室；除去所述多孔硅部分的進行第二選擇干法刻蝕步驟用的室，其中上述所有室相互連接，并由抽真空裝置將它們與外界隔絕。
這里，在合適的環(huán)境中，以很強的附著力，將通過陽極氧化使硅單晶襯底的表面層變成多孔、并通過外延生長在多孔表面上形成硅單晶薄膜而獲得的第一襯底鍵合到在其表面上具有SiO2的第二襯底上，這是一步鍵合步驟，進行此步驟用的室最好設(shè)置成如下結(jié)構(gòu)把在鍵合表面上適當?shù)匦纬蒓H鍵的含氧原子和氫原子的氣體引入該室，該室被分成由光或電能激活鍵合表面的部分，和能被抽成高真空以去除鍵合表面上的雜質(zhì)和沾污的部分。
除去所述第一襯底側(cè)上無孔單晶硅襯底部分的進行選擇干法刻蝕步驟用的室最好是反應(yīng)離子刻蝕室，此室具有能施加RF(射頻)功率以便以電容耦合等離子體形式電離氣體分子。
最好將該反應(yīng)離子刻蝕室設(shè)置成具有能施加DC電場以加速離子的表面反應(yīng)的裝置。
最好還將該反應(yīng)離子刻蝕室設(shè)置成具有基于在多孔硅部分暴露于整個表面上時自偏壓的改變來確定刻蝕終點的裝置。
進行多孔硅部分選擇干法刻蝕的室最好是游離基刻蝕室，該室被分成兩部分，一部分用來施加光或電能，以分解氣體分子，從而形成游離基，另一部分用來將游離基送進刻蝕襯底的多孔層的孔中，以便從其內(nèi)部開始刻蝕。
最好將游離基刻蝕室設(shè)置成具有加速游離基擴散進多孔層的孔中的襯底加熱裝置。
最好將游離基刻蝕室設(shè)置成具有加速游離基擴散進多孔層的孔中的襯底振動裝置。
本發(fā)明的制造設(shè)備的關(guān)鍵在于多孔硅和無孔硅的刻蝕特性，可利用生產(chǎn)率極佳的干法刻蝕進行具有相反刻蝕選擇性的刻蝕技術(shù)，代替常規(guī)的濕法刻蝕，并能用作在線(in-line)設(shè)備。
首先，本發(fā)明闡明多孔硅的刻蝕機制，由此會發(fā)現(xiàn)，通過選擇合適的刻蝕條件，甚至利用干法刻蝕也能獲得多孔硅的刻蝕速率象濕法刻蝕一樣快的刻蝕選擇特性。這種刻蝕機制如下所述。
在幾十到幾百埃的多孔硅中，從表面到內(nèi)部都存在著高密度的孔。參與刻蝕的游離基進入孔中，貼到孔壁上，從側(cè)壁開始刻蝕。然后，柱狀結(jié)構(gòu)中的柱變得越來越薄，使得多孔硅部分最終從內(nèi)部解體，從而將之除去。另一方面，由于無孔硅不包括孔，刻蝕只發(fā)生在其表面。假定在刻蝕無孔表面幾十埃期間，參與刻蝕的游離基深入到多孔硅的孔中達幾十微米深貼到其上，例如，也會刻蝕相同量的孔壁表面，所以，通過孔引入游離基的部分中的柱會解體，于是刻蝕掉幾十微米的多孔硅。
這里重要的一點是，進入并貼在多孔硅的孔上的參與刻蝕的游離基刻蝕速率遠大于表面刻蝕速率。因此，本發(fā)明的要點是，按化學(xué)游離基刻蝕的方式刻蝕除去多孔硅，在該方式中只是通過參與刻蝕的游離基擴散進孔中來進行刻蝕。這里，在刻蝕時不用按電場的方向各向異性的反應(yīng)離子刻蝕，即RIE，因為它會加速表面刻蝕。首先，由電或光能分解各刻蝕氣體，然后，在輸送過程中發(fā)生二次汽相反應(yīng)，使得到達刻蝕襯底的刻蝕游離基更穩(wěn)定且壽命更長。在進一步加熱或振動進行刻蝕時，它會加速游離基各向同性地擴散到較穩(wěn)定的格點，從而加速游離基進入多孔硅的孔中，由此，可獲得選擇性比無孔硅的選擇性大105至106的多孔硅的刻蝕速率。
本發(fā)明人發(fā)現(xiàn)，在常規(guī)濕法刻蝕中，無法獲得選擇性完全相反的刻蝕條件，在選擇地除去無孔單晶硅襯底部分時，根據(jù)條件不同，濕法刻蝕的多孔硅的刻蝕速率比無孔硅的刻蝕速率小幾倍或更多倍。到目前為止，還沒有完全搞清楚多孔硅和無孔硅的刻蝕選擇性完全相反的刻蝕機理，但可認為是如下那樣。
本發(fā)明的要點是這里在與上述多孔硅的選擇刻蝕完全相反的無孔硅部分的選擇刻蝕時，表面刻蝕速率等于或大于引入游離基之類的刻蝕速率。因此，可以利用在電場方向各向異性的反應(yīng)離子刻蝕方式，例如，這里是RIE，預(yù)先刻蝕表面。而且，因為多孔部分的表面被氧化，或因為其密度低，在離子刻蝕方式中多孔硅的DC電場成分不同于無孔硅，因而多孔硅的刻蝕速率可想象地低。
為了加速在該離子刻蝕中的表面刻蝕，除在RF等離子放電時適當?shù)剡x擇壓力、功率、刻蝕氣體等等來增加自偏壓外，有效的方法是從外部加一DC偏壓。施加100至幾百伏的電壓，會使多孔硅的刻蝕速率比無孔硅的低約幾到幾十倍。鍵合后，在除去無孔晶片部分時，由于晶片的厚度分布和刻蝕厚度的分布，將導(dǎo)致下面的多孔硅部分暴露，但因為該部分的刻蝕速率低，保留的多孔硅厚度分散性減小，從而改善了均勻性。
由于刻蝕速率的選擇性和刻蝕速率的平面分布均勻性相當高，在刻蝕無孔硅襯底部分，以通過整個表面暴露多孔硅部分時，控制便足以確定刻蝕終止點。然而，考慮到更高的生產(chǎn)率，為了確定終點，在設(shè)計時，可以設(shè)置監(jiān)測自偏壓的裝置。即，因為在暴露出多孔硅時自偏壓降低，所以可以準確地確定終點。
本發(fā)明解決了這樣一個問題，即，由于在處理過許多襯底后，更換液體的問題，和在利用濕式常規(guī)氫氟酸為基的刻蝕劑或堿基刻蝕劑除去多孔硅區(qū)時，刻蝕劑濃度處理的可控制性問題，而造成的生產(chǎn)率很差的問題。


圖1A至1F是說明本發(fā)明的一個實施例和第一實例的各步驟的示意剖面圖；圖2A至2F是說明本發(fā)明的第二實例的各步驟的示意剖面圖；圖3A至3F是說明本發(fā)明的第三實例的各步驟的示意剖面圖；圖4A至4F是說明本發(fā)明的第四實例的各步驟的示意剖面圖；圖5是說明按本發(fā)明第五實例制造的設(shè)備的示意剖面圖；圖6A和6B是使硅襯底多孔化的裝置的示意剖面圖。
下面參照圖1A-1F說明本發(fā)明的一個實施例。
(圖1A)陽極氧化單晶硅襯底100，形成多孔硅101，此時在襯底一側(cè)表面的多孔層的厚度可以是幾微米到幾十微米之間。而且應(yīng)注意的是，可以陽極氧化整個襯底。下面將參照圖6A和6B說明形成多孔硅的方法。首先，預(yù)備P型單晶硅襯底600作為襯底。不可為N型，但限于低電阻率襯底，或必須在用光輻射襯底表面以加速孔的產(chǎn)生的狀態(tài)下進行陽極氧化。將襯底600設(shè)置在如圖6A所示的裝置中。即，其表面一側(cè)與氫氟酸為基的溶液604接觸，負電極606設(shè)置的溶液側(cè)，襯底的另一側(cè)與金屬正電極605接觸。如圖6B所示，也可以使正電極側(cè)605’浸入溶液604’中。
在兩種情況下，多孔層的形成皆從與氫氟酸為基的溶液接觸的負電極側(cè)開始。氫氟酸為基的溶液604一般為濃氫氟酸(49％HF)。在用純水(H2O)稀釋該氫氟酸溶液時，刻蝕從某一濃度開始，盡管刻蝕隨電流而不同，但這并不是優(yōu)先要考慮的。在某些情況下，在陽極氧化期間，襯底600表面產(chǎn)生氣泡，所以，為了有效地除去氣泡，要加入醇類作為表面活性劑?？捎玫拇加屑状?、乙醇、丙醇、丁醇等等。利用攪拌器代替表面活性劑，可在攪拌溶液的同時進行陽極氧化。
負電極606由不會被氫氟酸溶液刻蝕的材料制成，例如，金(Au)、鉑(Pt)等等。用于正電極605的材料可以選自通常所用的金屬材料，但，因為在整個襯底600陽極氧化完成后，氫氟酸為基的溶液604會到達正電極605，所以用耐氫氟酸溶液的金屬膜鍍敷正電極605的表面較好。陽極氧化的電流值可在幾百mA/cm2的最大值到大于零的最小值之間選取。將該值確定在允許在多孔硅表面上高質(zhì)量生長外延層的范圍內(nèi)。通常，隨著電流值的增加，陽極氧化的速率加快，多孔層的密度增加。也即，孔所占的體積增大。這將改變外延生長條件。
(圖1B)在上述形成的多孔層101上外延生長無孔單晶硅層102?？梢赃M行外延生長的原因是多孔層101是單晶層。外延生長是利用一般的熱CVD、低壓CVD、等離子CVD、分子束外延、濺射之類的方法進行的?？梢詫⑦@樣的生長層膜厚確定為與SOI層的設(shè)計值一樣，但是膜厚不超過2μm較好。理由如下。如果在主要含SiO2的絕緣襯底上存在厚2μm以上的單晶硅膜，則因為這兩種材料的熱膨脹系數(shù)不同，在器件處理過程中，由于退火會在鍵合界面處發(fā)生熱應(yīng)力，這會使引起硅膜破裂、襯底彎曲、界面處發(fā)生剝離等等。由于在膜厚不大于2μm的情況下這種應(yīng)力較小，所以這種情況下幾乎不可能發(fā)生膜破裂、剝離、彎曲等等。最好是膜厚不大于0.5μm。這是因為在膜厚不小于0.5μm時，盡管在后續(xù)工藝中不會因退火而發(fā)生剝離、破裂等等，但可能會在結(jié)晶好的區(qū)域產(chǎn)生滑移線。
通過退火密封在多孔硅層101表面中的孔，可以形成無孔單晶硅層102。
(圖1C)氧化外延層102的表面(103)。這是必要的，因為在下一步的直接將外延層鍵合到支撐襯底上時，雜質(zhì)容易在鍵合界面分凝，界面處原子的非耦連鍵(懸掛鍵)會增加，這是致使薄膜器件的特性不穩(wěn)定的因素。
可以在使從大氣中吸收到鍵合界面的雜質(zhì)不產(chǎn)生影響的膜厚范圍內(nèi)，確定足夠厚的氧化膜。
(圖1D)制備具有氧化了表面的外延表面的上述襯底100，和其表面上具有SiO2的支撐襯底110。支撐襯底110的具體實例包括氧化了表面的硅襯底、石英玻璃、結(jié)晶玻璃、淀積在任意襯底上的SiO2等等。
然后，使這兩種襯底全部或其一暴露于等離子氣氛中，激活表面的SiO2。此時所用的氣體最好是氧氣，此外可用的氣體還有空氣(氧和氮的混合氣體)、氮氣、氫氣、諸如氬或氦之類的惰性氣體、氨分子氣體等等。
(圖1E)清洗在上述步驟中制備的兩襯底，然后將它們鍵合。較好的清洗方法是用純水漂洗，可用的其它溶液還有用純水稀釋過的過氧化氫溶液和用足量的純水稀釋過的鹽酸或硫酸溶液。
給鍵合后的襯底整個表面加壓可有效的加強鍵合強度。
然后，將鍵合的襯底退火。退火溫度最好盡可能的高，但太高的溫度會使多孔層101的結(jié)構(gòu)發(fā)生變化，或使襯底中所含雜質(zhì)擴散進外延層。因此，必須選擇不會產(chǎn)生這些問題的溫度和時間。具體地，溫度最好不大于1200℃。另外，某些襯底不耐高溫退火。例如，在支撐襯底為石英玻璃的情況下，由于硅和石英之間的熱膨脹系數(shù)不同，所以，退火必須在不大于約200℃的溫度下進行。高于該溫度時，由于應(yīng)力會使鍵合的襯底剝離或破裂。然而，應(yīng)注意的是，只要界面能承受對體硅100的研磨和下一工藝步驟中的刻蝕所產(chǎn)生的應(yīng)力，就應(yīng)進行充分的退火。因此，通過使激活的表面處理條件最佳，甚至可以在不高于200℃的溫度下進行該工藝。
(圖1F)然后，選擇除去硅襯底部分100和多孔部分101，而保留外延層102。
首先，利用表面磨床部分研磨無孔硅襯底部分100，然后，進行RIE刻蝕，或不用研磨而利用RIE刻蝕整個硅襯底部分100。
這里關(guān)于無孔硅襯底部分的刻蝕，本發(fā)明的要點在于表面的刻蝕速率等于或大于游離基等進入的速率。因此，利用在電場方向各向異性的反應(yīng)離子刻蝕方式，例如RIE，可更好地刻蝕表面。另外，由于對多孔硅表面的氧化或由于其密度小，離子刻蝕方式中的DC電場成分在無孔和多孔硅之間變化，所以認為多孔硅的刻蝕速率可降低。
為了加速這種離子刻蝕方式的表面刻蝕，需合適地選擇RF等離子放電中的壓力、電功率、刻蝕氣體等等。按如H2氣或含F(xiàn)原子的CF4或SF6等刻蝕氣體與如O2或N2氣體或如He或Ar等惰性氣體混合的方式，進行反應(yīng)離子刻蝕，借助RF或微波功率獲得或借助光能獲得的等離子體進行分解，隨著在電場方向被加速，被激活的離子到達被刻蝕襯底的表面，于是刻蝕表面。
在設(shè)置放電條件時，尤其重要的是，通過降低放電壓力來保證氣體分子有長平均自由行程，容易獲得電離化能量。較大的RF功率會增加加速離子刻蝕的電極間的DC偏壓成分，但另一方面，這也加速了游離基的分解反應(yīng)，所以，也混有游離基刻蝕。因此，在這種情況下必須小心。除通過RF功率增加自偏壓外，從外部施加DC偏壓的方法也是有效的。施加100到幾百伏的偏壓可加速無孔硅的刻蝕速率，在幾小時內(nèi)甚至可以完成幾百微米的刻蝕。此時多孔硅的刻蝕速率慢約幾到幾十倍。因此，在鍵合后除去無孔晶片部分時，由于晶片的厚度分布和刻蝕厚度的分布，部分暴露出了底部的多孔硅，但由于該部分的刻蝕速率低，保留下來的多孔硅的厚度分布變均勻，從而改善了均勻性。利用磁控或ECR等離子的等離子體對進一步加速離子刻蝕也是有效的。
在刻蝕無孔硅襯底部分100后，一旦暴露出多孔部分101，應(yīng)立即停止刻蝕。由于刻蝕速率具有足夠的選擇性和足夠的均勻性，所以通過控制時間可更好地確定此時的刻蝕終點，但也可通過監(jiān)測自偏壓來確定終點。也即，由于在露出多孔時，自偏壓下降，所以可以確保終點的確定。
可通過給鍵合的襯底施加剪切力或張力，除去無孔硅襯底。在此情況下，有可能再利用該無孔硅襯底。
然后，通過游離基刻蝕底層多孔部分101。多孔硅中，從表面到其內(nèi)部有幾十到上百埃高密度的孔，進入這些孔并參與刻蝕的游離基附著在孔壁上，開始從側(cè)壁進行刻蝕，減薄柱狀結(jié)構(gòu)的柱，從而使多孔部分最終解體被除去。另一方面，無孔硅沒有孔，所以刻蝕只發(fā)生在其表面。例如，假定在對無孔表面的幾十埃的刻蝕過程中，參與刻蝕的游離基深入到幾十微米深，到達多孔硅的孔，那么孔壁也會被刻蝕掉與表面同樣的厚度，所以游離基通過孔進入其中的那部分中的柱將被分化，于是對多孔硅有效地刻蝕了幾十微米。
這里，重要的一點是，在參與刻蝕的游離基進入并到達多孔硅的孔的速率遠大于表面的刻蝕速率。因此，本發(fā)明的要點是以化學(xué)法刻蝕，即只有通過參與刻蝕的游離基擴散進孔中才能進行刻蝕以除去多孔硅，且該刻蝕是各向同性的。由于在電場方向各向異性的反應(yīng)離子刻蝕，如RIE，能加速表面刻蝕，所以這里不用它進行刻蝕。然而，應(yīng)注意的是，通過適當?shù)剡x擇氣體、流速、壓力等等條件，甚至可以在RIE刻蝕設(shè)備中進行刻蝕。需設(shè)置放電條件，尤其是要保持高放電壓力，使氣體分子的平均自由程短，從而加速二次離子反應(yīng)，保持襯底的低自偏壓，使激活的離子很難發(fā)生表面刻蝕。使用在與自偏壓相反的方向從外部施加DC偏壓的方法，或使用把刻蝕的襯底設(shè)置在電極的陽極側(cè)方法，也是有效的，但很難抑制離子完全到達表面。最好是將游離基產(chǎn)生部分和刻蝕部分從空間上彼此分開，提供一種在兩者之間輸送游離基的過程。
另外，如H2氣或含F(xiàn)原子的CF4或SF6等刻蝕氣體與如O2或N2氣體或如He或Ar等惰性氣體混合，由RF或微波功率或光能形成的等離子體將之分解成游離基，在輸送過程中，與承載氣體等發(fā)生汽相二次反應(yīng)，從而獲得更穩(wěn)定且壽命更長的游離基。這是因為刻蝕氣體到達刻蝕襯底上。另外，當在刻蝕時加熱或振動襯底，會加速游離基各向同性地擴散到較穩(wěn)定的晶格點，所以可以加速它們進入多孔硅的孔中，從而獲得選擇性比無孔硅大105到106倍的多孔硅刻蝕速率。此時，由于底層的外延部分102是無孔的，其刻蝕速率比多孔硅的刻蝕速率小5到6個數(shù)量級，所以幾乎不可能發(fā)生刻蝕，因而外延層102保留下來，作為保持由外延生長而得的膜厚均勻的薄膜。
另外，在某些情況下，可以將下面的步驟加到上述各步驟中去。
(1)氧化多孔層中的孔內(nèi)壁(預(yù)氧化)多孔硅層中相鄰孔間的壁厚非常薄，只有幾nm到幾十nm。在多孔層的高溫處理過程中，有時會使孔壁相互粘著在一起，例如，在形成外延硅層時、在鍵合后的退火時，孔壁變厚和堵塞，從而封閉了孔，于是降低了刻蝕速率。如果在形成多孔層后，在孔壁上形成薄氧化層，將會防止孔壁變厚和堵塞。然而，由于需在多孔層上外延生長無孔單晶硅層，因而只需氧化孔的內(nèi)壁表面，以保持多孔層的孔壁內(nèi)的單晶性。這里按要求形成的氧化膜厚為幾埃到幾十埃。在氧氣氛中，在200-700℃溫度范圍內(nèi)，最好在250-500℃溫度范圍內(nèi)熱處理，可形成這種厚度的氧化膜。
(2)氫焙燒處理EP553852A2公開了一種在氫氣氛中熱處理能除去硅表面的微細粗糙度從而獲得非常光滑的硅表面的方法。在氫氣氛中的焙燒可用于本發(fā)明。例如，在形成多孔硅層后，和形成外延硅層前，可進行氫焙燒。與此不同的是，可對刻蝕除去了多孔硅層后獲得的SOI襯底進行氫焙燒。在形成外延硅層前進行氫焙燒處理，會導(dǎo)致孔的最外表面被構(gòu)成多孔硅表面的硅原子的遷移堵塞的現(xiàn)象。當在孔的最外表面被堵塞的情況下形成外延硅層時，獲得的外延硅層只有較少晶體缺陷。另一方面，在刻蝕多孔硅層后進行的氫焙燒具有使由于刻蝕而或多或少變粗糙的外延硅表面變光滑的作用，和使在鍵合時不可避免地從凈化室的空氣中進入鍵合界面和擴散到外延硅層中的硼、以及從多孔硅層中熱擴散到外延硅層中的硼向外擴散，以便將這些硼逐出。
進行上述步驟可使我們獲得膜厚分布均勻的SOI襯底或具有形成于其中的單晶硅的透明絕緣襯底。
按上述制造SOI襯底的工藝一個可能的改型，是將外延生長的無孔單晶硅區(qū)102的表面鍵合到具有氧化膜的硅晶片110，而不是在區(qū)102的表面上形成氧化膜103。按另一可能的改型，在無孔單晶硅區(qū)102的表面上形成氧化膜，并將它鍵合到?jīng)]有氧化膜的硅晶片110上。下面將參照圖1A-1F及圖6A和6B說明本發(fā)明的第一實施例。
(圖1A)制備約300μm厚的6英寸P型(100)單晶硅襯底(0.1-0.2Ωcm)，將它放置在如圖6A所示的裝置中，進行陽極氧化，只把10μm厚的硅襯底表面轉(zhuǎn)化成多孔硅101。此時的溶液604為49％的HF溶液，電流密度為100mA/cm2。多孔層形成速率為5μm/分鐘，兩分鐘后，獲得10μm厚的多孔層。
(圖1B)在多孔硅101上，利用CVD外延生長0.25μm厚的單晶硅層102。淀積條件如下所用氣體SiH4/H2氣體流速0.62/140(升/分鐘)溫度750℃壓力80乇生長速率0.12μm/分鐘(圖1C)在蒸氣氣氛中，在900℃條件下，處理上述方法制備的襯底，以制得0.05μm厚的氧化膜103。
(圖1D)把具有氧化膜的上述襯底100和具有0.5μm厚的二氧化硅膜的支撐襯底(硅晶片)110放置在平行板等離子處理系統(tǒng)中，用氧等離子體對各襯底的表面進行激活處理。處理條件如下RF頻率13.56MHzRF功率400W氧氣流速30sccm
壓力20Pa加壓時間1分鐘不特別控制等離子體與襯底間的偏壓，只是利用等離子體的自偏壓處理表面。
(圖1E)將在上述步驟處理過表面的兩襯底浸入純水中5分鐘，然后甩干，把處理過的表面相互鍵合在一起。此后，在400℃退火6小時。
(圖1F)退火后，與上述情況一樣，在平行板等離子刻蝕系統(tǒng)中，選擇地刻蝕無孔單晶襯底100，由此暴露出多孔硅101。此時鍵合的晶片厚度有所變化，多孔硅層的厚度也因陽極氧化而發(fā)生變化，無孔單晶襯底部分100厚度變化的最大值約為300±5μm。此時的刻蝕條件如下RF頻率 13.56MHzRF功率 1KWSF6氣體的流速1000sccm氧氣流速 300sccm壓力 20Pa襯底偏壓 500V處理時間 63分鐘上述條件下的無孔硅的刻蝕速率為5μm/分鐘，而多孔硅的刻蝕速率為1μm/分鐘。如果在最壞的情況下無孔單晶襯底部分100約295μm那么薄，則過刻蝕3分鐘；如果無孔單晶襯底部分100厚305μm，則過刻蝕1分鐘。此時，底層多孔硅101的刻蝕厚度分別為4μm和2μm，所以在最壞的情況下多孔硅101為10μm厚時可以停止刻蝕。此時，不用具體確定終點，但對于在刻蝕系統(tǒng)中設(shè)置六片襯底的情況，所有襯底的多孔硅層在設(shè)定的處理時間暴露于整個表面，其剩余厚度的晶片平面分布在±10％范圍內(nèi)。
然后，將該襯底置于微波激發(fā)化學(xué)干刻蝕系統(tǒng)中，只選擇地刻蝕多孔部分101。該系統(tǒng)在空間上分成由微波功率產(chǎn)生等離子體的部分，和進行刻蝕的部分，因而各離子不會到達刻蝕襯底。此時的刻蝕條件如下
微波頻率 1GHz微波功率 100WSF6氣體的流速 100sccmO2氣體的流速 500sccmN2氣體的流速 500sccm壓力 100Pa加壓時間 30分鐘在上述條件下無孔單晶硅的刻蝕速率為約5×10-4μm/分鐘。然而，由于刻蝕首先是在多孔硅的孔內(nèi)進行的，所以沒觀察到表面刻蝕。在刻蝕開始后約20分鐘，多孔硅層突然解體，刻蝕開始30分鐘后，完成刻蝕。保留的多孔硅厚度的變化在最壞的情況下約為6-8μm。假定刻蝕30分鐘時，對底層外延單晶硅層102的過刻蝕為10分鐘，對單晶硅的過刻蝕不大于50埃，這不會影響外延生長的均勻性。可利用監(jiān)測從刻蝕表面發(fā)出的熒光的方法來確定刻蝕的終點，但因為選擇性非常大，控制刻蝕時間便足夠。
結(jié)果，獲得了具有在0.6μm的二氧化硅上膜厚分布約為180nm±5.4(±3％)的極好超薄單晶硅膜的SOI襯底。下面將參照圖2A-2F說明本發(fā)明的第二實施例。
(圖2A)制備厚度為300μm、電阻率為0.01Ωcm的6英寸P型(100)硅襯底200，其表面層只有10μm按與第一實施例相同的方法轉(zhuǎn)變成多孔硅201。
(圖2B)在按與第一實施例相同的方法獲得的多孔表面上形成0.15μm厚的外延層202。
(圖2C)在1000℃的蒸氣中氧化上述方法所得的襯底0.1μm(203)。
(圖2D)按與第一實施例相同的方法，等離子處理預(yù)制備的上述襯底和6英寸的合成石英襯底210的表面。
(圖2E)把上述硅襯底200和石英襯底210浸入純水中5分鐘，并甩干，然后，將處理過的表面相互鍵合在一起。再在300℃下退火10小時。
(圖2F)首先，在與實施例1相同的條件下，利用RIE刻蝕厚為290μm的硅襯底部分200。在把多孔硅層201暴露于表面上后，也在與實施例1相同的條件下，利用化學(xué)干法刻蝕選擇地刻蝕多孔層201。此時，根本沒刻蝕到石英襯底?？衫帽O(jiān)測從刻蝕表面發(fā)出的熒光的方法，來確定刻蝕終點，但由于選擇性非常大，控制刻蝕時間便足夠。
結(jié)果，獲得具有在石英襯底上的、膜厚分布為98.2nm±3.4nm(±3.5％)的硅單晶薄膜的SOI襯底。下面將參照圖3A-3F說明本發(fā)明的第三實施例。
(圖3A)制備厚度為300μm、電阻率為0.01Ωcm的5英寸P型(100)硅襯底300，其表面層只有5μm形成多孔硅層301。
(圖3B)在按與第一實施例相同的方法獲得的多孔表面上形成0.15μm厚的外延層302。
(圖3C)在900℃的蒸氣氣氛中處理上述方法所得的襯底，從而得到0.05μm的氧化膜303。
(圖3D)把上述襯底300和具有0.2μm二氧化硅膜的支撐襯底(硅晶片)310放置在平行板等離子處理系統(tǒng)中，在與實施例1相同的氧等離子條件下激活各襯底的表面。
(圖3E)把這樣處理過表面的兩襯底浸入純水中5分鐘，并甩干，然后，將處理過的表面相互鍵合在一起。再在400℃下退火6小時。
(圖3F)退火后，在平行板等離子刻蝕系統(tǒng)中，在下述條件下，與上述情況相似，選擇地刻蝕襯底300的一側(cè)，從而暴露多孔硅301。
RF頻率13.56MHzRF功率1KW
CF4氣體的流速800sccmAr氣的流速200sccm壓力 5Pa襯底偏壓 500V處理時間 99-102分鐘上述條件下的無孔硅的刻蝕速率為3.1μm/分鐘，而多孔硅的刻蝕速率為0.43μm/分鐘。與實施例1相似，在最壞的情況下無孔單晶襯底部分300從300-305μm變化，例如，在刻蝕100分鐘的情況下，將過刻蝕多孔硅1.6-4.8分鐘。此時，底層多孔硅301的刻蝕厚度分別為0.69μm和2.1μm，所以甚至在最壞的情況下，5μm厚的多孔硅301的剩余厚度為2.9-4.3μm時可以停止刻蝕。通過監(jiān)測自偏壓來確定終點，當?shù)竭_多孔硅的刻蝕終點時，自偏壓變成900V-700V，此時停止放電。對于在刻蝕系統(tǒng)中設(shè)置六片襯底的情況，所有襯底的多孔硅層暴露于表面時，剩余厚度的晶片平面分布在±10％范圍內(nèi)。
然后，將該襯底置于微波激發(fā)化學(xué)干刻蝕系統(tǒng)中，只選擇地刻蝕多孔部分301。此時的刻蝕條件與實施例1相同，只不過加熱并利用超聲波振動襯底。
微波頻率1GHz微波功率100WSF6氣的流速100sccmO2氣的流速 500sccmN2氣的流速 500sccm壓力100Pa襯底溫度300℃超聲波 1KW處理時間10分鐘在上述條件下無孔單晶硅的刻蝕速率也約為5×10-4μm/分鐘。加熱和超聲波振動襯底的作用首先是加速擴散到多孔硅的孔中，還可加速由于刻蝕孔壁而造成的物理解體，因而在處理開始7-8分鐘后，幾乎暴露出所有底層外延層，在10分鐘后完成刻蝕。即使底層外延單晶硅層302過刻蝕10分鐘，過刻蝕的厚度也不大于50埃，這不會影響外延生長的均勻性。可利用監(jiān)測從刻蝕表面發(fā)出的熒光的方法來確定刻蝕的終點，但因為選擇性非常大，控制刻蝕時間便足夠。
結(jié)果，獲得了具有在0.25μm的二氧化硅膜上的、膜厚分布約為100.8nm±3.4(±3.4％)的極好超薄單晶硅膜的SOI襯底。下面將參照圖4A-4F說明本發(fā)明的第四實施例。
(圖4A)制備厚度為300μm、電阻率為0.01Ωcm的5英寸P型(100)硅襯底400，其表面層只有5μm形成多孔硅層401。
(圖4B)在按與第一實施例相同的方法獲得的多孔表面上形成0.15μm厚的外延層402。
(圖4C)在900℃的蒸氣氣氛中，處理上述方法所得的襯底，從而得到0.05μm的氧化膜403。
(圖4D)把具有氧化膜的上述襯底400和具有0.2μm二氧化硅膜的支撐襯底(硅晶片)410放置在平行板等離子處理系統(tǒng)中，在與實施例1相同的氧等離子條件下激活各襯底的表面。
(圖4E)把這樣處理過表面的兩襯底浸入純水中5分鐘，并甩干，然后，將處理過的表面相互鍵合在一起。再在400℃下退火6小時。
(圖4F)退火后，在與上述情況相同的平行板等離子刻蝕系統(tǒng)中，在與實施例3相同的條件下，選擇地刻蝕襯底400的一側(cè)，從而暴露多孔硅401。這種條件下的無孔硅的刻蝕速率為3.1μm/分鐘，而多孔硅的刻蝕速率為0.43μm/分鐘。與實施例1相似，在最壞的情況下無孔單晶襯底部分400從300-305μm變化，例如，在刻蝕100分鐘的情況下，將過刻蝕多孔硅1.6-4.8分鐘。此時，與實施例3相同，甚至在最壞的情況下，5μm厚的多孔硅401的剩余厚度為2.9-4.3μm時可以停止刻蝕。通過監(jiān)測自偏壓來確定終點，當?shù)竭_刻蝕終點時，自偏壓變成900V-700V，此時停止放電。
將該襯底置于光激發(fā)H2游離基產(chǎn)生系統(tǒng)中，只選擇地刻蝕多孔部分401。由于產(chǎn)生H2游離基的部分與進行刻蝕的部分在空間上隔開，還由于在光激發(fā)情況下不用等離子體，所以各離子不會到達襯底。此時的刻蝕條件如下所述激發(fā)光源 低壓汞燈(253.7ev)H2氣的流速100sccm壓力 10Pa襯底溫度 300℃超聲波 1KW處理時間 30分鐘在上述條件下的光分解H2游離基刻蝕的情況下，無孔單晶硅的刻蝕速率為約2×10-4μm/分鐘。
加熱和超聲波振動襯底的作用是加速到多孔硅的孔中的擴散，還可加速由于刻蝕孔壁而造成的物理解體，因而在處理開始20分鐘后，幾乎暴露出所有底層外延層，在30分鐘后，完成刻蝕。即使底層外延單晶硅層402過刻蝕10分鐘，過刻蝕的厚度也不大于50埃，這不會影響外延生長的均勻性?？衫帽O(jiān)測從刻蝕表面發(fā)出的熒光的方法來確定刻蝕的終點，但因為選擇性非常大，控制刻蝕時間便足夠。
結(jié)果，獲得了具有在0.25μm的二氧化硅膜上的、膜厚分布約為99.8nm±3.6(±3.6％)的極好超薄單晶硅膜的SOI襯底。圖5示出了根據(jù)本發(fā)明制造SOI襯底的設(shè)備的一個實施例。
首先，制備厚度為300μm、電阻率為0.01Ωcm的5英寸P型(100)硅襯底，其表面層只有5μm形成多孔硅層。在這樣獲得的多孔表面上形成0.15μm厚的外延層。另外，在900℃的蒸氣氣氛中處理該襯底，在表面上形成0.05μm的氧化膜，然后清洗，把它們置于本實施例的設(shè)備中。另外，也清洗將要鍵合到上述襯底上的具有0.2μm厚的二氧化硅膜的SOI支撐襯底，然后將它們以及上述襯底放置在本實施例的設(shè)備中。
在本實施例的設(shè)備中，首先將各襯底置于用于輸送的相應(yīng)襯底夾具上，然后把它們送到開口對著大氣的室1的裝片室。然后把裝片室抽成真空。在約10-4Pa的真空下打開門閥，將襯底送到室2的表面激活室。然后關(guān)閉室1的門閥，引入氣體，在下述條件下進行表面激活處理RF頻率 13.56MHzRF功率 300WCF4氣的流速50sccm氧氣的流速 30sccm壓力20Pa處理時間1分鐘在抽成真空后，將上述表面激活的襯底送到室3的鍵合室，使激活的表面相互鍵合在一起。鍵合是在這樣的條件下進行的，在同是800sccm的流速下分別引入O2和N2，在約400Pa的壓力下開動真空吸盤，從襯底夾具上把晶片移送到相關(guān)的襯底上，給它們加壓。此后，把襯底移送到室4的退火室中，在N2的流速為1000sccm，退火氣氛為400Pa的條件下，在400℃退火6個小時。
退火后，在400Pa的真空下打開門閥，把襯底移送到室5的刻蝕室中。然后，關(guān)閉室4的門閥，把該室抽成真空，引入氣體，在下述條件下進行第一刻蝕處理RF頻率 13.56MHzRF功率 1KWCF4氣的流速100sccmAr氣的流速 200sccm壓力7Pa襯底偏壓800V
終點的確定監(jiān)測襯底間的DC電壓在室5中的刻蝕是在與上述實施例相同的平行板等離子刻蝕設(shè)備中按RIE方式進行的，選擇且高速地刻蝕結(jié)晶硅晶片部分，以暴露多孔硅。在該設(shè)備中在上述條件下無孔硅的刻蝕速率為5.1μm/分鐘，而多孔硅的刻蝕速率為0.33μm/分鐘。與其它實施例相似，無孔單晶襯底部分的厚度變化最大為5μm，例如，暴露多孔硅后，過刻蝕多孔硅，該腐硅具有約1分鐘的變化。然而，由于多孔硅的刻蝕速率低，所以，在剩余厚度的變化不大于0.5μm時，可以停止刻蝕5μm厚的多孔硅?？梢酝ㄟ^監(jiān)測自偏壓來確定該終點，當?shù)竭_刻蝕終點時，自偏壓變成900V-700V，停止放電。
然后，將襯底移送到抽成真空的室6的刻蝕室中。該刻蝕室是微波激發(fā)化學(xué)干法刻蝕系統(tǒng)，這樣構(gòu)成該室，使之能加熱襯底，并能給襯底施加超聲波振動。這種結(jié)構(gòu)能只選擇地刻蝕多孔部分。此時的刻蝕條件如下所述微波頻率 1GHz微波功率 200WSF6氣體的流速200sccmO2氣的流速 500sccmN2氣的流速 500sccm壓力 100Pa襯底溫度 300℃超聲波1KW處理時間 10分鐘在上述條件下無孔單晶硅的刻蝕速率也為約5×10-4μm/分鐘。加熱和超聲波振動襯底的作用首先是加速擴散到多孔硅的孔中，還可加速由于刻蝕孔壁而造成的物理解體，因而在處理開始7-8分鐘后，幾乎暴露出所有底層外延層，在10分鐘后完成刻蝕。即使過刻蝕底層外延單晶硅層10分鐘，過刻蝕的厚度也不大于50埃，這不會影響外延生長的均勻性?？衫帽O(jiān)測從刻蝕表面發(fā)出的熒光的方法來確定刻蝕的終點，但因為選擇性非常大，控制刻蝕時間便足夠。
最后，將襯底移送到室7的取片室，然后在空氣中打開取片室，取出這樣制備的SOI襯底。
由于本發(fā)明的制造設(shè)備制備的SOI襯底是在真空室中傳送的，所以襯底尤其不會受雜質(zhì)淀積和由于鍵合產(chǎn)生的顆粒及由此產(chǎn)生的空位的影響。本實施例的設(shè)備是一種在線型的設(shè)備，它能處理許多襯底。例如，該設(shè)備能制造具有在0.25μm的二氧化硅上的、膜厚分布約為97.8nm±3.8(±3.9％)的極好超薄單晶硅膜的高可靠性SOI襯底，還能減少批量生產(chǎn)的成本。
權(quán)利要求
1.一種絕緣體上的硅襯底的制造方法，包括下列步驟在至少具有多孔單晶硅區(qū)的單晶硅襯底上的多孔單晶硅區(qū)表面上形成無孔單晶硅區(qū)；借助于絕緣區(qū)將支撐襯底鍵合到所述無孔單晶硅區(qū)的表面上；以及除去所述多孔單晶硅區(qū)；其中除去所述多孔單晶硅區(qū)的步驟包括進行干法刻蝕的步驟，在此步驟中，多孔單晶硅區(qū)的刻蝕速率大于無孔單晶硅區(qū)的刻蝕速率。
2.根據(jù)權(quán)利要求1的絕緣體上的硅襯底的制造方法，其特征在于除去所述多孔單晶硅區(qū)的步驟是從內(nèi)部刻蝕多孔區(qū)的步驟，刻蝕方式是由至少電或光能分解產(chǎn)生的激活游離基進入多孔區(qū)的孔中，從其內(nèi)部刻蝕多孔區(qū)。
3.根據(jù)權(quán)利要求1的絕緣體上的硅襯底的制造方法，其特征在于除去所述多孔單晶硅區(qū)的所述步驟包括加熱或振動刻蝕襯底的步驟。
4.一種絕緣體上的硅襯底的制造設(shè)備，包括進行鍵合步驟用的室，用于在合適的環(huán)境中，以很強的附著力，將通過陽極氧化使硅單襯底的表面層變成多孔、并通過外延生長在所述多孔表面上形成硅單晶薄膜而獲得的第一襯底鍵合到在其表面上具有SiO2的第二襯底上；用于加強鍵合襯底的附著力進行退火步驟用的室；進行除去緊密粘合的所述第一襯底的無孔單晶硅襯底部分的第一選擇干法刻蝕步驟用的室；進行除去所述多孔硅部分的第二選擇干法刻蝕步驟用的室；其特征在于上述所有室相互連接，并由在線型裝置使它們與外界隔絕。
5.根據(jù)權(quán)利要求4的絕緣體上的硅襯底制造設(shè)備，其特征在于進行所述第一選擇干法刻蝕步驟的所述室和進行所述第二選擇干法刻蝕的所述室是通過一抽真空裝置保持真空氣氛的。
6.根據(jù)權(quán)利要求4的絕緣體上的硅襯底的制造設(shè)備，其特征在于將在合適的氣氛中，以很強的附著力，將通過陽極氧化使硅單晶襯底的表面層變成多孔，并通過外延生長在所述多孔表面上形成硅單晶薄膜而獲得的第一襯底與在其表面上有SiO2的第二襯底緊密鍵合的步驟所用的所述室設(shè)計成這樣一種結(jié)構(gòu)，能使鍵合表面形成OH鍵的含O原子和H原子的氣體進入該室，該室分為利用光或電能激活鍵合表面的部分，和能夠抽成高真空、去除鍵合面的雜質(zhì)和沾污的部分。
7.根據(jù)權(quán)利要求4的絕緣體上的硅襯底的制造設(shè)備，其特征在于進行所述第一選擇干法刻蝕步驟的所述室是一反應(yīng)離子刻蝕室，該室具有能以電容耦合等離子的形式提供電離氣體分子的高頻功率的電極。
8.根據(jù)權(quán)利要求7的絕緣體上的硅襯底的制造設(shè)備，其特征在于所述反應(yīng)離子刻蝕室具有一能施加加速離子的表面反應(yīng)的DC電場的機構(gòu)。
9.根據(jù)權(quán)利要求7的絕緣體上的硅襯底的制造設(shè)備，其特征在于所述反應(yīng)離子刻蝕室具有根據(jù)使多孔硅部分暴露于整個表面上時自偏壓的改變確定刻蝕終點的裝置。
10.根據(jù)權(quán)利要求4的絕緣體上的硅襯底的制造設(shè)備，其特征在于進行所述第二選擇干法刻蝕步驟的室是游離基刻蝕室，該室分成給氣體分子施加光或電能以分解這些氣體分子從而形成游離基的部分，和游離基輸送至此、并在此將游離基引入被刻蝕襯底的多孔層的孔中以便從內(nèi)部進行刻蝕的部分。
11.根據(jù)權(quán)利要求10的絕緣體上的硅襯底的制造設(shè)備，其特征在于所述游離基刻蝕室具有加速游離基擴散進多孔層的孔中的襯底加熱機構(gòu)。
12.根據(jù)權(quán)利要求10的絕緣體上的硅襯底的制造設(shè)備，其特征在于所述游離基刻蝕室具有加速游離基擴散進多孔層的孔中的振動襯底機構(gòu)。
全文摘要
常規(guī)SOI襯底制造方法使用濕法刻蝕除去多孔單晶硅區(qū)，難于高真空中控制SOI襯底的濃度，會降低產(chǎn)生率。這里的方法包括在有至少具有多孔單晶硅區(qū)的單晶硅襯底上的多孔單晶硅區(qū)表面上形成無孔單晶硅區(qū)；借助于絕緣區(qū)將支撐襯底鍵合到所述無孔單晶硅區(qū)的表面上；以及除去所述多孔單晶硅區(qū)，其中除去多孔單晶硅區(qū)的步驟包括進行干法刻蝕的步驟，在此步驟中，多孔單晶硅區(qū)的刻蝕速率大于無孔單晶硅區(qū)的刻蝕速率。
文檔編號H01L21/302GK1160285SQ9612392
公開日1997年9月24日 申請日期1996年12月12日 優(yōu)先權(quán)日1995年12月12日
發(fā)明者阿閉忠司 申請人:佳能株式會社