專利名稱：用化學(xué)機械拋光的平整步驟制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造半導(dǎo)體器件的方法，特別涉及一種對夾層絕緣膜進行平整的半導(dǎo)體器件制造方法。
近年來，在一塊半導(dǎo)體襯底上形成了大量的晶體管之類的超小型元件，并用夾層絕緣膜復(fù)蓋著這些超小型元件，它們和其它互聯(lián)的各個元件在電學(xué)上和空間上是被隔離開的。然而，由于在半導(dǎo)體表面上由元件與互聯(lián)線產(chǎn)生的凸凹不平，使得在其上面形成的夾層絕緣膜也是凸凹不平的。由于互聯(lián)線是形成在夾層絕緣膜上，因而能夠方便加工互聯(lián)圖形并能防止互聯(lián)線在臺階部位斷裂的夾層絕緣膜平整技術(shù)就很引人注目。返流和化學(xué)機械拋光(CMP)的方法是一種有效的夾層絕緣膜平整技術(shù)。近年來，由于化學(xué)機械拋光法(CMP)在使用中的精度較高而特別引人注目。
美國專利US 4755478公開了一種用CMP法平整夾層絕緣膜的方法。當(dāng)此方法應(yīng)用于形成MOS晶體管之后的半導(dǎo)體襯底時，如圖1所示用常壓化學(xué)汽相淀積(CVD)或低壓化學(xué)汽相淀積形成的夾層絕緣膜覆蓋住MOS晶體管和半導(dǎo)體襯底。夾層絕緣膜107上的隆起部分108用CMP法拋光去除得到平整。這里的MOS晶體管是在N型襯底106上形成的，并有一個柵電極101、一層?xùn)沤^緣薄膜102、一個P型源/漏區(qū)103、一個N型源/漏區(qū)109以及一個P型阱105。P溝道MOS晶體管和N溝道MOS晶體管是由一個元件隔離區(qū)104使其相互隔離。
當(dāng)用常壓CVD或低壓CVD工藝形成夾層絕緣膜107而不用等離子體技術(shù)時，如圖1所示夾層絕緣膜形成的隆起部分108大面積擴展，從而為平整夾層絕緣膜而用CMP法拋光隆起部分108就必然需要延長一段時間。
因而，本發(fā)明的一項目的是要克服現(xiàn)有技術(shù)中存在的問題，提供一種半導(dǎo)體器件的制造方法，它能減少用CMP法拋光去除的氧化硅膜數(shù)量以及減少平整夾層絕緣膜所需的時間。
根據(jù)本發(fā)明的一種方式，所提供用于制造半導(dǎo)體器件的方法包括以下步驟采用常壓CVD和低壓CVD兩種方法之一而不用等離子體技術(shù)，形成第一層絕緣層覆蓋在表面凸凹不平的半導(dǎo)體襯底上；采用電子回旋共振工藝的偏壓等離子體CVD技術(shù)形成第二層絕緣膜，覆蓋住第一層絕緣膜；以及用CMP工藝平整第二層絕緣膜。
第二層絕緣膜可用氧化硅生成。
按照本發(fā)明，因為是用常壓或低壓CVD的方法在一個元件上形成薄層氧化硅膜而不用等離子體技術(shù)，隨后利用電子回旋共振(ECR)的偏壓等離子體CVD形成平整的氧化硅膜，就有可能減少用CMP法進行襯底表面平整所需的時間。這就能夠縮短生產(chǎn)時間從而降低制造成本。
下面參照附圖對本發(fā)明的優(yōu)選實施例進行說明，從這些描述中明顯可見本發(fā)明的上述和其他目的、特性以及優(yōu)點，其中圖1為用以說明在MOS晶體管上形成一層夾層絕緣膜的常規(guī)方法的結(jié)構(gòu)剖面圖；圖2A至2H為說明按本發(fā)明制造MOS晶體管的第一實施例方法的順序步驟所用結(jié)構(gòu)剖面圖；以及圖3為說明按本發(fā)明在第二實施例MOS晶體管上形成一層夾層絕緣膜的方法所用結(jié)構(gòu)剖面圖。
現(xiàn)在，參照


本發(fā)明的優(yōu)選實施例。
圖2A至2H是用以說明本發(fā)明第一實施例制造半導(dǎo)體器件的方法。
圖2A中所示一層氧化硅膜2是用熱氧化方法在P型硅襯底1上形成的一層?xùn)叛趸?。然后，在此柵氧化膜上選擇形成由多晶硅組成的柵電極3。
其次，如圖2B中所示，為了形成一層輕摻雜的漏極層(LDD)，注入一種N型雜質(zhì)，例如磷。這樣，在MOS晶體管的源/漏形成區(qū)就產(chǎn)生了成為具有低施主濃度LDD層的N-型雜質(zhì)層4。
然后，用熱氧化方法在P型硅襯底1的全部表面上生長氧化硅膜，并將此氧化硅膜進行各向異性腐蝕，從而如圖2C中所示，在柵電極3的側(cè)邊形成側(cè)壁5。
其后，為形成源/漏擴散層，注入一種N型雜質(zhì)，例如砷As，從而在源/擴散層形成區(qū)產(chǎn)生具有高施主濃度的N+型雜質(zhì)區(qū)6。然后進行熱處理并使注入的雜質(zhì)激活。接著，在硅襯底1整個表面上形成一薄層鈦(Ti)膜，接著進行一次熱處理。經(jīng)過這次熱處理，硅Si和鈦Ti作用生成硅化鈦TiSi2。當(dāng)末經(jīng)硅化反應(yīng)的鈦Ti被腐蝕去除時，就如圖2D中所示，在柵電極3上形成硅化鈦TiSi27并在硅襯底1的表面上形成源/漏電極8。描述至此的所知工藝未對壓力、溫度、材料等等之類的條件進行說明。
在上述形成的MOS晶體管這樣一類元件以及半導(dǎo)體襯底1的整個表面上，如圖2E中所示，作為保護膜的一層氧化硅膜17是用硅烷SiH4和氧O2作為氣體源在約400℃以常壓CVD或低壓CVD方法生長達(dá)1000至1500埃左右。
其后，用電子回旋共振(ECR)等離子體的偏壓等離子體CVD工藝，用硅烷SiH2和氧O2作氣體源，并用條件為約1毫乇的氣體壓力、約800瓦的射頻(RF)功率以及每平方厘米1瓦的射頻功率密度，生長如圖2F中所示約達(dá)800至1000埃的一層氧化硅膜18。
現(xiàn)在對通過常壓CVD或低壓CVD而不用等離子體形成氧化硅膜的情形與用ECR等離子體的偏壓等離子體CVD形成氧化硅膜的情形兩者之間的差異進行說明。
在用常壓CVD或低壓CVD而不用等離子體形成氧化硅膜的地方，如圖1中所示，氧化硅膜大面積隆起，從而形成大隆起部位108。另一方面，由圖2F中所示的氧化硅膜17，是按照本發(fā)明用ECR等離子體的偏壓等離子體CVD形成的，僅在覆蓋柵電極的氧化硅膜17上部的有限部位造成三角形或梯形的隆起20，它是偏壓等離子體CVD的特征。這是因為，在利用ECR等離子體的偏壓等離子CVD中，薄膜的形成是隨同腐蝕進程進行的。因此，用ECR等離子體的偏壓等離子體CVD在元件上形成的隆起部位寬度比腐蝕后的元件寬度窄，這種特征是用現(xiàn)有其它等離子體CVD工藝所不能達(dá)到的。需要拋光的隆起部位體積很小，使得CMP工藝所需持續(xù)進行的時間能夠縮短。然而，在利用ECR的偏壓等離子體CVD中，由于薄膜的形成是隨等離子體的發(fā)生而進行的，因而就不可能在象MOS晶體管這樣的元件上直接形成氧化硅膜。這是因為由偏壓等離子體CVD產(chǎn)生的高頻等離子體氣體沖擊著襯底，從而造成載荷電子的粒子使柵電極充電，同時載荷電子的粒子還使柵氧化膜成為陷阱，因此使晶體管的閾值電壓偏離，并導(dǎo)致可能發(fā)生因在載荷電子的柵電極與反偏襯底之間的電場損傷柵氧化膜的情形。在這樣的狀態(tài)下，就不可能確定MOS晶體管的均勻閾值和柵氧化膜的均勻擊穿電壓值，因而就不可能獲得滿足設(shè)計需求值的MOS晶體管。
因此，按照本發(fā)明，為了防止在柵氧化膜2中產(chǎn)生陷阱并防止柵電極3充電，如前面說明的那樣用常壓CVD或低壓CVD的方法不用等離子體在元件上首次形成一層約為1000至1500埃的氧化硅膜，此氧化硅膜是用以防止充電和產(chǎn)生陷阱的保護膜17。由常壓CVD和低壓CVD按所要求的如此厚度形成的氧化硅膜使其起著保護膜的作用。倘若這層氧化硅膜17較厚，用偏壓等離子體CVD形成的氧化硅膜(夾層絕緣膜)18就會產(chǎn)生大幅度的隆起部位。因此，就需要使氧化硅膜17形成得足夠薄，使其起到保護膜的作用。實際上，用常壓CVD或低壓CVD形成氧化硅膜的覆蓋厚度有限，因而就不會讓這層膜形成得過厚。
此后，當(dāng)用ECR等離子體的偏壓等離子體CVD形成一層8000至10000埃的氧化硅膜作為夾層絕緣膜18時，保護膜17就保護著絕緣柵膜2和柵電極3使其免受等離子體充電以及產(chǎn)生陷阱。還有，如過去已說明過的，作為偏壓等離子體的一種特征，僅在元件上面的有限部位處形成一塊三角形或梯形的隆起，這就使得要被拋光去除的氧化硅膜的隆起部位20的總量變得很小。用ECR等離子體的偏壓等離子體CVD如此形成的夾層絕緣膜18示于圖2G。
然后，用選擇形成的光刻膠作為掩膜，用由氬Ar氣沖淡的CHF3和CF4并在約500毫乇壓力以及800瓦射頻功率的條件下進行干法腐蝕工藝，由此如圖2H所示，在源/漏區(qū)的上面選擇性地形成接觸孔。此后，在整個表面上生長一層5000埃的鎢W層，并通過返腐蝕使得僅在接觸孔中形成鎢的插塞。接著，通過濺射形成一層4000至8000埃的AlSiCu層作為互連層22B，并且還通過濺射形成一層約500埃的氮化鈦TiN層22A供防止反射。然后用光刻膠掩蔽互連線部分對TiN/AlSiCu層進行干法腐蝕，由此形成金屬互連線21。這樣，在元件上形成夾層絕緣膜18以及在其表面上形成金屬互連線21的工藝就完成了。
圖3圖示本發(fā)明第二實施例的一個半導(dǎo)體器件。圖3的注解與圖1中所示現(xiàn)有技術(shù)的示例相對應(yīng)，同樣的標(biāo)號是指同樣的或類似的組成部分。此實施例與現(xiàn)有技術(shù)的區(qū)別在于，它用低壓或常壓的CVD不用等離子體形成保護膜116覆蓋住襯底106和柵電極101的表面以及元件隔離區(qū)104，并用ECR的等離子體CVD形成一層夾層絕緣膜117覆蓋住保護膜116。這里，與柵電極101和元件隔離區(qū)104對應(yīng)的夾層絕緣膜117的部分自襯底形成隆起，成為夾層絕緣膜117的隆起部分118。然而，如同已予說明的那樣，由于用ECR的等離子體CVD形成的夾層絕緣膜的特性，它所形成的隆起部位118小于由覆蓋柵電極101和元件隔離區(qū)104的保護膜116所確定的隆起部位。因而就縮短了用CMP法平整所需的時間，使得制造成本降低。
作為使用ECR的偏壓等離子體CVD形成夾層絕緣膜的一項結(jié)果，已經(jīng)證實，用CMP法拋光去除由常壓CVD或低壓CVD形成的氧化硅膜所需的時間約為用CMP法拋光去除由用ECR的偏壓等離子體CVD形成的氧化硅膜所需時間的兩倍。就是說，當(dāng)運用本發(fā)明的方法時，CMP工藝步驟能夠在現(xiàn)有技術(shù)所需的一半時間內(nèi)完成。特別是，由于進行從低壓CVD到用ECR的等離子體CVD的轉(zhuǎn)換幾乎沒有改變壓力，只是向氣體材料SiH4和O2中加進氬Ar氣以及加上約800瓦的射頻功率，射頻功率密度約為每平方厘米1瓦，為從形成絕緣層17(116)轉(zhuǎn)換到形成夾層絕緣膜18(117)無需增加任何新的步驟，這樣就省去了任何額外的時間。因此，當(dāng)采用本發(fā)明的方法時，進行CMP工藝步驟所需的時間就能減至現(xiàn)有技術(shù)所需時間的一半。
在本發(fā)明的方法中，用偏壓等離子體CVD形成用作夾層絕緣膜的氧化硅膜是由于可以得到足夠的覆蓋厚度。然而，當(dāng)使用含磷的一層磷硅玻璃(PSG)膜或是含磷或硼的一層硼磷硅玻璃(BPSG)膜時，即使也能獲得類似的足夠覆蓋厚度，但這樣的一層薄膜并不能取代按本發(fā)明的方法所獲得的夾層絕緣膜。這是由于，當(dāng)用PSG或BPSG作夾層絕緣膜時，MOS晶體管的熱載流子電阻特性使得MOS晶體管的壽命遭受損傷?？紤]這一問題是由于在PSG和BPSG中含有水。因此，在用PSG或BPSG形成夾層絕緣膜的地方可以首先在半導(dǎo)體襯底上形成一層具有防水特性的氮化硅膜，在此氮化硅膜上可以形成一層PSG或BPSG薄膜；接著進行CMP工藝。然而，在這樣的情況下，盡管能用常壓CVD或低壓CVD形成PSG或BPSG薄膜，但要求為形成氮化硅膜所需的附加步驟。再說，用ECR的偏壓等離子體CVD形成的氧化硅膜是明顯可以用來取代PSG或BPSG的。
在對本發(fā)明的說明當(dāng)中，引用了MOS晶體管作為一項元件的示例。然而，這種元件無須只限于MOS晶體管，因為在半導(dǎo)體襯底上具有隆起部位的其它元件可以得到同樣的效果。此外，盡管是用常壓CVD或低壓CVD不用等離子體在元件上形成氧化硅膜作為抗等離子體的一層保護膜，由于任何可用于作抗等離子體保護的薄膜都可合適選用為保護膜的材料，顯然此保護膜就不是必須用氧化硅膜。
當(dāng)對本發(fā)明在其優(yōu)選實施例中進行過描述的同時，要了解到所使用的言詞只是描述的言詞而非限定，并可在不偏離權(quán)利要求所確定的真實范圍的情況下進行在從屬權(quán)利范圍內(nèi)的改變。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，其特征在于，它包括以下步驟用常壓CVD和低壓CVD中的一種方法而不用等離子體，形成第一層絕緣層(17)覆蓋住表面凸凹不平的半導(dǎo)體襯底；通過利用電子回旋共振的偏壓等離子體CVD工藝，形成第二層絕緣膜(18)覆蓋住所述的第一層絕緣層；以及用化學(xué)機械拋光工藝平整所述的第二層絕緣膜。
2.一種制造半導(dǎo)體器件的方法，其特征在于，它包括以下步驟在半導(dǎo)體襯底(106)上的第一區(qū)形成第一MOS晶體管，具有形成為隆起部位的第一柵電極(101)；在所述半導(dǎo)體襯底上的第二區(qū)形成第二MOS晶體管，具有形成為隆起部位的第二柵電極(101)；形成第一層絕緣層(104)，設(shè)置在所述第一區(qū)和所述第二區(qū)之間，供所述第一MOS晶體管與所述第二MOS晶體管相互隔離；用常壓CVD和低壓CVD中的一種方法而不用等離子體，形成第二層絕緣膜(116)覆蓋住所述第一區(qū)和所述第二區(qū)以及所述半導(dǎo)體襯底；通過利用電子回旋共振的偏壓等離子體CVD工藝，形成第三層絕緣膜(117)覆蓋住所述第二絕緣層；以及用化學(xué)機械拋光工藝平整所述第三層絕緣膜。
3.按照權(quán)利要求1所述的一種制造半導(dǎo)體器件的方法，其特征在于，其中所述的第二層絕緣膜是用氧化硅形成的。
4.按照權(quán)利要求2所述的一種制造半導(dǎo)體器件的方法，其特征在于，其中所述的第三層絕緣膜是用氧化硅形成的。
全文摘要
一種制造半導(dǎo)體器件的步驟包括，用常壓CVD或低壓CVD而不用等離子體形成第一絕緣層(17)覆蓋住表面凸凹不平的半導(dǎo)體襯底；通過利用電子回旋共振的偏壓等離子體CVD工藝形成第二絕緣膜(18)覆蓋住第一絕緣層；采用化學(xué)機械拋光工藝平整第二絕緣膜。這樣，可以縮短用化學(xué)機械拋光工藝平整半導(dǎo)體襯底表面所需的時間。
文檔編號H01L21/304GK1153399SQ9611989
公開日1997年7月2日 申請日期1996年10月11日 優(yōu)先權(quán)日1995年10月18日
發(fā)明者后藤啟郎 申請人:日本電氣株式會社