專利名稱：制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造具有多層互連(multilevelinterconnection)的半導(dǎo)體器件的方法。
隨著對(duì)高集成度的LSI(大規(guī)模集成電路)的需求增加，開(kāi)始使用更多層的互連結(jié)構(gòu)。相應(yīng)地，在制造半導(dǎo)體器件的整體工藝中，制造互連結(jié)構(gòu)的步驟占據(jù)了較大部分。例如，在制造一種0.35-μm的ASIC(專用集成電路)器件的工藝中，制造互連結(jié)構(gòu)的過(guò)程約占制造該器件的整體工藝的三分之一。
此前已知的制造互連的方法包括在襯底上交替地疊置互連層和絕緣膜。
更具體地可參照?qǐng)D7，在襯底50的表面上形成有第一互連52，其間夾置有第一絕緣膜51。然后，在第一互連52上形成第二互連54，其間夾置有第二絕緣膜53。相似地，按順序依次形成第三絕緣膜56、第三互連57、第四絕緣膜58和第四互連59，從而形成多層互連結(jié)構(gòu)。
上述的多層互連結(jié)構(gòu)非常有助于實(shí)現(xiàn)特性改善的高密度芯片。
但是，在根據(jù)上述的已有工藝形成多層互連結(jié)構(gòu)時(shí)，互連的臺(tái)階高度隨互連層數(shù)的增加而增大。這使得在工藝進(jìn)行至與較上面的層相關(guān)的步驟時(shí)，互連的形成更為困難，并會(huì)導(dǎo)致諸如互連的接觸故障或短路和/或開(kāi)路故障之類的問(wèn)題。
例如，參照?qǐng)D7，在接觸孔55設(shè)在第一絕緣層51和第二絕緣層53中的情況下，在接觸孔部分，第二互連的臺(tái)階高度明顯變大?？梢钥闯觯@樣大的臺(tái)階高度使得在第二互連上部形成的第二互連54與第三互連56之間不能形成良好接觸。
這種互連的接觸故障或短路和/或開(kāi)路故障降低了半導(dǎo)體器件的生產(chǎn)率。
本發(fā)明的目的是要克服上述問(wèn)題，提供一種制造半導(dǎo)體器件的工藝，這種半導(dǎo)體器件包括多層互連，各層互連間具有小的臺(tái)階高度。
根據(jù)本發(fā)明的方法的上述目的可通過(guò)多種方式實(shí)現(xiàn)。
根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提供了一種制造具有多層互連結(jié)構(gòu)的半導(dǎo)體器件的方法，該方法包括在第一襯底的表面上形成一個(gè)溝槽的第一步驟，溝槽可圍繞形成元件的區(qū)域，從而形成一個(gè)元件隔離區(qū)，隨后在溝槽和第一襯底的表面上形成第一絕緣膜；在第一絕緣膜的表面上形成第一互連層的第二步驟；在第一襯底的表面上形成第二絕緣膜的第三步驟，第二絕緣膜覆蓋第一互連層并填充溝槽，隨后在第二絕緣膜上形成第二互連層；按此順序在第二絕緣膜表面上依次形成第三絕緣膜和粘結(jié)層的第四步驟，第三絕緣膜和粘結(jié)層在第二絕緣膜的表面上覆蓋第二互連層，隨后將第二襯底粘連至粘結(jié)層表面上，并從第一襯底背面開(kāi)始除去第一襯底，直至到達(dá)溝槽底部；通過(guò)在第一襯底背面形成第四絕緣膜而使第一襯底背面平面化以及在第四絕緣膜上形成第三互連層的第五步驟。
根據(jù)本發(fā)明的另一方面，提供了一種如上所述的制造半導(dǎo)體器件的方法，其中形成第一絕緣膜的第一步驟包括形成柵極絕緣膜，形成第一互連層的第二步驟包括通過(guò)使一導(dǎo)電膜構(gòu)圖形成柵(電)極。
也就是說(shuō)，根據(jù)本發(fā)明的方法包括在第一襯底上形成第一和第二互連，然后將第二襯底粘連至在第一襯底的最外表面上形成的粘結(jié)層。按此方式，第一和第二互連可埋置于第一和第二襯底之間。
因?yàn)榈谌ミB是形成在為平面化而經(jīng)受拋光和清除的第一襯底背面上，因此可實(shí)現(xiàn)平面化的第三互連。
另外，第一互連包括柵極。因此，柵極和接觸可在第一襯底背面或第二襯底表面上形成。


圖1(a)-1(e)是根據(jù)本發(fā)明的一個(gè)實(shí)施例的各工序步驟中得到的結(jié)構(gòu)的示意圖；圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的多層互連結(jié)構(gòu)的剖視圖；圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例制造的采用基本單元門(mén)陣列的一種SRAM的布局圖；圖4是沿圖3的線A-A1截取的剖視圖；圖5是沿圖3的線B-B2截取的剖視圖；圖6示出圖3中所示的SRAM的等效電路；圖7示出根據(jù)現(xiàn)有方法制備的多層互連結(jié)構(gòu)的剖視圖。
下面參照實(shí)例和附圖對(duì)本發(fā)明做更詳細(xì)的描述。
圖1(a)-1(e)示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的各工藝步驟得到的結(jié)構(gòu)，該工藝包括在一個(gè)襯底上形成包括一個(gè)晶體管的元件。圖2示出根據(jù)本發(fā)明的一個(gè)實(shí)施例制備的多層互連結(jié)構(gòu)的剖視圖。
參照?qǐng)D1(a)，借助平版印刷和蝕刻，在第一襯底1上形成有一溝槽101，它圍繞用于形成一個(gè)晶體管的區(qū)域100。第一襯底由例如硅制成。上述蝕刻工藝可通過(guò)例如反應(yīng)離子蝕刻(簡(jiǎn)稱為“RIE”)實(shí)現(xiàn)。
在形成溝槽101之后，在包括溝槽101在內(nèi)的第一襯底1的表面上形成有柵極氧化物膜102，作為第一絕緣膜。柵極氧化物膜102由例如二氧化硅構(gòu)成，并可通過(guò)例如熱氧化形成。
參照?qǐng)D1(b)，根據(jù)本發(fā)明的方法的此步驟包括在柵極氧化物膜102的表面上形成導(dǎo)電膜(圖中未示出)。此導(dǎo)電膜可通過(guò)例如化學(xué)汽相淀積(簡(jiǎn)稱“CVD”)由多晶硅制成。
此后，借助平版印刷和蝕刻，對(duì)得到的導(dǎo)電膜進(jìn)行構(gòu)圖。按此方式，便在用于形成晶體管的區(qū)域100上的柵極氧化物膜102上形成了一個(gè)柵極103。這個(gè)柵極103提供了第一互連。
以柵極103作掩模，通過(guò)進(jìn)行離子注入在第一襯底上形成源/漏極104。
參照?qǐng)D1(c)，在第一襯底的表面上形成第二絕緣膜105。同時(shí)，第二絕緣膜105是如此形成的，即柵極103被覆蓋，而溝槽101則被填充。第二絕緣膜105由例如二氧化硅制成，并通過(guò)例如CVD工藝制備。第二絕緣膜105還起元件隔離膜之作用。
然后，在第二絕緣膜105上形成一抗蝕膜(圖中未示出)，并通過(guò)平版印刷和蝕刻使之構(gòu)圖，從而在抗蝕膜中形成一開(kāi)口。接著，以抗蝕膜作掩模，通過(guò)例如RIE工藝，在第二絕緣膜中形成接觸孔106。爾后，通過(guò)采用例如等離子灰化器或濕法工藝去除剩余的抗蝕膜。
然后，在第二絕緣膜105上以填充接觸孔106之方式形成一導(dǎo)電膜(圖中未示出)。導(dǎo)電膜可借助于例如濺射，CVD或真空淀積方法由多晶硅或難熔的金屬硅化物形成。
隨后通過(guò)平版印刷和蝕刻，對(duì)得到的導(dǎo)電膜進(jìn)行構(gòu)圖，以獲得第二互連107。
在圖1(d)所示的步驟中，以第二互連107被覆蓋之方式在第二絕緣膜上依次形成第三絕緣膜108和粘結(jié)層109。
例如，可由CVD在第二絕緣膜105上形成一層二氧化硅膜作為第三絕緣膜108，從而覆蓋第二互連107。
在形成第三絕緣膜108之后，通過(guò)諸如CVD之類的工藝在第三絕緣膜108上淀積一層絕緣硅膜，并采用化學(xué)和/或機(jī)械拋光方法使所形成的膜的表面平面化。由此得到粘結(jié)層109。
所得到的粘結(jié)層109的表面與作為本例中的支撐襯底的第二襯底2相粘連。這種粘連可采用公知技術(shù)形成，即，所謂的SOI(絕緣體上硅)技術(shù)。更具體地講，粘結(jié)層109的表面與第二襯底2的表面緊密接觸，并在預(yù)定溫度下進(jìn)行預(yù)定時(shí)間的熱處理。
此后，從第一襯底1的背面除去第一襯底1，直至到達(dá)溝槽101的底部。第一襯底可通過(guò)例如化學(xué)和機(jī)械拋光方法除去。在此除去第一襯底的過(guò)程之后，便得到了第一襯底背面的平整表面。
在圖1(e)所示的步驟中，在平面化的襯底1的背面形成第四絕緣膜110。圖1(e)示出在步驟5之后得到的結(jié)構(gòu)，但與圖1(a)-1(d)所示的結(jié)構(gòu)不同，圖1(e)的結(jié)構(gòu)是上側(cè)在下示出的。
可通過(guò)例如用CVD方法淀積二氧化硅得到上述的第四絕緣膜110。
接著，在第四絕緣膜110上形成一抗蝕膜(圖中未示出)，并借助平版印刷和蝕刻構(gòu)圖，以在抗蝕膜中形成一個(gè)開(kāi)口。然后，例如，以抗蝕膜作為掩模進(jìn)行RIE，以便例如在晶體管的源/漏104上以及第四絕緣膜110上形成接觸孔111，形成位置為第二互連外延之處。剩余的抗蝕膜通過(guò)例如等離子灰化或濕法工藝除去。
爾后，在第四絕緣膜110上以填充接觸孔111之方式形成一導(dǎo)電膜(圖中未示出)。此導(dǎo)電膜可借助例如濺射、CVD或真空淀積方法由例如鋁或鋁合金形成。
此后通過(guò)平版印，刷和蝕刻對(duì)所形成的導(dǎo)電膜構(gòu)圖，從而得到第三互連112。
參照?qǐng)D2，在第四絕緣膜110上以與形成它所用的方法相同的方法形成第五絕緣膜113。由此，第四絕緣膜110上形成第五絕緣膜113，并覆蓋第三互連112。
以與形成接觸孔111相同的方法，在第五絕緣膜113上形成接觸孔114。
相似地，以與形成第三互連112相同的方法，在第五絕緣膜113上形成第四互連115。
由此便得到了如圖2所示的(例如)四層互連結(jié)構(gòu)。
在上述實(shí)例中，在第四步驟中形成于第一襯底1的最外表面上的粘結(jié)層109與第二襯底2粘連，從而形成一個(gè)粘連的SOI結(jié)構(gòu)。因此，第一互連即柵極103和第二互連107是埋置于第一和第二襯底1和2之間。
尤其是，與現(xiàn)有技術(shù)中的四層式多層互連結(jié)構(gòu)(見(jiàn)圖7)相比，上述方法提供了這樣一種結(jié)構(gòu)，其中，省去了用于柵極103和第二互連107以及柵極氧化物膜102和第二絕緣膜105的步驟。另外，第三互連112和第四互連115形成了經(jīng)拋光和去除處理的第一襯底1的平整化的背面。因此，如圖2所示，可形成平面的第三互連112。再者，第四互連115可以低的臺(tái)階高度形成。
由于迭置第一襯底1和第二襯底2實(shí)現(xiàn)了一個(gè)SOI結(jié)構(gòu)，柵極103可與第一襯底1的背面或第二襯底2的表面接觸。
可以看出，上述工藝實(shí)現(xiàn)了一種多層互連結(jié)構(gòu)，與具有相同層數(shù)的現(xiàn)有互連結(jié)構(gòu)相比，這種多層互連結(jié)構(gòu)包括具有較低臺(tái)階高度的上層互連。因此，上層互連可以容易地制備。另外，由于互連間的接觸故障或由于短路和/或開(kāi)路故障導(dǎo)致的不良產(chǎn)品數(shù)可顯著地降低。所以這種具有高可靠性的多層互連結(jié)構(gòu)的形成增加了生產(chǎn)率。
在將上述的多層互連結(jié)構(gòu)用于基本單元(cell base)LSI中的情況下，門(mén)陣列的接觸位置可以有更大的選擇自由度。這對(duì)于實(shí)現(xiàn)高集成度的LSI是有效的。
根據(jù)本發(fā)明的方法對(duì)于基本單元LSI尤為有效。但是，該方法也適用于埋置單元陣列(embeded cell arrays)；也就是說(shuō)，適用于安裝有基本單元門(mén)陣列的ASICs。
下面描述根據(jù)本發(fā)明的方法所適用的實(shí)例。
圖3示出一個(gè)靜態(tài)RAM(以下簡(jiǎn)稱為“SRAM”)的布局圖，其中采用了根據(jù)本發(fā)明的方法制造的基本單元門(mén)陣列。圖4是沿圖3中的線A-A1截取的剖視結(jié)構(gòu)圖。圖5是沿圖3中的線B-B2截取的剖視結(jié)構(gòu)圖。圖6示出圖3中所示的SRAM的等效電路。
參照上述各圖，該SRAM共包括六個(gè)晶體管，即，兩個(gè)數(shù)據(jù)保持晶體管(以下稱作D1和D2)，兩個(gè)負(fù)載晶體管(以下稱作L1和L2)和兩個(gè)選擇晶體管(以下稱作T1和T2)。在上述六個(gè)晶體管中，D1，D2，T1和T2各為一個(gè)NMOS晶體管，而L1和L2各為一個(gè)PMOS晶體管。
參照?qǐng)D4和5，晶體管D1，D2，L1，L2，T1和T2的柵極32中的每一個(gè)均按與上述的方法相似的方法形成。因此，柵極32埋置于第二絕緣膜31中。而且，如果柵極32用作第一互連，第二互連34則形成在第二絕緣膜31的底側(cè)，并埋置于第二絕緣膜31和第三絕緣膜35之間。
更為特殊的是，在第一襯底3內(nèi)部及其表面?zhèn)刃纬捎忻恳痪w管D1，D2，L1，L2，T1和T2的源/漏區(qū)的擴(kuò)散層30以及第一柵極32的電極墊32a。
在參考圖3的平面圖中，例如，相對(duì)于晶體管L1和L2的擴(kuò)散層30而言，晶體管T1和D1的擴(kuò)散層30是彼此反向設(shè)置的。類似地晶體管T2和D2的擴(kuò)散層30也是彼此反向設(shè)置的。在上述的的擴(kuò)散層30中，晶體管T1和D1的擴(kuò)散層是這樣形成的公共部分可彼此分享。相似地，晶體管D2和T2的擴(kuò)散層30也是以公共部分可彼此分享的方式形成的。
第一襯底3可由例如硅制成，而電極墊32a可由例如多晶硅制成。
第二絕緣膜31形成于擴(kuò)散層30的底側(cè)，且其間夾置有第一緣膜(圖中未示出)。柵極32形成于第二絕緣膜31內(nèi)，且連至電極墊32a。柵極32可由例如多晶硅制成。
第二互連34形成于第二絕緣膜31的底側(cè)。在圖3中，第二互連34由實(shí)線表示。
第二互連34通過(guò)第二絕緣層31中設(shè)置的接觸孔33連接至擴(kuò)散層30或電極墊32a。參照?qǐng)D3，第二互連34和擴(kuò)散層30或電極墊32a之間的接觸由實(shí)點(diǎn)圓表示。
也就是說(shuō)，第二互連34和擴(kuò)散層30或電極墊32a之間的接觸埋置于第二絕緣膜31中。
第三絕緣膜35形成于第二互連34的底側(cè)。在圖4和圖5中，省略了形成于第三絕緣膜底側(cè)的粘結(jié)層和第二襯底。
因此，可以看出，第二互連34是這樣形成的它埋置于第二絕緣膜31和第三絕緣膜35之間。
第三互連36形成于第一襯底3的頂側(cè)，其間夾置有第四絕緣膜(圖中未示出)。圖3中的虛線表示第三互連36，空心圓表示第三互連和第一互連32之間的接觸孔的位置。
在該實(shí)例中，第一晶體管D1，D2，L1，L2，T1和T2采用第二互連34以下述方式與兩根比特線(以下稱為B1和B2)、一根電源線(以下稱為VDD)和一根地線(以下稱作VSS)相連接。
第二互連34將比特線B1與晶體管T1的擴(kuò)散層30相連，并將晶體管T1和D1的公共擴(kuò)散層30與晶體管L1的擴(kuò)散層30相連。它還將晶體管L1的擴(kuò)散層30與晶體管L2的柵極32的電極墊32a相連，以及將電極墊32a與晶體管D2的電極墊32a相連。
它也將晶體管L1的擴(kuò)散層30和晶體管L2的擴(kuò)散層30與電源線VDD相連，并將晶體管L2的擴(kuò)散層30與晶體管T2和D2公用的擴(kuò)散層30相連。然后，晶體管T2和D2的公用層30連接電極墊32a，而且這個(gè)電極墊32a與晶體管L1的電極墊32a相連。晶體管T2的擴(kuò)散層30與比特線B2相連，晶體管D1的擴(kuò)散層30與比特線B2相連，晶體管D1的擴(kuò)散層30和晶體管D2的擴(kuò)散層30與地線VSS相連。
在上述實(shí)例中，構(gòu)成SRAM的每一晶體管D1、D2、L1、L2、T1和T2的柵極32和電極墊32a以及第二互連34是這樣設(shè)置的，即它們可以埋置于第一襯底3和第三絕緣膜35之間。
因此，根據(jù)本發(fā)明的方法使得一個(gè)器件能包含一個(gè)埋置于第一襯底3和粘連至第一襯底3的第二襯底之間的SRAM。
如上所述，本發(fā)明提供的方法包括將第二襯底粘連至在第一襯底的外表面上形成的粘連層。相應(yīng)地，根據(jù)本發(fā)明的方法實(shí)現(xiàn)的結(jié)構(gòu)包括埋置于第一和第二襯底之間的第一互連和第二互連。另外，由于第三互連形成于第一襯底的經(jīng)拋光和去除處理的平整背面，故可實(shí)現(xiàn)平面化的第三互連。
相應(yīng)地，與由現(xiàn)有方法得到的結(jié)構(gòu)相比，本發(fā)明使多層互連結(jié)構(gòu)具有更小的上層互連的臺(tái)階。因此，可簡(jiǎn)化上層互連的工藝過(guò)程，并可最大限度地減少由于互連間的的接觸故障或短路故障和/或開(kāi)路故障引起的不良器件。由于可形成高可靠性的多層互連，故可提高生產(chǎn)效率。
另外，通過(guò)以第一互連作為柵極，可從第一襯底的背面或表面的任一個(gè)上形成接觸。
由于增大了柵極接觸的選位自由度，本發(fā)明對(duì)于增加LSIs的集成度尤為有效。
盡管已參照特定實(shí)施例對(duì)本發(fā)明做了詳細(xì)描述，但對(duì)于本領(lǐng)域的技術(shù)人員而言，很明顯，在不脫離本發(fā)明的精神和范圍的情況下，可做出多種變化和修改。
權(quán)利要求
1.一種制造具有多層互連的半導(dǎo)體器件的方法，包括以下步驟在第一襯底的表面上形成一個(gè)溝槽，以提供一個(gè)元件隔離區(qū)；在溝槽和第一襯底的表面上形成第一絕緣膜；在第一絕緣膜的表面上形成第一互連層；在第一襯底的表面上形成第二絕緣膜，以便覆蓋第一互連層并填充溝槽；在第二絕緣膜上形成第二互連層；在所述第二絕緣膜的表面上依次形成第三絕緣膜和粘結(jié)層，以覆蓋第二互連層；在粘結(jié)層的表面上粘連第二襯底；通過(guò)從背面和溝槽底部去除第一襯底，使第一襯底背面平整化；和在第一襯底背面形成第四絕緣膜，并在第四絕緣膜上形成第三互連層。
2.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其中形成第一絕緣膜的步驟包括形成柵極絕緣膜，形成第一互連層的步驟包括通過(guò)使一導(dǎo)電膜構(gòu)圖形成柵極。
3.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其中形成第二絕緣膜的步驟進(jìn)一步包括在第一襯底的整體表面上形成第二絕緣膜并使形成的第二絕緣膜構(gòu)圖。
4.根據(jù)權(quán)利要求2的制造半導(dǎo)體器件的方法，其中該方法還包括在形成柵極之后在第一襯底上形成源/漏區(qū)。
5.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其中形成粘結(jié)層的步驟包括通過(guò)在第三絕緣膜上形成多晶硅層以及對(duì)所形成的多晶硅層進(jìn)行拋光而使表面平整化。
6.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其中形成第四絕緣膜的步驟包括在第一襯底背面形成第四絕緣膜，并使所形成的第四絕緣膜構(gòu)圖。
全文摘要
一種制造具有多層互連的半導(dǎo)體器件的方法，包括在第一襯底的表面上形成溝槽；在溝槽和第一襯底的表面上形成第一絕緣膜；在第一絕緣膜的表面上形成第一互連層；在第一襯底的表面上形成第二絕緣膜；在第二絕緣膜上形成第二互連層；在所述第二絕緣膜的表面上依次形成第三絕緣膜和粘連層；在粘結(jié)層的表面上粘連第二襯底；通過(guò)從背面和溝槽底部去除第一襯底；和在第一襯底背面形成第四絕緣膜，并在第四絕緣膜上形成第三互連層。
文檔編號(hào)H01L21/762GK1127935SQ9511525
公開(kāi)日1996年7月31日 申請(qǐng)日期1995年7月26日 優(yōu)先權(quán)日1994年7月26日
發(fā)明者落合昭彥 申請(qǐng)人:索尼公司