專利名稱：一種用于半導(dǎo)體器件的表面耐壓區(qū)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體高壓器件及功率器件技術(shù)，特別是涉及一種用于半導(dǎo)體器件的表面耐壓區(qū)。
眾所周知，平面(planar)n+—p-(或p+—n-)結(jié)的擊穿電壓常受限于表面擊穿。這里利用圖1所示的n+—p結(jié)剖面，對此現(xiàn)象作一簡單解釋。
圖中1為第一種導(dǎo)電類型區(qū)，如p-(或n-)型襯底，2為形成在第一種導(dǎo)電類型襯底上的第二種導(dǎo)電類型區(qū)，如n+(或p+)型區(qū)，當(dāng)n+—p(或P+—n-)結(jié)加上反向偏壓后，沿中間線只有縱向電場，其值在n+—p(或p-—n-)冶金結(jié)面最高，其沿線積分等于反向偏壓。沿p(或n)區(qū)表面有一橫向電場，其沿表面的積分也等于反向偏壓。由于曲率效應(yīng)，在n+(或p+)區(qū)表面附近的電場分布很不均勻，在n+(或p+)區(qū)附近有特別高的電場。此高電場使碰撞電離擊穿電壓遠(yuǎn)低于同襯底的單邊突變平行平面結(jié)的碰撞電離擊穿電壓。
為了提高表面擊穿電壓，已有不少的有關(guān)技術(shù)可以利用。這種技術(shù)稱為平面結(jié)終端技術(shù)，關(guān)于平面結(jié)終端技術(shù)可參考文獻(xiàn)B.J.Bali-ga.IEE Proc，Vol 129.pt I.No.5pp.173—179(1982)。在各種平面結(jié)終端技術(shù)中，可能使擊穿電壓達(dá)到同襯底的平行平面突變結(jié)90％的，只有結(jié)終端擴(kuò)展(JTE)、可變表面摻雜(VLD)及電阻場板(RFP)。而結(jié)終端擴(kuò)展不可能在最短的表面距離內(nèi)達(dá)到最大的擊穿電壓；可變表面摻雜需采用結(jié)較深的擴(kuò)散，且其制造方法與現(xiàn)代亞微米工藝不兼容；電阻場板則需要增加復(fù)雜的電阻膜制作，使工藝復(fù)雜，成本提高。此外，即使采用這三種技術(shù)，也不可能使表面耐壓區(qū)同時成為橫向器件中導(dǎo)通電阻較小的漂移區(qū)。
橫向器件中為提高擊穿電壓和降低導(dǎo)通電阻，有偏置柵(offset-gate)及RESURF兩種技術(shù)，見文獻(xiàn)S.Ochi，et al.，IEEE Trans.Electron Devices Vol.ED—27 p.399(1980)；E.J.Wildi，et.al.，IEDM Digest p.268(1982)。但這兩種技術(shù)一般都需要專門的離子注入工藝才能達(dá)到較好的效果，從而增加了工藝的復(fù)雜性。而且即使那樣，也不能達(dá)到在同樣擊穿電壓下提供比本發(fā)明具有更低的導(dǎo)通電阻(對MOS器件)及基極電阻(對雙極型器件)的效果。
本發(fā)明的目的在于提供一種新的表面耐壓區(qū)及其制作方法。利用本發(fā)明，可在一定電阻率的襯底上以最短的表面距離實(shí)現(xiàn)最高的擊穿電壓。此表面耐壓區(qū)的結(jié)構(gòu)使得在制作方法上有許多靈活性，便于和現(xiàn)代亞微米工藝兼容，基于此種靈活性使得BiCMOS工藝及CMOS工藝兼容的高壓集成電路與功率集成電路能以更低的成本和更高的性能實(shí)現(xiàn)。
本發(fā)明是根據(jù)發(fā)明者關(guān)于最佳可變表面摻雜的理論構(gòu)想而來的，見文獻(xiàn)X.B.Chen等，Solid—State Eleetronics，Vol.35，pp.1365—1370(1992)(本發(fā)明受到中國國家自然科學(xué)基金資助)。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種半導(dǎo)體器件的表面耐壓區(qū)，所述表面耐壓區(qū)位于在第一種導(dǎo)電類型的襯底之上形成的第二種導(dǎo)電類型區(qū)的中心部分的周圍，其中，該表面耐壓區(qū)的第二種導(dǎo)電類型雜質(zhì)的有效密度隨著離開所述第二種導(dǎo)電類型區(qū)的中心部分的距離的增加而從約為NBWpp之值逐漸或階梯式減少，這里NB是襯底摻雜濃度，Wpp指由該襯底構(gòu)成的單邊突變平行平面結(jié)在擊穿電壓下的耗盡層厚度，而所述雜質(zhì)密度是指在第二種導(dǎo)電類型區(qū)的中心部分與第一種導(dǎo)電類型的襯底之間外加反向電壓近于反向擊穿電壓而使表面耐壓區(qū)全部耗盡的情況下，在橫向尺寸遠(yuǎn)小于Wpp且大于該表面耐壓區(qū)的厚度的面積內(nèi)的第二種導(dǎo)電類型的電離雜質(zhì)原子的總數(shù)減去第一種導(dǎo)電類型的電離雜質(zhì)原子總數(shù)的差值除以所述面積所得的值。
本發(fā)明還提供了一種半導(dǎo)體器件的表面耐壓區(qū)，其中此區(qū)中的摻雜密度的變化是通過既用第二種導(dǎo)電類型的雜質(zhì)又再用第一種導(dǎo)電類型的雜質(zhì)進(jìn)行補(bǔ)償?shù)姆椒ǘ玫降摹?br> 本發(fā)明還提供了利用此種補(bǔ)償方法的下述結(jié)構(gòu)的表面耐壓區(qū)所述補(bǔ)償摻雜的第一種導(dǎo)電類型雜質(zhì)的摻雜密度在所述表面耐壓區(qū)上層的多個連續(xù)的區(qū)域內(nèi)隨著離開所述第二種導(dǎo)電類型區(qū)的中心部分的距離的增加而階梯式增加；所述第一種導(dǎo)電類型雜質(zhì)補(bǔ)償摻雜的多個連續(xù)區(qū)域中，至少有一個由多個互相分隔開的小區(qū)構(gòu)成；所述補(bǔ)償摻雜的第一種導(dǎo)電類型雜質(zhì)雜在所述表面耐壓區(qū)上層沿表面水平方向上的鋸齒形區(qū)域內(nèi)；所述補(bǔ)償摻雜的第一種導(dǎo)電類型雜質(zhì)沿垂直方向至少分為互相隔開的兩層摻于所述第二種導(dǎo)電類型的表面耐壓區(qū)內(nèi)。
上述第一種導(dǎo)電類型區(qū)中的雜質(zhì)離子形成對第二種導(dǎo)電類型雜質(zhì)離子的雜質(zhì)補(bǔ)償，本發(fā)明中此種雜質(zhì)補(bǔ)償是指當(dāng)表面耐壓區(qū)在擊穿電壓下為全耗盡時，反型雜質(zhì)對峰值電場的抵償作用。例如，表面耐壓區(qū)中某處上層為p型，下層為n型，則受主對峰值電場的作用幾乎全為其下層的施主的一部分所抵償。
在現(xiàn)代亞微米技術(shù)中，上述第一種導(dǎo)電類型雜質(zhì)的補(bǔ)償區(qū)的寬度及相鄰區(qū)的橫向距離可做到小于3微米，半導(dǎo)體耐壓層通常為1微米左右，而由同襯底構(gòu)成的單邊平行平面突變結(jié)在擊穿電壓下的耗盡層厚度約為20微米，因此本發(fā)明提供的表面耐壓區(qū)結(jié)構(gòu)易于用離子注入借助于適當(dāng)?shù)难谀６纬?，使高壓器件與亞微米工藝兼容具有可行性。
顯然，如在第一種導(dǎo)電類型襯底與第二種導(dǎo)電類型區(qū)以及上述表面耐壓區(qū)之間增加一層薄的絕緣層，只要襯底與表面耐壓區(qū)的外邊緣互相電連接，則電場分布并不會有重大變化。換言之，本發(fā)明也可用于半導(dǎo)體—絕緣體—半導(dǎo)體(SIS，如絕緣體為氧化層則為SOS)上以獲得高壓橫向器件。
下面結(jié)合


本發(fā)明。
圖1為一般的n+—p(或p+—n)平面結(jié)構(gòu)；圖2為本發(fā)明的表面耐壓區(qū)中摻雜分布的示意剖面圖；圖3是表面耐壓區(qū)包括三段摻雜密度不同的連續(xù)區(qū)域的示意剖面圖；圖4是表面耐壓區(qū)包括二段摻雜密度不同的區(qū)域以及位于二段摻雜密度不同的區(qū)域之間的多個雜質(zhì)密度相同的互相隔開的小區(qū)的示意剖面圖；圖5是表面耐壓區(qū)包括許多互相分隔開的雜質(zhì)密度相同的小區(qū)的示意剖面圖；圖6是表面耐壓區(qū)為沿表面水平方向上的鋸齒形區(qū)域有補(bǔ)償雜質(zhì)區(qū)的示意俯視圖；圖7是表面耐壓區(qū)包括沿垂直方向的多層補(bǔ)償雜質(zhì)區(qū)的示意剖面圖；圖8是在表面耐壓區(qū)與襯底之間有薄氧化層的結(jié)構(gòu)的剖面示意圖；圖9是表面耐壓區(qū)利用互相分隔開而占空比隨離開中心部分距離變化的小區(qū)以達(dá)到平均雜質(zhì)密度連續(xù)變化的結(jié)構(gòu)的剖面示意圖。
圖10是利用圖3的表面耐壓區(qū)構(gòu)成的高壓晶體管的示意剖面圖；圖11是利用圖3的表面耐壓區(qū)構(gòu)成的高壓JFET的示意剖面圖；圖12是利用圖7的表面耐壓區(qū)構(gòu)成的高壓MOST的示意剖面圖；圖13是利用圖3的表面耐壓區(qū)構(gòu)成的高壓IGBT的示意剖面圖。
現(xiàn)在結(jié)合圖2說明本發(fā)明的表面耐壓區(qū)能提高耐壓的原理。圖2中，1為第一種導(dǎo)電類型(如為p-型)的襯底，2為重?fù)诫s的第二種導(dǎo)電類型(如為n+型)的區(qū)域，3、4和5分別為摻雜密度與區(qū)2不同的第二種導(dǎo)電類型的區(qū)域。為了提高平面結(jié)的擊穿電壓，使上述3、4和5區(qū)中的摻雜密度從3區(qū)逐漸或階梯式地降低至5區(qū)。在外加反向偏壓接近于平面結(jié)的擊穿電壓而使3、4和5區(qū)耗盡時，由于3區(qū)的摻雜密度約為NBWpp，故在其全耗盡時，其中電離施主(或受主)產(chǎn)生的附加電場在2、3區(qū)的交界處與2區(qū)產(chǎn)生的電場方向相反，從而使2區(qū)邊緣處的電場大大下降。同理，3區(qū)在與4區(qū)交界處的電場由于4區(qū)的存在而比無4區(qū)存在時小了很多；4區(qū)在4、5區(qū)邊界處的電場亦由于5區(qū)的存在而比無5區(qū)時小了許多。5區(qū)本身是摻雜密度很低的區(qū)域，加之外加偏壓在表面大部分已被從2區(qū)邊緣到5區(qū)的外邊緣所吸收。在5區(qū)外邊緣與襯底1之間只存在較小的電位差，所以，5區(qū)的邊緣只有較弱的電場。因此，圖2所示的結(jié)構(gòu)就可以使平面結(jié)的擊穿電壓達(dá)到或超過理想平行平面結(jié)的90％。而且，在優(yōu)化設(shè)計中，圖2所示結(jié)構(gòu)的表面耗盡區(qū)所占的距離僅為理想平行平面結(jié)的最大耗盡層厚度的1.8倍左右。由此可見，本發(fā)明的表面耐壓區(qū)結(jié)構(gòu)可在最短的水平距離內(nèi)達(dá)到最高的擊穿電壓。
為了實(shí)現(xiàn)使表面耐壓區(qū)的摻雜密度隨著離開2區(qū)的中心部分的距離的增加而減少的設(shè)計思想，除了利用擴(kuò)散、離子注入等方法分別直接得到摻雜密度階梯式降低的3、4和5區(qū)的方法外，還可以通過先在襯底1上得到一個摻雜類型與襯底相反的高摻雜的2區(qū)，然后再用與襯底摻雜類型相同的雜質(zhì)進(jìn)行補(bǔ)償?shù)姆椒ǖ玫健?br> 圖3所示即為按上述方法得到的表面耐壓區(qū)結(jié)構(gòu)。圖中，1為p-型襯底，2為n+摻雜區(qū)，6、7和8區(qū)是用p型雜質(zhì)按依次增加的密度摻雜得到的區(qū)域。當(dāng)2區(qū)中心部分與襯底1之間加上足夠高的反向偏壓后，6、7和8區(qū)以及其下部的那部分2區(qū)中的雜質(zhì)離子將全部電離。6、7和8區(qū)之下的2區(qū)中的電離施主產(chǎn)生的一部分電力線立即終止于其上部的6、7、8區(qū)中的電離受主，其剩余部分的電力線密度相當(dāng)于圖2中3、4和5區(qū)的電力線密度。也就是說，用上述這種雜質(zhì)補(bǔ)償?shù)姆椒ǖ玫降慕Y(jié)構(gòu)對沿2區(qū)與襯底1的冶金結(jié)面的總電場產(chǎn)生的作用與圖2所示的3、4和5區(qū)所產(chǎn)生的作用相同。
圖3中的9是一個與襯底1摻雜類型相同的純p區(qū)，它與襯底1直接相連，使得外加偏壓可直接加在2區(qū)中心部分和9區(qū)之上，而不是加在2區(qū)中心部分與襯底1的下端面上。
圖4所示為圖3所示結(jié)構(gòu)的一種變型。在圖4所示的結(jié)構(gòu)中用多個互相隔開的小的8區(qū)來代替圖3中的7區(qū)。通過適當(dāng)選擇這些小8區(qū)的占空比可使其平均受主密度與圖3中的7區(qū)一致，甚至可使平均受主密度逐漸由6區(qū)增加至8區(qū)的值。由于小8區(qū)的摻雜密度和8區(qū)相同，故可以減少產(chǎn)生7區(qū)的工藝步驟，從而降低成本。
圖4中還示出了一個重?fù)诫s埋層區(qū)10，其作用是使9區(qū)與襯底1之間達(dá)到更好的電接觸。
圖5所示為另一種結(jié)構(gòu)的表面耐壓區(qū)的剖面圖。在此結(jié)構(gòu)中，用多個互相隔開的小8區(qū)來補(bǔ)償2區(qū)中的摻雜，使表面耐壓區(qū)中的雜質(zhì)密度隨著離2區(qū)中心部分的距離的增加而減少。通過適當(dāng)選擇這些小區(qū)的占空比隨距離的變化，只有一種摻雜密度就可以實(shí)現(xiàn)表面耐壓區(qū)雜質(zhì)密度的逐漸變化。這種結(jié)構(gòu)可省去產(chǎn)生6區(qū)及7區(qū)的兩個工藝步驟，從而降低成本。
圖6為另一種同用一種摻雜密度的區(qū)域?qū)崿F(xiàn)表面有效摻雜密度隨距離變化的結(jié)構(gòu)的平面俯視圖。將補(bǔ)償摻雜用的第一種導(dǎo)電類型(如p型)的雜質(zhì)摻在表面耐壓區(qū)上層的鋸齒形區(qū)域內(nèi)，如此得到的結(jié)構(gòu)可使平均受主密度隨著離開2區(qū)的中心部分的距離的增加而逐漸增加。從而使有效施主的平均密度隨離開2區(qū)中心部分的距離的增加而逐漸減少。
圖中的9為與襯底相連的純p區(qū)，其上的黑色區(qū)域?yàn)榻饘匐姌O。
圖7所示為本發(fā)明表面耐壓區(qū)的又一種變型。在這種結(jié)構(gòu)中，補(bǔ)償摻雜用的第一種導(dǎo)電類型(如p型)的雜質(zhì)是沿垂直方向分層摻雜于第二種導(dǎo)電類型的n區(qū)2內(nèi)的。隨著離開2區(qū)的中心部分的距離的增加，用于補(bǔ)償2區(qū)施主密度的受主雜質(zhì)層從一個6區(qū)增加到三個長度不同的6區(qū)。用這種方法同樣可以使有效施主的平均密度隨著離開2區(qū)中心部分的距離的增加而逐漸減少。
由上述結(jié)合附圖3—7的說明可知，本發(fā)明的表面耐壓區(qū)不僅能以最短的表面耐壓區(qū)橫向距離實(shí)現(xiàn)最高擊穿電壓，而且實(shí)施的工藝也可以有很大的靈活性。如果有三種產(chǎn)生適合于6、7、8區(qū)的摻雜密度的工藝，則可用圖3所示的結(jié)構(gòu)。如果有兩種適合6和8區(qū)的摻雜密度的工藝，則可用圖4所示的結(jié)構(gòu)。如果只有一種能產(chǎn)生適合8區(qū)的摻雜密度的工藝，就可用圖5和6所示的結(jié)構(gòu)。如果只有一種適合于得到6區(qū)摻雜密度的工藝但可多次進(jìn)行，則在2區(qū)的厚度足夠厚時可以采用圖7所示的結(jié)構(gòu)。
圖8所示為在襯底1和表面耐壓區(qū)之間設(shè)置有一個薄的絕緣層15的結(jié)構(gòu)。這種結(jié)構(gòu)可用于SIS(如果用氧化層作為絕緣層則為SOS)結(jié)構(gòu)的半導(dǎo)體器件。
圖9為本發(fā)明表面耐壓區(qū)的另一種結(jié)構(gòu)。這種結(jié)構(gòu)不使用襯償摻雜工藝。通過在第一種導(dǎo)電類型的襯底上直接摻以第二種導(dǎo)電類型的雜質(zhì)以形成多個互相隔開的摻雜密度相同的小區(qū)，使這些小區(qū)的占空比隨著離開中心部分距離的增加而減少，就可達(dá)到使第二種導(dǎo)電類型雜質(zhì)的平均摻雜密度隨距離變化的要求。
在圖3—圖9的例子中，本發(fā)明的表面耐壓區(qū)至少有三段平均施主(或受主)密度不同的區(qū)域，擊穿電壓可達(dá)到同襯底的平行平面結(jié)的90％以上。而常規(guī)的RESURF技術(shù)相當(dāng)于只有一段恒定摻雜密度的區(qū)域，因此擊穿電壓遠(yuǎn)低于本發(fā)明的效果。
在圖3—圖9的例子中，表面耐壓區(qū)均是在雜質(zhì)密度均勻的n型摻雜區(qū)上加入不同的p型摻雜區(qū)。本領(lǐng)域的普通技術(shù)人員均可知道，如表面耐壓區(qū)是密度不同的n型區(qū)，其上有均勻的p區(qū)，也可以得到有效施主密度隨距離變化的效果。甚至可以在表面耐壓區(qū)中既采用不同密度的p區(qū)也采用不同密度的n區(qū)，也可達(dá)到同樣的效果。
以上的描述中設(shè)襯底1為p-型，2區(qū)為n+型摻雜。本領(lǐng)域的普通技術(shù)人員均可知道，當(dāng)襯底1為n-型、2區(qū)為p+型摻雜時，本發(fā)明的構(gòu)思是一樣適用的。
下面再利用上述表面耐壓區(qū)，通過制作器件的實(shí)施例進(jìn)一步說明本發(fā)明。
實(shí)施例1利用本發(fā)明的表面耐壓區(qū)制作二極管。這只需要將附圖3—圖7中電極+(-)做成陽(陰)極，電極-(+)做成陰(陽)極。為了得到較好的歐姆接觸，可在金屬電極下另做導(dǎo)電類型與接觸區(qū)相同的重?fù)絽^(qū)。這種重?fù)絽^(qū)在本發(fā)明各附圖中均省略而未畫出。
實(shí)施例2利用本發(fā)明的表面耐壓區(qū)來制作晶體管。這只需在圖3—附圖7的2區(qū)中央再做一個導(dǎo)電類型與2區(qū)相反的p+(或n+)區(qū)作發(fā)射區(qū)E，2區(qū)作為基區(qū)B，9區(qū)與襯底相連作為集電區(qū)C。
如附圖10所示的是利用附圖3的表面耐壓區(qū)作高壓晶體管的一例。
實(shí)施例3利用本發(fā)明的表面耐壓區(qū)來制作JFET。這只需將附圖3—附圖6的2區(qū)中央作為漏D，將表面耐壓區(qū)外的2區(qū)作為源S，在表面耐壓區(qū)的末端的8區(qū)上做一個p+型11區(qū)作為柵G。源與襯底相連。
如圖11示出了利用附圖3的表面耐壓區(qū)作高壓JFET的一例。
實(shí)施例4利用本發(fā)明的表面耐壓區(qū)來制作橫向MOST。這只需將附圖3—附圖7的2區(qū)的中心部分作為漏D，在表面耐壓區(qū)外部設(shè)置一小段無補(bǔ)償摻雜的區(qū)，在這一小段之外設(shè)置一個純?yōu)榈谝环N導(dǎo)電類型的9區(qū)，其中又有一個與2區(qū)導(dǎo)電類型相同的重?fù)诫s區(qū)13作為源S，在上述小段無補(bǔ)償摻雜的2區(qū)與13區(qū)的交界部分之上形成一個薄氧化層12，其上覆蓋金屬作為柵G，即可得到用本發(fā)明的表面耐壓區(qū)制作的橫向MOST。
圖12示出利用附圖7的表面耐壓區(qū)作高壓橫向MOST的例子。
發(fā)明者對圖3的表面耐壓區(qū)用一個0.8微米BiCMOS工藝作橫向MOST的情形作了模擬。發(fā)現(xiàn)其導(dǎo)通電阻很低、反應(yīng)速度快、電流密度大。其優(yōu)值 為一般橫向器件的250倍，如采用圖7的表面耐壓區(qū)，則導(dǎo)通電阻可以進(jìn)一步降低。這是因?yàn)樵趯?dǎo)通時6區(qū)與2區(qū)大部分未耗盡。
實(shí)施例5利用本發(fā)明的表面耐壓區(qū)制作高壓IGBT。這和制造橫向MOST的區(qū)別是在2區(qū)中央頂部做一個導(dǎo)電類型與2區(qū)相反的重?fù)诫s區(qū)14，該區(qū)是陰極K(或陽極)A)，橫向MOST的源在這里是陽極A(或陰極K)。
圖13所示為利用本發(fā)明的表面耐壓區(qū)制作高壓IGBT的實(shí)施例。
其工藝步驟舉例如下1)利用掩模在雜質(zhì)濃度為1×1515厘米-3的襯底上形成一個窗口，再離子注入硼(其劑量約為4·1012厘米-2)作為埋層區(qū)10；2)在整個襯底上外延一層輕摻雜的n區(qū)，其厚度約為1微米；3)利用掩模作磷離子注入以形成2區(qū)，其劑量約為3×1012厘米-2，n型雜質(zhì)分布在經(jīng)過整個工藝過程后為高斯型，峰值在深度為0.8微米處，半寬為0.4微米；4)利用掩模作硼離子注入以形成8區(qū)和9區(qū)，其劑量約為2×1012厘米-2，其p型雜質(zhì)的分布在經(jīng)過整個工藝過程后的峰值在表面附近，半寬為0.4微米；5)利用掩模對6區(qū)及9區(qū)作硼離子注入，其劑量約為1×1012厘米-2；6)利用掩模對7區(qū)作硼離子注入，其劑量約為1.5×1012厘米2；再經(jīng)過本領(lǐng)域的常規(guī)工藝即可制成高壓IGBT。在上述方法中，9區(qū)的形成利用了4)和5)兩步工藝，再加上埋層10區(qū)的擴(kuò)散，故9區(qū)為一個純p型區(qū)。
雖然上述實(shí)施例均系結(jié)合橫向器件所作了說明，本領(lǐng)域的普通技術(shù)人員均應(yīng)理解，本發(fā)明的表面耐壓區(qū)同樣適用于縱向器件。
發(fā)明者還對叉指(interdigital)圖形的器件在指端(Ends offingers)的擊穿電壓利用圓柱坐標(biāo)作了研究。發(fā)現(xiàn)只要改變各區(qū)的相對長度或各小區(qū)的占空比而維特表面耐壓區(qū)總長度不變，仍可達(dá)到上述耐壓值。但指端不宜作為器件的有源區(qū)。
綜上所述，本發(fā)明的優(yōu)點(diǎn)是(1)提供了半導(dǎo)體器件高耐壓的表面區(qū)和制造方法；(2)在工藝上與現(xiàn)代亞微米集成電路工藝兼容；(3)制作出的器件的導(dǎo)通電阻(對FET型管)或基極電阻(對晶體管)低。利用本發(fā)明不僅可制作分立器件，而且能以高性能、低成本實(shí)現(xiàn)高壓集成電路及功率集成電路。
權(quán)利要求
1.一種用于半導(dǎo)體器件的表面耐壓區(qū)，所述半導(dǎo)體器件是以第一種導(dǎo)電類型的襯底及其上形成的第二種導(dǎo)電類型重?fù)诫s區(qū)為基礎(chǔ)的，所述表面耐壓區(qū)的特征在于當(dāng)所述表面耐壓區(qū)在所述襯底和所述重?fù)诫s區(qū)之間所加電壓接近反向擊穿電壓而全部耗盡時，該表面耐壓區(qū)中第二種導(dǎo)電類型的電離雜質(zhì)的有效平均密度隨著離開重?fù)诫s區(qū)中心的距離的增加從約為NB*Wpp逐漸或階梯式地下降，這里，NB代表襯底的雜質(zhì)濃度，Wpp代表由該襯底形成的單邊突變平行平面結(jié)在其擊穿電壓下的耗盡層厚度，平均密度系指在一個表面橫向尺寸遠(yuǎn)小于Wpp而又大于該表面耐壓區(qū)厚度的面積內(nèi)有效的第二種導(dǎo)電類型雜質(zhì)總數(shù)除以該面積所得的值。
2.如權(quán)利要求1所述的表面耐壓區(qū)，其特征在于所述表面耐壓區(qū)中第二種導(dǎo)電類型雜質(zhì)隨離開所述第二種導(dǎo)電類型區(qū)的中心部分的距離的增加而減少的平均密度是通過既用第二種導(dǎo)電類型的雜質(zhì)進(jìn)行摻雜，又用第一種導(dǎo)電類型的雜質(zhì)進(jìn)行補(bǔ)償?shù)姆椒ǘ玫剑渲?，所述表面耐壓區(qū)與襯底相鄰的區(qū)域?yàn)榈诙N雜質(zhì)類型區(qū)。
3.如權(quán)利要求2所述的表面耐壓區(qū)，其特征在于所述表面耐壓區(qū)中第二種導(dǎo)電類型區(qū)的雜質(zhì)密度為常數(shù)，而其上的第一種導(dǎo)電類型雜質(zhì)在多個連續(xù)的區(qū)域內(nèi)隨著離開所述第二種導(dǎo)電類型區(qū)的中心部分的距離的增加而階梯式增加。
4.如權(quán)利要求3所述的表面耐壓區(qū)，其特征在于所述多個連續(xù)的第一種導(dǎo)電類型雜質(zhì)區(qū)域中至少有一個是由多個互相分隔開的小區(qū)構(gòu)成的。
5.如權(quán)利要求2所述的表面耐壓區(qū)，其特征在于所述補(bǔ)償雜質(zhì)的第一種導(dǎo)電類型雜質(zhì)是摻在所述表面耐壓區(qū)上層的沿表面水平方向上的鋸齒形區(qū)域內(nèi)。
6.如權(quán)利要求2所述的表面耐壓區(qū)，其特征在于至少有兩層以上的、具有不同長度的所述補(bǔ)償雜質(zhì)的第一種導(dǎo)電類型層沿垂直方向插入在所述第二種導(dǎo)電類型區(qū)之內(nèi)。
7.如權(quán)利要求1—7所述的表面耐壓區(qū)，其特征在于在所述第一種導(dǎo)電類型的襯底與所述第二種導(dǎo)電類型的表面耐壓區(qū)之間設(shè)置有一個薄的絕緣層。
8.如權(quán)利要示1所述的表面耐壓區(qū)，其特征在于包括多個具有同樣的第二種導(dǎo)電類型雜質(zhì)密度的摻雜小區(qū)，且這些區(qū)互相隔開。
9.用權(quán)利要求1—7所述的表面耐壓區(qū)制造的半導(dǎo)體器件。
10.用權(quán)利要求8所述的表面耐壓區(qū)制造的半導(dǎo)體器件。
全文摘要
一種用于半導(dǎo)體器件的表面耐壓區(qū)，它位于第一種導(dǎo)電類型的襯底(1)之上形成的第二種導(dǎo)電類型(2)的中心部分周圍，該耐壓區(qū)的平均有效第二種導(dǎo)電類型的雜質(zhì)密度隨離開所述第二種導(dǎo)電類型(2)的中心部分的距離的增加而逐漸或階梯式減少。此種表面耐壓區(qū)可使n
文檔編號H01L29/861GK1124408SQ9510831
公開日1996年6月12日 申請日期1995年7月6日 優(yōu)先權(quán)日1994年7月20日
發(fā)明者陳星弼 申請人:電子科技大學(xué)