專利名稱：半導體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于半導體裝置及其制造方法，特別是關(guān)于在超LSI的多層布線的制作工藝中，要實現(xiàn)其膜厚具有優(yōu)良的均一性的層間絕緣膜的半導體裝置及其制造方法的發(fā)明。
半導體裝置的高密度化和高集成化取得了驚人的進步，與之相伴而來的是，在半導體裝置中，就要求微細化的布線構(gòu)造，或自如運用多層布線技術(shù)的布線構(gòu)造。這樣一來，在把下層布線與上層布線絕緣分隔開來的層間絕緣膜中，對均一地填平在半導體基板上形成的微細而且具有高縱橫尺寸比的第一層布線的臺階的技術(shù)的要求，就變得越來越嚴了。近年來，作為對此課題的有力的解決辦法，人們正積極地進行利用四乙氧基硅烷(tatraethoxysilane，以下，稱之為TEOS)和臭氧(以下，稱之為O3)進行反應的常壓CVD法的研究。
以下，參照附圖，對上述舊有半導體裝置制造方法的一例進行說明。


圖11(a)-(c)給出了舊有的半導體裝置的制造方法的各個制作工藝。如圖11(a)所示，在半導體基板10上邊，分別形成絕緣隔離用LO COS膜11，由多晶硅膜組成的柵極電極12，含有氧化硼和氧化磷的SiO2膜(以下，稱之為BPSG膜)13，由雜質(zhì)擴散區(qū)形成的源區(qū)和漏區(qū)14，由鎢(以下，稱之為W)形成的源電極或漏電極15，以及由含有硅(約1%左右)和銅(約0.5%左右)的鋁合金膜形成的第2布線層16。此外，在圖11(a)中，17表示柵極絕緣膜。
其次，如圖11(b)所示，用以TEOS為原料氣體的等離子體CVD法，在第一層布線層16上形成SiO2膜(以下，稱之為P-TEOS膜)21。
接下來，如圖11(C)所示，在用應用TEOS和O3進行反應的常正CVD法，在P-TEOS膜21的上邊形成SiO2膜(以下，稱之為TEOS-O3膜)22之后，在TEOS-O3膜22的上邊，形成第2布線層23。
但是，在上述半導體裝置的制造方法中所采用的應用TEOS和O3進行反應常壓CVD法，具有強烈的依賴于基底表面的特性。就是說在基底膜，即在P-TEOS膜21上混合存在著親水性部分和排水性部分的情況下，如以下所說明的那樣，在P-TEPS膜21上的親水性部分和排水性部分上，有著TEOS-O3膜22的形成速度及膜質(zhì)不同的問題。
圖12給出了在第2布線層16上形成的P-TEOS膜21的斷面構(gòu)造的原子級的狀態(tài)。由于第2布線層16上邊的P-TEOS膜21的表面具有凸狀的斷面構(gòu)造，由于為了淀積P-TEOS膜21而進行等離子體CVD時，P-TEOS膜21多曝露于離子材料和電子中，故Si和O之間的原子間結(jié)合其成了良好的狀態(tài)，即未結(jié)合鍵少的狀態(tài)。通常，在大氣層中，未結(jié)合鍵上連接有羥基(圖中用-OH來表示)。另一方面，第一布線層16相互之間的溝部的表面，很少曝露于離子材料和電子之中，故形成了未結(jié)合鍵(由于曝露于大氣之中，變成了連接有一OH的形狀)多的狀態(tài)。人們認為，由于P-TEOS膜21的表面狀態(tài)不一樣，就形成了在TEOS-O3膜22上的膜厚不均勻。
在舊有的半導體裝置的制造方法中，由于混合存在著基底膜的材質(zhì)的不同，或者在基底膜上混合存在著親水性部分和排水性部分，故淀積于基底膜上的TEOS-O3膜22的形成速度和膜質(zhì)就不相同，所以，就存在著在TEOS膜22的表面上生成凹凸，或者使TEOS-O3膜22的膜質(zhì)變壞這樣的問題。
在以下的文獻中，給出了采用使P-TEOS膜21曝露于N2氣體所形成的等離子體中的辦法以穩(wěn)定基底膜表面的方法，這些文獻是1)K.Fujino，Y.Nishimoto，N.Tokunasu and K.Maeda“Surface Modification of Base Materials for TEOS/O3Atomospheric Pressure Chemical Vapor Deposition”，J.Electrochem.Soc.，Vol.139，No.6(1992)P.16902)佐藤伸良，太器與洋，橋本毅，鼓谷明彥，石原干士“TEOS-O3常壓CVD SiO2膜對基底的依賴性”，1992年第39屆應用物理學會春季講演會予稿集，29a-ZG-4，P.646。
3).小谷秀夫，松進安次“有機硅系VCD技術(shù)”，半導體研究36，P.18。
4)H.Kotani，M.Matsumura，A.fujii，H.Genjou and Nagao“Low-Temperature APCVD Ozide Using TEOS-Ozone Chemistry for Multilevel Interconnections”，Tech.Dig，International Electron Devices Meeting(1989)P.669。
5)西本右子，前田和夫“用等離子體后處理來降低TEOS-O3CVD膜的吸濕性”，月刊Semiconductor World，1993.2，P.82。
6)細田幸男，原田秀樹，清水敦男，渡部潔“對TEOS-O3常壓CVD NSG膜的吸濕性的低溫退火的效果)，Semiconductor World，93.2月號，P.77。
然而，當把P-TEOS膜21曝露于N2氣體形成的等離子體中去的時候，人們認為，P-TEOS膜21的表面將會變成下述兩種形狀中的任一種。
一種形狀，如圖13所示，用由N2氣體形成的等離子體切斷Si-O-Si的結(jié)合或Si-OH的結(jié)合，使未結(jié)合鍵(在圖13中表示為Si-或SiO-的形式)增加。另外一種形狀，如圖14所示，用由N2氣體組成的等離子體，使Si和N連接成Si-N-Si的形式，減少了未結(jié)合鍵。
然而，不論在哪一種情況下，在用由N2氣體形成的等離子體處理時，飛到P-TEOS膜21表面上來的N離子或者電子，如圖13或者圖14所示，在基底膜的凸部，從角度為θ1的方向飛來，在基底膜的凹部則從角度θ2的方向飛來。這種飛來角度的差異，招致了到達這些部位的離子或電子的量的不同。就如從圖13和圖14弄清楚的那樣，在凸出部分的θ1約為180℃，而在凹進部分的θ2，其值卻極其之小，而且，這個值因凹部的形狀而異。這個現(xiàn)象表明，盡管人們想要控制P-TEOS膜21的表面狀態(tài)，用由N2氣體形成的等離子體處理，卻依賴于基底(第1布線層16)的形狀，這將是使對P-TEOS膜21的控制變難的主要因素。
這樣一來，用由N2氣體形成的等離子體進行等離子體處理的方法，就存在著這么一個問題P-TEOS膜21將取決于有無第一布線層16而變成臺階形狀，而由于P-TEOS膜21的臺階形狀不一樣，用由N2氣體形成的等離子體處理的效果也不一樣。
另外，用由N2氣體形成的等離子體進行等離子體處理的方法，還存在著這樣的問題由于基底上必須要有P-TEOS膜21，同時，又必須具備進行由N2氣體形成的等離子體處理的裝置，故招致了處理條件和處理工藝的復雜化。
本發(fā)明的目的是提供這樣一種半導體裝置，使得用應用TEOS和O3進行反應的常壓CVD法淀積的硅氧化膜，例如TEOS-O3膜，其基底膜的表面是均一的。本發(fā)明同時提供這樣一種半導體裝置的制造方法。
本發(fā)明是基于這樣一種從實際觀察中得來的見解而產(chǎn)生的TEOS-O3膜對基底膜的依賴性，起因于下述兩種理由。一個理由是由于基底膜材料種類不同，故TEOS-O3膜的膜厚因部位而異。另一個理由是由于在基底膜上混合存在著親水性部分和排水性部分，使得淀積速度和淀積延遲時間各不相同?；谶@種見解，本發(fā)明采用在淀積TEOS-O3膜之前的基底膜上形成由具有排水基的分子組成的分子層的辦法，或者采用應用涂敷液體或噴蒸汽而產(chǎn)生氣相固相界面反應以形成分子層的辦法，以排除上述原因。
本發(fā)明所涉及的半導體裝置，具備有半導體基板，在該半導體基板的一主面上的部分區(qū)域形成的第1布線層，在上述半導體基板的一主面和上述第1布線層上，在整個面上形成的第1硅氧化膜，在該第1硅氧化膜的整個面上形成的，由具有排水基的分子組成的分子層，由利用臭氧與有機系硅進行反應的CVD法在上述分子層的整個面上形成的第2硅氧化膜以及在上述第2硅氧化膜上部分區(qū)域形成的第2布線層。
本發(fā)明涉及的半導體裝置的第一種制造方法具有下述工藝。在半導體基板的一主面上，部分性地形成第1布線層的工藝和，在上述半導體基板的一主面和上述第1布線層的整個面上形成第1硅氧化膜的工藝和，在上述第1硅氧化膜上整個面上形成由具有排水基的分子組成的分子層的工藝和，用利用了臭氧和有機系硅進行反應的CVD法，在上述分了層的整個面上形成第2硅氧化膜的工藝以及在上述第2硅氧化膜上部分性地形成第2布線層的工藝。
應用上述半導體裝置或半導體裝置的第1種制造方法，用利用了臭氧與有機系硅進行反應的CVD法形成的第2硅氧化膜的膜質(zhì)將變得良好而均一。就是說，在多層布線構(gòu)造中所用的下層布線層及其周邊部分的膜表面，幾乎在所有的情況下都是被氧化了的狀態(tài)。由于氧化狀態(tài)的材料表面將受水洗時的水或大氣中的水的影響，所以，該材料表面將會被羥基-OH(形成Si-OH，B-OH，P-OH，Ti-OH等形成)覆蓋。在這樣的材料的表面上，當形成由具有排水基的分子，例如，環(huán)六甲基二硅氮烷(化學式(Si(CH3)3)2NH)，以下，稱之為HMDS)構(gòu)成的分子層時，在材料表面上將發(fā)生甲硅烷化反應，材料表面，例如，將由三甲基甲硅烷基(frimethylsilyl基)所覆蓋。下邊，給出若干甲硅烷化反應。在以下的反應式中，箭頭↑表示揮發(fā)性。
當時行了上述那樣的甲硅烷化處理時，由下層布線層及其周邊的摸構(gòu)成的基底膜或者由下層硅氧化膜構(gòu)成的基底膜的表面，在整個面上都具有由甲基形成的排水性質(zhì)。因此，無需進行由N2氣體形成的等離子體處理，就可以把基底膜的表面制作得質(zhì)優(yōu)而均一。
如前邊說過的那樣，如果應用本發(fā)明所涉及的半導體裝置或半導體裝置的第一種制造方法，則由于在第2硅氧化膜上整個面地形成了由具有排水基的分子構(gòu)成的分子層，所以，用利用了臭氧與有機系硅進行的反應的CVD法所形成的第2硅氧化膜的基底膜，在其整個面上都具有排水性。因此，無需進行由N2氣體構(gòu)成的等離子體處理，就可使第2硅氧化膜的基度膜的排水性均一化，同時，使之質(zhì)地優(yōu)良，所以，消除了利用臭氧和有機系硅進行反應的CVD法對基底依賴性，就可以形成均一且質(zhì)優(yōu)的第2硅氧化膜。
在上述半導體裝置或半導體裝置的第一種制造方法中，理想的是上述分子層由界面活性劑組成，而上述界面活性劑最好含有硅或鍺。這樣的話，就可以在第1層硅氧化膜上確實地形成由具有排水基的分子形成的分子層。
本發(fā)明涉及的半導體裝置的第二種制造方法具備有下述工藝在半導體基板的一主面上部分性地形成第一層布線層的工藝和，在上述半導體基板的一主面以及第一層布線層上，整個面地形成第一層硅氧化膜的工藝和，用涂敷液體或噴蒸汽所產(chǎn)生的氣相固相界面反應法，在上述半導體基板的一主面及第一層布線層上全面地形成分子層的工藝和，用利用于臭氧和有機系硅進行反應的CVD法，在上述分子層上，整個面地形成第2層硅氧化層的工藝以及在上述第2層硅氧化層上，部分地形成第2層布線層的工藝。
應用本發(fā)明所涉及的半導體裝置的第2種制造方法，則用利用了臭氧和有機系硅進行反應的CVD法所形成第2層硅氧化膜的膜質(zhì)將會變得均一。就是說，在半導體基板的一主面及第一層布線層上形成的第一層硅氧化膜上，在整個面上用涂敷液體或噴蒸汽所產(chǎn)生的氣相固相反應法形成了分子層，所以，無需進行由N2氣體形成的等離子體處理，就可以使基底膜的表面做得均一。因此消除利用臭氧和有機系硅進行反應的CVD法對基底的依相性，得以形成均一且質(zhì)優(yōu)的硅氧化膜。
圖1是一個斷面圖，它給出了本發(fā)明的第1實施例所涉及的半導體裝置制造方法的各個制造工藝。
圖2是一個原子級的模式圖，它給出了用上述第一實施例所提到的方法，在第一層布線層上形成的分子層的斷面構(gòu)造。
圖3是一幅概略圖，它給出了上述第一實施例所涉及的半導體裝置的制造方法中形成分子層的工藝。
圖4是給出導出淀積速度和淀積延遲時間的方法的附圖，淀積速度和淀積延遲時間是觀察對基底依賴性的基礎(chǔ)。
圖5給出了對各種基底材料的淀積速度及淀積延遲時間。
圖6給出了改變從形成P-TEOS膜或者分子層之后到形成TEOS-O3膜的天數(shù)所觀察到的淀積速度和淀積延遲時間。
圖7給出了研究TEOS-O3膜的表面粗糙程度及細孔的結(jié)果，TEOS-O3膜是用舊有的方法及上述第一實施例所涉及的方法形成的。
圖8是用于評價用舊有的方法及上述第一實施例所涉及的方法所形成的TEOS-O3膜的斷面圖。
圖9是表示本發(fā)明的第二實施例所涉及的半導體裝置制造方法的各個制造工藝的斷面圖。
圖10是用于評價用舊有的方法及本發(fā)明的第2實施例所涉及的方法形成的TEOS-O3膜的斷面圖。
圖11是表示舊有的半導體裝置的制造方法的各個制造工藝的斷面圖。
圖12是用舊有的方法在第一層線層上形成的P-TEOS膜的原子級的斷面模式圖。
圖13是原子級的模式圖，它表示出對用舊有的方法在第一層布線層上形成的P-TEOS膜進行了由N2氣體形成的等離子體處理時的P-TEOS膜的斷面構(gòu)造。
圖14是原子級的模式圖，它表示出對用舊有的方法在第一層布線層上形成的P-TEOS膜進行了由N2氣體形成原等離子體處理時的P-TEOS膜的斷面構(gòu)造。
以下，參照附圖對本發(fā)明的實施例進行說明。
圖1是一個斷面圖，它給出了本發(fā)明的第一實施例所涉及的半導體裝置及其制造方法。
首先，如圖1(a)所示，在由Si基板構(gòu)成的半導體基板10上，分別形成源極區(qū)或漏極區(qū)14，柵極絕緣膜17，用于絕緣隔離的LOCOS膜11，由多晶硅構(gòu)成的柵極電極12，BPSG膜13，由W構(gòu)成的源板電極或漏板電極15及第一層布線層16。
接著，用把TEOS作為原料氣體的等離子體CVD法，如圖1(b)所示，在BPSG膜13及第一層布線層16上邊形成P-TEOS膜21(第一層硅氧化膜)。
其次，通過在反應溫度130℃，HMDS流量5sccm，壓力為1個氣壓，反應時間5分鐘的條件下供給HMDS，如圖1(c)所示，在P-TEOS膜21上邊形成分子層24。
其次，用利用TEOS和O3進行反應的常壓CVD法，如圖1(d)所示，在分子層24上邊形成TEOS-O3膜22(第二層硅氧化膜)，之后，在TEOS-O3膜22上邊形成第二層布線層23。
用于第一層布線層16的材料為Si材料(單晶硅，多晶硅)，SiO2系材料(包括BPSG)，金屬材料(鋁合金，Ti系，W系)等材料。在Si材料的表面上，存在著自然氧化膜，就連難于氧化的TiN金屬，實際上也偏離開了化學計算量，在表面上存在有Ti的氧化物。因此，第一層布線層16的表面被認為是由-OH基覆蓋著的狀態(tài)。因而，通過給第一層布線層16的表面上供給HMDS的方法，HMDS與第一層布線層16的表面的-OH基進行反應形成了排水性的分子層。
作為形成排水性分子層的一種方法，可以采用應用甲硅烷化反應的方法。這種甲硅烷化反應是使甲硅烷化劑，例如HMDS與第一層布線層16的表面的-OH基進行反應，-OH基的H被甲硅烷基置換，變成-O-Si(CH3)3的形式。由于甲硅烷化反應在常溫下反應得很快，故甲硅烷化處理的方法可以極其簡易地進行。
進行甲硅烷化處理時，如圖2所示，由于所有的未結(jié)合鍵都由Si-(CH3)3所覆蓋，故可以阻止淀積TEOS-O3膜22時示結(jié)合鍵的影響。
作為前邊說過的甲硅烷化反應的基本方法，可以舉出下邊的2種三個方法。
HMDS蒸氣涂層…中爐中曝露于蒸氣中…曝露在發(fā)泡蒸氣中HMDS旋轉(zhuǎn)涂層…溶液的旋轉(zhuǎn)涂敷圖3(a)-(c)具體地給出了上述處理方法，可采用如圖3(a)所示，通過向身為封閉容器的干燥器中充滿加過熱的HMDS溶液的蒸氣，使HMDS的蒸氣吸附到半導體基板10上的第一層布線層16的表面上去的方法，可采用如圖3(b)所示那樣，應用HMDS發(fā)泡器26，通過用N2氣體等氣體載體使HMDS溶液發(fā)泡的辦法，使HMDS蒸氣吸附到半導體基板10上的第一布線層16的表面上的方法，也可以采用如圖3(c)所示，通過向用旋轉(zhuǎn)器27旋轉(zhuǎn)著的半導體基板10上的第一層布線層16的表面上供給HMDS溶液的辦法，把HMDS溶液旋轉(zhuǎn)涂敷到第一層布線層16的表面上去的方法等方法。
以下，就在第一層布線層16的表面上形成了由HMDS構(gòu)成的分子層24之后，在該分子層24的上邊形成了TEOS-O3膜22時的評價問題進行說明。
首先，就TEOS-O3膜22的基底依賴性進行說明。圖4示出了導出作為基底依賴性而被觀察的淀積速度及淀積延遲時間的方法。先測定淀積時間變化時的，對各種基底材料(在圖4中，作為基底材料的一個例子，給出了單晶硅和P-TEOS膜的情況)的淀積膜厚，并把測定點的外插線的淀積膜厚為0時的值作為淀積延遲時間。淀積速度由外插線的傾率來求。
圖5給出了對各種基底材料的淀積速度和淀積延遲時間。進行了單晶硅、P-TEOS膜以及玻璃流的BPSG膜的各個樣品，從樣品準備到淀積TEOS-O3膜22，在超凈室內(nèi)保管于三天。TiN樣品同樣在超凈室內(nèi)保管了21天。淀積速度按單晶硅、TiN膜、P-TEOS膜及BPSG膜的順序減少，而淀積延遲時間則依照上述順序逐個增大。
為了弄清上述理由，把從形成P-TEOS膜21到淀積TEOS-O3膜22的時間改變?yōu)?天和3天進行了實驗。另外，為了評價本發(fā)明，對把從在P-TEOS膜21的上邊形成分子層24到淀積TEOS-O3膜22的時間改變?yōu)?天和3天的情況也作了實驗。實驗結(jié)果如圖6所示。對淀積速度來說，舊有例予和本發(fā)明一樣，即使改變到淀積TEOS-O3膜22的時間也不怎么變化。在現(xiàn)有例子的情況下，當把淀積TEOS-O3膜22之前的時間從1天變?yōu)?天時，淀積延遲時間變大了，但用本發(fā)明所涉及的，在P-TEOS膜21上邊形成了分子層24的樣品，則淀積延遲時間沒發(fā)生變化。
如實驗結(jié)果所表明的那樣僅僅把基底材料作成為應用P-TEOS形成的同一材料，不能消除淀積延遲時間的變化，但如果在P-TEOS膜21上邊形成分子層24，則不產(chǎn)生淀積延遲時間的變化。
如實驗結(jié)果所表明的那樣，通過用分了層24把形成TEOS-O3膜22之前的基底層的表面覆蓋起來的辦法，可以使基底形成均一且具有排水性的表面，所以，用利用TEOS和O3進行反應的常壓CVD法可以形成優(yōu)質(zhì)的TEOS-O3膜22。
下邊，考察均一且具有排水性的基底膜表面與優(yōu)質(zhì)TEOS-O3膜22的關(guān)系。
首先就具有排水性的基底膜表面與TEOS-O3膜22的關(guān)系進行說明。圖7是這么一個附圖形成了TEOS-O3膜22之后將膜劃斷，并用氧酸水溶液對TEOS-O3膜22的表面及內(nèi)部進行輕微腐蝕，然后測膜表面的粗糙度和細孔(這是一種在膜內(nèi)部產(chǎn)生的，因腐蝕量的強弱不同而形成的凹坑)。由采用在P-TEOS膜21上形成分子層24的辦法使基底層變?yōu)閮?yōu)質(zhì)基底層，故本發(fā)明所涉及的TEOS-O3膜22與用舊有方法形成的同類膜相比，其表面粗糙程度及細孔數(shù)都有了很大的改善。
其次，就均一的基底表面與TEOS-O3膜22的關(guān)系進行說明。我們用掃描式電子顯微鏡(以下，稱之為SEM)觀察過形成了TEOD-O3膜之后的斷面形狀。即測定了如圖8所示的那種在寬度為40μm的寬布線上形成的TEOS-O3膜22的膜厚以及在沒有布線的寬的平坦部位上形成的TEOS-O3膜22的膜厚，并求出了(寬布線上的TEOS-O3膜22的膜厚)/(無布線的寬平坦部位上的TEOS-O3膜22的膜厚)這一比值。其結(jié)果是本發(fā)明的TEOS-O3的膜厚，其上述比值為0.99，而舊有例子的TEOS-O3膜厚的上述比值為0.70。從這個結(jié)果可知，在現(xiàn)有示例中，存在著在寬布線上形成的TEOS-O3膜22的膜厚變薄的問題，而應用本發(fā)明，這個問題就會解決。
在現(xiàn)有技術(shù)示例中，盡管在整個面上形成P-TEOS膜以使基底膜均一，但寬布線上的TEOS-O3膜22的膜厚的變薄的現(xiàn)象，被認為其膜質(zhì)變了的緣故。膜質(zhì)變化或者是因為第一層布線層16上的P-TEOS膜21，由于第一層布線層16的原因而形成凸部，大多曝露于來自于等離子體的電荷或粒子中原故，或者是因為寬線布線部位上的P-TEOS膜21強烈地受到布線金屬熱膨脹的影響的原故。
另外，把P-TEOS膜21曝露于由N2氣體所形成的等離子體中這種方法，雖然可以解決在寬布線部位上的P-TEOS膜21的膜厚度薄這個問題，但卻存在著下邊將要說明的問題。即由于器件的高集成化，柵極絕緣膜變薄，比仿說，當薄到10nm以下時，則盡管在一層布線層16為P-TEOS膜所覆蓋(參看圖11(b))，由于使P-TEOS膜21曝露于等離子體中，來自于等離子體的離子或電子就會流向連接到柵極電極12上的第一層線層16、在柵極電極12與半導體基板10之間產(chǎn)生電場，柵極絕緣膜17將因此而受到破壞。為此，把P-TEOS膜21曝露于由N2氣體形成的等離子體中這種舊有的方法，對器件的微細化是有限度的，對此，本發(fā)明的方法，由于不使用等離子體，故對器件的微細化沒有限度。
圖9是一個斷面圖，它示出了本發(fā)明的第2實施例所涉及的半導體裝置及其制造方法。
首先，如圖9(a)所示，在半導體基板10上，分別形成源極或漏極區(qū)14，柵極絕緣膜17，用于進行絕緣隔離的LOCOS膜11，由多晶硅形成的柵極電極12，BPSG膜13，由W形成的源極或漏極電極15以及第一層布線層16。
接著，把HMDS溶液滴到半導體基板10上，用旋轉(zhuǎn)涂敷的辦法，如圖9(b)所示，在第一層布線層16上形成由HMDS組成的分子層24。
接著，用利用TEOS與O3進行反應的常壓CVD法，如圖9(c)所示，先在分子層24上邊形成TEOS-O3膜22，之后，在TEOS膜22的上邊形成第2層布線層23。
以下，對無需在第一層布線層16上邊形成P-TEOS膜21，在介以分子層而淀積TEOS-O3膜22的情況下，研究甲硅烷化處理對TEOS-O3膜22的淀積將產(chǎn)生什么樣的影響這一研究結(jié)果進行說明。
用SEM觀察TEOS-O3膜22形成后的斷面形狀，并測定如圖10所示那種在寬度為40μm的寬布線上形成的TEOS-O3膜22的膜厚和在無布線的寬平坦部位上形成的TEOS-O2膜22的膜厚，然后求出比值(寬布線上TEOS-O3膜22的膜厚)/(無布線的寬平坦部位上的TEOS-O3膜22的膜厚)。結(jié)果是這樣的，本發(fā)明方法的上述比值為0.96，而舊有方法的上述比值為0.40。結(jié)果表明，在寬度為40μm這種寬度非常寬的布線上，TEOS-O3膜22的膜厚表現(xiàn)出顯著的差別。在舊有例子的情況下，如圖10所示，在布線中央部位附近的TEOS-O3膜22的膜厚減小了。同時，布線上的TEOS-O3膜22，與其周圍的平坦部位的膜厚相比，變成約40%左右。這個結(jié)果表明，TEOS-O3膜22的膜，將因布線圖形的形狀而導，同時，產(chǎn)生了這么一個問題介以層間絕緣層的布線間的電容不均一性和過渡孔深度不相同。對比如果應用本發(fā)明，在寬布線上的TEOS-O2膜22的膜厚與無布線的寬平坦部位上的TEOD-O3膜22的膜厚之比為96%，可以實現(xiàn)保形的膜淀積。
還有，在上述第1和第2實施例中，談的是用常壓CVD法進行的TEOS-O3膜22的淀積，但TEOS-O3膜22的淀積方法，卻不限于此，例如，在單純減壓狀態(tài)下淀積TEOS-O3膜22也可以得到與上述實施例相同的效果。此外，作為CVD法，也可以應用把等離了體或者紫外光照射到氧上以生成O3這種等離子體CVD法或光CVD法。
另外，在上述第一和第二實施例中，布線金屬用了鋁合金，但布線金屬不僅限于鋁合金，也可以應用純鋁和銅等其他布線材料，本發(fā)明對所有的布線材料都有效。
此外，在上述第一和第二實施例中，分子層24的材料用了HMDS，但也可代之而用硅烷化合物，硅氧烷化合物，二硅氮烷化合物，三硅氮烷化合物，哌嗪化合物，氨基鍺化合物，鹵化鍺化合物之類的其他界面活性劑。
再有，在上述第一第二實施例中，P-TEOS膜21和TEOS-O3膜22的材料采用了TEOS，但也可以代之采用四甲氧基硅烷、四丙氧基硅烷，環(huán)六甲基二硅氮烷，四甲基硅烷，四甲基硅烷，四乙基硅烷等有機系硅材料。
如果像這樣地應用上述各發(fā)明，由于可以用分子層均一地制作基底膜，故可以省去用等離子體CVD法形成硅氧化膜的工藝，同時，為了使用該工藝所形成的硅氧化膜的材質(zhì)穩(wěn)定而進行的N2等離子體處理工藝也變得不再需要，所以處理條件和處理工藝都變得簡單了，同時，由于可以消除柵極絕緣膜因進行等離子體處理而受到的損傷，伴隨著器件的高集成化帶來的對器件的微細化的制約不存在了。
權(quán)利要求
1.一種半導體裝置，它具有半導體基板和，在上述半導體基板的一主面上部分地形成的第一層布線層和，在上述半導體基板的一主面和上述第一層布線層上，在整個面上形成的第一層硅氧化膜和。在上述第一層硅氧化膜上，整個面上形成的由具有排水基的分子構(gòu)成的分子層和、用利用了臭氧與有機系硅進行反應的CVD法，在上述分子層上，在整個面上形成的第二層硅氧化膜和、在上述第二層硅氧化膜上，部分地形成的第二層布線層。
2.如權(quán)利要求1的半導體裝置，上述分子層由界面活性劑形成。
3.如權(quán)利要求2的半導體裝置，上述界面活性劑含有硅或鍺。
4.如權(quán)利要求1的半導體裝置，上述有機系硅是四乙氧基硅烷。
5.半導體裝置的制造方法，它具有在半導體基板的一主面上部分地形成和第一層布線層的工藝和、在上述半導體基板的一主面和上述第一層布線層上，在整個面上形成第一層硅氧化膜的工藝和、在上述第一層硅氧化膜上，在整個面上形成由具有排水基的分子構(gòu)成的分子層的工藝和、用利用臭氧和有機系硅進行反應的CVD法在上述分子層上邊，在整個面上形成第二層硅氧化膜的工藝和、在上述第二層硅氧化膜上邊，部分地形成第二層硅氧化的工藝。
6.如權(quán)利要求5的半導體裝置制造方法，上述分子層由界面活性劑構(gòu)成。
7.如權(quán)利要求6的半導體裝置的制造方法上述界面活性劑含有硅或鍺。
8.如權(quán)利要求5的半導體裝置的制造方法，上述有機系硅為四乙氧基硅烷。
9.半導體裝置的制造方法，它具有在半導體基板的一主面上，部分地形成第一層布線層的工藝和、在上述半導體基板的一主面和上述第一層布線層上，在整個面上形成第一層硅氧化膜的工藝和、用利用液體涂敷或噴蒸而產(chǎn)生的氣相固相界面反應，在上述半導體基板的一主面和第一層布線層上，在整個面上形成分子層的工藝和、用利用臭氧和有機系硅進行反應的CVD法在上述分子層上邊，在整個面上形成第二層硅氧化膜的工藝和、在上述第二層硅氧化膜上，部分地形成第二層布線層的工藝。
10.如權(quán)利要求9的半導體裝置的制造方法，上述有機系硅為四乙氧基硅烷。
全文摘要
在半導體基板的一主面上部分地形成第一層布線層之后，在半導體基板的一主面和第一層布線層上邊，在整個面上形成第一層硅氧化膜。在第一層硅氧化膜上邊，在整個面上形成由環(huán)六甲基二硅氮烷構(gòu)成的分子層之后，在該分子層上，利用用臭氧和四乙氧基硅烷進行反應的CVD法形成第二層硅氧化膜。在第二層硅氧化膜上邊部分地形成第二層布線層。
文檔編號H01L21/205GK1109216SQ94115769
公開日1995年9月27日 申請日期1994年8月22日 優(yōu)先權(quán)日1993年8月23日
發(fā)明者矢野航作, 杉山龍男, 上田聰, 野村登 申請人:松下電器產(chǎn)業(yè)株式會社