專利名稱：集成電路的保護(hù)結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路輸入的過壓保護(hù)結(jié)構(gòu)，特別涉及一種CMOS/SOS集成電路輸入的過壓保護(hù)結(jié)構(gòu)。
在現(xiàn)有集成電路輸入的過壓保護(hù)結(jié)構(gòu)中，性能較好者有如Cohen等人提出的在輸入端與地線之間設(shè)置45°鋸齒狀平面間隙電弧放電的保護(hù)結(jié)構(gòu)(CohenandCaswell，“AnImprovedInputProtectionCircuitforCMOS/SOSArrays”，IEEETrans.Vol.ED-25，No.8，1978)。這種保護(hù)結(jié)構(gòu)能夠承受從-2300伏至+2500伏的電壓。圖1(a)和(b)分別示出它的幾何圖形及電路圖。這種保護(hù)結(jié)構(gòu)除了過壓保護(hù)能力尚不理想之外，還由于它是靠鋸齒尖端的電弧放電承受過壓沖擊的，每當(dāng)經(jīng)受一次過壓沖擊放電往往會(huì)要燒毀一個(gè)鋸齒，因而它能承受過壓沖擊的次數(shù)就受到有限鋸齒數(shù)的限制。
為了克服現(xiàn)有技術(shù)的缺陷，本發(fā)明提出一種與現(xiàn)有集成電路工藝相容器的在集成電路輸入端與地線之間并列設(shè)置放電間隙與電容器的保護(hù)結(jié)構(gòu)。放電間隙就是在集成電路芯片表面布敷的金屬輸入引線與金屬地線之間留置的矩形平面間隙。與其并列設(shè)置的電容器是二氧化硅介質(zhì)電容器，它利用集成電路芯片有源器件區(qū)以外的二氧化硅層作介質(zhì)，以布敷在它上面并與輸入端(或地線)連通的金屬層為上電極，以埋設(shè)在二氧化硅層下面并與地線(或輸入端)連通的導(dǎo)體或半導(dǎo)體作下電極。
在本發(fā)明適用于CMOS/SOS集成電路輸入過壓保護(hù)結(jié)構(gòu)的一項(xiàng)實(shí)施例中，用淀積在蘭寶石襯底上的多晶硅半導(dǎo)體作二氧化硅介質(zhì)電容器的下電極，圖二(a)是它的剖面結(jié)構(gòu)示意圖，圖二(b)是俯視圖。它使布敷在芯片二氧化硅表面的輸入端金屬引線(4，14)在一個(gè)二氧化硅窗孔(7，17)與淀積在蘭寶石襯底(1)上的多晶硅半導(dǎo)體(2，12)鍵合，并在鍵合點(diǎn)附近多晶硅上方的二氧化硅上布敷金屬地線(5，15)，使得在地線與輸入端之間連接了一個(gè)金屬-二氧化硅-多晶硅的垂直疊層，構(gòu)成二氧化硅介質(zhì)電容器。在輸入端引線與地線的接近處留置的間隙(8，18)構(gòu)成水平方向過壓放電的矩形間隙，它與上述二氧化硅介質(zhì)電容器并列。圖三示出該項(xiàng)輸入過壓保護(hù)結(jié)構(gòu)的等效電路圖。為了使放電過程能及時(shí)散熱，對放電間隙及其周圍表面的鈍化層挖開一個(gè)散熱窗口(9，19)。矩形放電間隙的寬度在8至12微米范圍內(nèi)，長度為寬度的3至4倍，散熱窗口的長和寬分別比放電間隙的長和寬增加10至20微米。
本發(fā)明上述在集成電路輸入端與地線之間并列設(shè)置二氧化硅介質(zhì)電容器與矩形水平放電間隙的過壓保護(hù)結(jié)構(gòu)，其保護(hù)能力超過現(xiàn)有只設(shè)放電間隙的保護(hù)結(jié)構(gòu)，且放電過程更為安全，不易燒毀。


圖1為現(xiàn)有集成電路輸入過壓保護(hù)結(jié)構(gòu)，a)為鋸齒狀放電間隙結(jié)構(gòu)的俯視圖，b)為電路圖。
圖2為本發(fā)明適用于CMOS/SOS集成電路輸入過壓保護(hù)結(jié)構(gòu)的一項(xiàng)實(shí)施例結(jié)構(gòu)示意圖，a)為剖面結(jié)構(gòu)示意圖，其中1為蘭寶石襯底，2為多晶硅半導(dǎo)體，3為二氧化硅層，4為輸入端金屬引線，5為地線，6為二氧化硅鈍化層，7為鍵合孔，8為平面放電間隙，9為鈍化層散熱孔;b)為俯視圖，其中12為埋在二氧化硅層下面的多晶硅半導(dǎo)體，14為輸入端金屬引線，15為地線，17為鍵合孔，18為平面放電間隙，19為鈍化層散熱孔。
圖3為本發(fā)明適用于CMOS/SOS集成電路輸入過壓保護(hù)結(jié)構(gòu)的一項(xiàng)實(shí)施例等效電路圖。
權(quán)利要求
1.一種集成電路輸入的過壓保護(hù)結(jié)構(gòu)，其特征在于，它由集成電路輸入端與地線之間并列設(shè)置的放電間隙和電容器組成。
2.按照權(quán)利要求1所述集成電路輸入過壓保護(hù)結(jié)構(gòu)的特征為，所述設(shè)置的放電間隙就是在集成電路芯片表面布敷的金屬輸入引線與金屬地線之間留置的矩形平面間隙。
3.按照權(quán)利要求1所述集成電路輸入過壓保護(hù)結(jié)構(gòu)的特征為，所述設(shè)置的電容器是利用集成電路芯片有源器件區(qū)以外的二氧化硅層作介質(zhì)，以布敷在它上面并與輸入端(或地線)連通的金屬層為上電極，以埋設(shè)在二氧化硅層下面并與地線(或輸入端)連通的導(dǎo)體或半導(dǎo)體作下電極。
4.按照權(quán)利要求1和2所述集成電路輸入過壓保護(hù)結(jié)構(gòu)的特征為，所述在集成電路芯片表面布敷的金屬輸入引線與金屬地線之間留置的矩形平面間隙，其寬度在8至12微米范圍內(nèi)，長度為寬度的3至4倍。
5.按照權(quán)利要求1、2和4所述集成電路輸入過壓保護(hù)結(jié)構(gòu)的特征為，所述矩形平面放電間隙是設(shè)置在一個(gè)表面鈍化層的散熱窗口內(nèi)，散熱窗口要比放電間隙增長與增寬10至20微米。
6.按照權(quán)利要求1和3所述集成電路輸入過壓保護(hù)結(jié)構(gòu)的特征為，所述設(shè)置的二氧化硅介質(zhì)電容器是以埋設(shè)在二氧化硅層下面淀積在蘭寶石襯底上的多晶硅半導(dǎo)體作下電極的。
全文摘要
本發(fā)明公開了一種集成電路輸入的過壓保護(hù)結(jié)構(gòu)，它由集成電路輸入端與地線之間并列設(shè)置的矩形平面放電間隙和二氧化硅介質(zhì)電容器組成。這種結(jié)構(gòu)與現(xiàn)有集成電路工藝相容，特別適用于CMOS/SOS集成電路，具有保護(hù)能力強(qiáng)以及不易燒毀等優(yōu)點(diǎn)。
文檔編號H01L23/62GK1039328SQ8810427
公開日1990年1月31日 申請日期1988年7月14日 優(yōu)先權(quán)日1988年7月14日
發(fā)明者劉忠立, 劉榮環(huán), 和致經(jīng) 申請人:中國科學(xué)院半導(dǎo)體研究所