專利名稱:半導體器件的晶體管及其制造方法
技術領域：
本發(fā)明涉及一種半導體器件的晶體管及其制造方法。
背景技術：
目前，由于根據(jù)半導體器件的高度集成而最小化的趨勢使得晶體管的寬度持續(xù)變窄。
因此在晶體管內部會發(fā)生熱載流子效應。相對于外部施加的電壓而言當溝道長度變得更短時，水平電場會高度集中于漏極區(qū)從而使漏極區(qū)的電學特性退化并產生空穴，且這里，熱載流子效應表明空穴朝向襯底移動。
另一方面，電子在柵極氧化物膜或間隔件下方被截留，從而影響閾值電壓。
當高電場施加到半導體襯底的溝道上時，熱載流子效應變得更嚴重，這是因為盡管溝道長度變得更短，但是對于特定的應用而言，電源電壓相對恒定。
特別是，作為源極區(qū)和漏極區(qū)之間的輸送路徑的溝道長度越短，所發(fā)生的熱載流子效應越嚴重。
為了克服熱載流子效應，大部分晶體管制造工藝采用LDD(輕摻雜漏極)結構。該結構具有緩變結，在該處源極/漏極區(qū)內的離子注入密度在柵電極的邊緣低，在柵電極的中心高，由此降低了電場突變。
然而，由于半導體器件的高度集成使得溝道長度持續(xù)變得更短，因此具有LDD結構的晶體管將導致短溝道效應。于是，LDD區(qū)內的摻雜劑將擴散到溝道，且將高電場施加在漏極之間的溝道邊緣，這將導致使晶體管性能退化的熱載流子效應。
此外，在晶體管的操作過程中，源極區(qū)和漏極區(qū)內的雜質橫向擴散，且晶體管容易遭受擊穿效應，從而使得難以進行用于防止擊穿效應的離子注入工藝。而且，當溝道長度和密度控制不精確時，將難以控制閾值電壓。

發(fā)明內容因此，本發(fā)明涉及一種半導體器件的晶體管及其制造方法，其基本上消除了由于現(xiàn)有技術的局限和缺陷而引起的一個或多個問題。
本發(fā)明的目的是提供一種半導體器件的晶體管及其制造方法，其通過制造縱向晶體管(vertical transistor)可有效地控制短溝道效應，并可以防止由于熱載流子效應的產生而引起的晶體管性能的退化。
本發(fā)明的其他優(yōu)點、目的和特征將部分地在以下的說明書中描述，其部分內容對于本領域的普通技術人員來說可通過下述描述而清楚或者從本發(fā)明的實踐中獲得。通過所撰寫的說明書及其權利要求
書以及附圖中具體指出的結構，可以實現(xiàn)和獲得本發(fā)明的目的及其他優(yōu)點。
為了實現(xiàn)這些目的及其他優(yōu)點并根據(jù)本發(fā)明的目的，如在此具體實施和廣泛描述的，本發(fā)明提供了一種半導體器件的晶體管，其包括源極區(qū)，其通過在半導體襯底的上側注入雜質離子而形成；溝道區(qū)，其位于該源極區(qū)上并形成為圓柱形；漏極區(qū)，其形成于該溝道區(qū)上；柵極絕緣層，其圍繞形成于該半導體襯底的上側的源極區(qū)、該溝道區(qū)的側面以及形成于該溝道區(qū)的上側的該漏極區(qū)；柵極導體，其形成為圍繞該溝道區(qū)的上部和一個側面；以及導電層，其連接到該源極區(qū)、該漏極區(qū)和該柵極導體，并通過填充形成于中間絕緣膜(intercalary insulation film)上的接觸孔而形成。
優(yōu)選地，該溝道區(qū)由導電層組成。
優(yōu)選地，該源極區(qū)通過在該溝道區(qū)上注入雜質離子而形成。
在本發(fā)明的另一個實施例中，提供了一種半導體器件的晶體管，其包括漏極區(qū)，其通過在半導體襯底的上側注入雜質離子而形成；溝道區(qū)，其位于該漏極區(qū)上并形成為圓柱形；源極區(qū)，其形成于該溝道區(qū)上；柵極絕緣層，其圍繞形成于該半導體襯底的上側的漏極區(qū)、該溝道區(qū)的側面以及形成于該溝道區(qū)的上側的該源極區(qū)；柵極導體，其形成為圍繞該溝道區(qū)的上部和一個側面；以及導電層，其連接到該源極區(qū)、該漏極區(qū)和該柵極導體，并通過填充形成于中間絕緣膜上的接觸孔而形成。
優(yōu)選地，該溝道區(qū)由導電層組成。
優(yōu)選地，該源極區(qū)通過在該溝道區(qū)上注入雜質離子而形成。
在本發(fā)明的另一個實施例中，提供了一種半導體器件的晶體管的制造方法，其包括在半導體襯底上通過第一離子注入工藝而形成第一源極/漏極區(qū)；在其上形成該第一源極/漏極區(qū)的該半導體襯底上沉積第一犧牲層，并且干蝕刻該第一犧牲層的一部分以露出該源極/漏極區(qū)；在該第一犧牲層上沉積第一導電層并對其進行平坦化，以形成填充該孔的溝道區(qū)；使用濕蝕刻方法除去該第一犧牲層；在該第一源極/漏極區(qū)和該溝道區(qū)上形成第二犧牲層；在該溝道區(qū)的形成該第二犧牲層的位置上進行第二離子注入工藝；使用濕蝕刻方法除去該第二犧牲層；依次形成該第一源極/漏極區(qū)、該溝道區(qū)上的柵極絕緣層以及該柵極導電層；干蝕刻該柵極導電層以形成圍繞該溝道區(qū)的上部和一個側面的柵極導體；在該半導體襯底上注入離子以形成該溝道區(qū)上的第二源極/漏極區(qū)；在該半導體襯底上形成中間絕緣層；蝕刻該中間絕緣層以形成露出該第一和第二源極/漏極區(qū)和該柵極導體的一部分的接觸孔；以及在該中間絕緣層的形成該接觸孔的位置上沉積第二導電層并對其進行圖案化。
優(yōu)選地，用于形成該溝道區(qū)的平坦化工藝為CMP工藝。
該第二犧牲層用作緩沖層以在注入離子時保護該半導體襯底。
在用于蝕刻該柵極導電層以形成該柵極導體的蝕刻工藝中，該柵極絕緣層用作蝕刻停止層。
該第二離子注入用于控制將要形成于該半導體襯底上的晶體管的閾值電壓。
通過以30°至60°的角度對該溝道區(qū)的側面進行注入來進行該第二離子注入工藝。
該第一犧牲層形成為其厚度與該晶體管的溝道長度相同。
應該理解，對本發(fā)明的前述概括描述和以下詳細描述是示范性和解釋性的，其旨在提供對所主張的本發(fā)明的進一步解釋。
附圖包含在本說明書中以提供對本發(fā)明的進一步理解，其并入本申請中并構成本申請的一部分，所述附圖示出了本發(fā)明的實施例并且與說明書一起用于解釋本發(fā)明的原理。附圖中
圖1至圖9示出了根據(jù)本發(fā)明的一個實施例的半導體器件的晶體管的制造工藝。
具體實施方式以下將參照附圖所示的實例對本發(fā)明的優(yōu)選實施例進行詳細地描述。在所有附圖中盡可能地使用相同的附圖標記表示相同或相似的部分。
圖中，放大各層和各區(qū)域的厚度以清楚地將其示出。在整個說明書中，相同的部分用相同的附圖標記表示。一個部分存在于層、膜、區(qū)域、表面等“之上”的表達包括在其“直接上方”或更高的位置。一個部分存在于另一個部分“直接上方”的表達是指該兩個部分直接接觸。
圖1至圖9示出了根據(jù)本發(fā)明的一個實施例的半導體器件的晶體管的制造工藝。
參照圖1，雜質離子注入到半導體襯底10上以形成第一源極/漏極區(qū)30。
如圖2所示，在形成第一源極/漏極區(qū)30的半導體襯底10上沉積第一犧牲層50，位于第一犧牲層50上的第一光致抗蝕劑圖案100露出溝道區(qū)。并且使用第一光致抗蝕劑圖案100作為掩模對該第一犧牲層50進行干蝕刻以形成用于形成溝道區(qū)的孔(圖3中的附圖標記“70”所示)，并除去該第一光致抗蝕劑圖案100。這里，第一犧牲層50的長度與通過本發(fā)明制造的晶體管的溝道長度相同。
如圖3所示，在第一犧牲層50上沉積第一導電層，并通過使用CMP(化學機械拋光)對第一導電層進行平坦化以形成填充到該孔的內部的溝道區(qū)90。這里，在溝道區(qū)90內形成根據(jù)本發(fā)明的晶體管的溝道。優(yōu)選地，進行化學機械拋光直到露出第一犧牲層50。
如圖4所示，使用濕蝕刻方法完全除去第一犧牲層50，并且在第一源極/漏極區(qū)30和溝道區(qū)90上形成第二犧牲層110。該第二犧牲層110通過氧化而形成。此外，進行離子注入工藝以控制待形成的晶體管的閾值電壓。這里，第二犧牲層110作為緩沖層用于在離子注入中保護該襯底。另外，通過以30°至60°的角度對該溝道區(qū)的側面進行注入來進行該離子注入工藝。
如圖5所示，通過使用濕蝕刻方法除去該第二犧牲層110，并且在第一源極/漏極區(qū)30和溝道區(qū)90上形成柵極絕緣層130，且在柵極絕緣層130上形成柵極導電層150。此外，在柵極導電層150的上部和一個側面形成第二光致抗蝕劑圖案200。
如圖6所示，使用第二光致抗蝕劑圖案200作為掩模干蝕刻該柵極導電層150，以形成圍繞該溝道區(qū)90的一個側向的柵極導體170。該柵極絕緣層130用作蝕刻停止層。通過對柵極導電層150進行蝕刻，在溝道區(qū)90的另一側保留該柵極導電層150的一部分。之后除去該第二光致抗蝕劑圖案200。并且隨后在通過上述工藝形成的襯底上進行離子注入，從而在溝道區(qū)上形成第二源極/漏極區(qū)210。
如圖7所示，在該襯底上形成中間絕緣層230，并形成第三光致抗蝕劑圖案300以露出形成接觸孔的上部區(qū)。
如圖8所示，以第三光致抗蝕劑圖案300作為掩模蝕刻該中間絕緣層230和柵極絕緣層130，從而在露出該第一和第二源極/漏極區(qū)的一部分和該柵極導體的一部分之后，除去該第三光致抗蝕劑圖案300。
如圖9所示，在中間絕緣層230以及形成于中間絕緣層230上的接觸孔上沉積第二導電層并對其進行圖案化，從而形成用于連接到柵極、源極和漏極的第二導體250。
在該半導體器件的晶體管中，第一源極/漏極區(qū)30和第二源極/漏極區(qū)210的其中的一個作為源極，另一個作為漏極。此外，溝道區(qū)90為用于形成晶體管的溝道的區(qū)域，柵極導體170為柵極，且該柵極、源極和漏極通過第二導體250連接到外部。
因此，根據(jù)本發(fā)明的半導體器件的晶體管具有縱向形狀，并且能夠控制有效溝道的長度，使其比傳統(tǒng)晶體管的溝道長度更長，從而減少短溝道效應。因此，通過有效地控制短溝道效應，可以形成高度集成的半導體器件的晶體管。
通過制造縱向晶體管并通過增加有效溝道的長度，可以有效地控制短溝道效應，且可以防止由于熱載流子效應引起的晶體管性能退化，于是可以形成根據(jù)本發(fā)明的高度集成的半導體器件的晶體管。
對本領域技術人員來說顯而易見的是，可以對本發(fā)明進行各種修改和變化。因此，本發(fā)明旨在覆蓋這些修改和變化，只要其落在所附權利要求
書及其等同特征的范圍內。
權利要求
1.一種半導體器件的晶體管，包括源極區(qū)，其通過在半導體襯底的上側注入雜質離子而形成；溝道區(qū)，其位于該源極區(qū)上并形成為圓柱形；漏極區(qū)，其形成于該溝道區(qū)上；柵極絕緣層，其圍繞形成于該半導體襯底的上側的源極區(qū)、該溝道區(qū)的側面以及形成于該溝道區(qū)的上側的該漏極區(qū)；柵極導體，其形成為圍繞該溝道區(qū)的上部和一個側面；以及導電層，其連接到該源極區(qū)、該漏極區(qū)和該柵極導體，并通過填充形成于中間絕緣膜上的接觸孔而形成。
2.一種半導體器件的晶體管，包括漏極區(qū)，其通過在半導體襯底的上側注入雜質離子而形成；溝道區(qū)，其位于該漏極區(qū)上并形成為圓柱形；源極區(qū)，其形成于該溝道區(qū)上；柵極絕緣層，其圍繞形成于該半導體襯底的上側的漏極區(qū)、該溝道區(qū)的側面以及形成于該溝道區(qū)的上側的該源極區(qū)；柵極導體，其形成為圍繞該溝道區(qū)的上部和一個側面；以及導電層，其連接到該源極區(qū)、該漏極區(qū)和該柵極導體，并通過填充形成于中間絕緣膜上的接觸孔而形成。
3.根據(jù)權利要求
1或2所述的半導體器件的晶體管，其中該溝道區(qū)由導電層組成。
4.根據(jù)權利要求
1或2所述的半導體器件的晶體管，其中該漏極區(qū)通過在該溝道區(qū)上注入雜質離子而形成。
5.根據(jù)權利要求
1或2所述的半導體器件的晶體管，其中該源極區(qū)通過在該溝道區(qū)上注入雜質離子而形成。
6.一種半導體器件的晶體管的制造方法，包括在半導體襯底上通過第一離子注入工藝形成第一源極/漏極區(qū)；在其上形成該第一源極/漏極區(qū)的該半導體襯底上沉積第一犧牲層，并且干蝕刻該第一犧牲層的一部分以露出該源極/漏極區(qū)；在該第一犧牲層上沉積第一導電層并對其進行平坦化，以形成填充孔的溝道區(qū)；使用濕蝕刻方法除去該第一犧牲層；在該第一源極/漏極區(qū)和該溝道區(qū)上形成第二犧牲層；在該溝道區(qū)上的形成該第二犧牲層的位置進行第二離子注入工藝；使用濕蝕刻方法除去該第二犧牲層；依次形成該第一源極/漏極區(qū)、該溝道區(qū)上的柵極絕緣層以及該柵極導電層；干蝕刻該柵極導電層以形成圍繞該溝道區(qū)的上部和一個側面的柵極導體；在該半導體襯底上注入離子以在該溝道區(qū)上形成第二源極/漏極區(qū)；在該半導體襯底上形成中間絕緣層；蝕刻該中間絕緣層以形成露出該第一和第二源極/漏極區(qū)和該柵極導體的一部分的接觸孔；以及在該中間絕緣層的形成該接觸孔的位置上沉積第二導電層并對其進行圖案化。
7.根據(jù)權利要求
6所述的制造方法，其中用于形成該溝道區(qū)的平坦化工藝為化學機械拋光工藝。
8.根據(jù)權利要求
6所述的制造方法，其中該第二犧牲層用作緩沖層以在注入離子時保護該半導體襯底。
9.根據(jù)權利要求
6所述的制造方法，其中在用于蝕刻該柵極導電層以形成該柵極導體的蝕刻工藝中，該柵極絕緣層用作蝕刻停止層。
10.根據(jù)權利要求
6所述的制造方法，其中該第二離子注入用于控制將要形成于該半導體襯底上的晶體管的閾值電壓。
11.根據(jù)權利要求
6所述的制造方法，其中該第二離子注入工藝通過以30°至60°的角度對該溝道區(qū)的側面進行注入來進行。
12.根據(jù)權利要求
6所述的制造方法，其中該第一犧牲層形成為其厚度與該晶體管的溝道長度相同。
專利摘要
一種半導體器件的晶體管及其制造方法，該方法包括在半導體襯底上通過第一離子注入工藝形成第一源極/漏極區(qū)；在半導體襯底上沉積第一犧牲層并干蝕刻一部分以露出源極/漏極區(qū)；形成填充孔的溝道區(qū)；在第一源極/漏極區(qū)和溝道區(qū)上形成第二犧牲層；在溝道區(qū)上形成第二犧牲層處進行第二離子注入工藝；使用濕蝕刻方法除去第二犧牲層；依次形成第一源極/漏極區(qū)、溝道區(qū)上的柵極絕緣層及柵極導電層；干蝕刻柵極導電層以形成圍繞溝道區(qū)上部和一個側面的柵極導體；在半導體襯底上注入離子以在溝道區(qū)上形成第二源極/漏極區(qū)；在半導體襯底上形成中間絕緣層；蝕刻中間絕緣層以形成露出第一和第二源極/漏極區(qū)及柵極導體一部分的接觸孔；形成第二導電層。
文檔編號H01L29/423GK1992344SQ200610170200
公開日2007年7月4日 申請日期2006年12月25日
發(fā)明者樸正浩 申請人:東部電子股份有限公司導出引文BiBTeX, EndNote, RefMan