專利名稱:半導(dǎo)體器件的晶體管的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的新型的晶體管的制造方法。
背景技術(shù)：
根據(jù)半導(dǎo)體器件的微型化以及高集成度的發(fā)展，晶體管的線寬逐漸變得微小。為此，在晶體管內(nèi)會產(chǎn)生熱載流子現(xiàn)象。根據(jù)這種現(xiàn)象，考慮到外部施加的電壓，當溝道長度變短時，水平電場主要朝向漏極區(qū)集中從而使漏極區(qū)處的電特性惡化，由此產(chǎn)生的空穴朝向襯底方向泄漏。相反地，在柵極氧化層的下部或間隔件處，電子將被截留，從而影響閾值電壓。
也就是說，由于半導(dǎo)體器件向微型化發(fā)展，溝道區(qū)變得較小，但是所施加的電源電壓卻保持恒定而沒有變化，因此當對半導(dǎo)體襯底的溝道施加大電場時，通常會產(chǎn)生熱載流子現(xiàn)象。具體而言，當源極區(qū)和漏極區(qū)之間的載流子的輸送通道的溝道長度變短時，這種現(xiàn)象將會變得嚴重。
為了克服熱載流子效應(yīng)，大部分的晶體管制造方法采用LDD(輕摻雜漏極)結(jié)構(gòu)。源極/漏極區(qū)的離子注入濃度在柵電極的邊緣部分變低，其中該源極/漏極區(qū)形成于襯底內(nèi)并且在其間具有柵電極。相反地，該源極/漏極區(qū)的離子濃度在其中心部分變高，從而形成緩變結(jié)以降低電場突變。
然而，根據(jù)半導(dǎo)體器件的高集成度的趨勢，溝道長度逐漸變短且具有上述LDD結(jié)構(gòu)的晶體管也會產(chǎn)生短溝道現(xiàn)象。于是，LDD區(qū)的摻雜劑擴散到溝道，且對溝道邊緣和漏極之間的間隔施加大電場，這樣將會產(chǎn)生熱載流子現(xiàn)象從而使晶體管性能惡化。
此外，源極和漏極處的雜質(zhì)在晶體管工作期間擴散到側(cè)部，從而容易引起擊穿效應(yīng)。為此，應(yīng)當增加離子注入處理以防止這種感應(yīng)，從而使得制造過程變得復(fù)雜。此外，當溝道長度和濃度控制不精確(obscure)時，將難以控制閾值電壓。
為了解決上述問題，韓國公開專利文獻No.2001-64434中披露了一種溝槽型柵電極結(jié)構(gòu)的晶體管，其中襯底上的間隔件之間的晶體管柵電極的底面埋置到襯底內(nèi)，且具有凹型的柵極氧化層設(shè)置于柵電極的側(cè)部和底部。然而，由于柵極被部分地埋置且該柵極具有相對于硅襯底突出較高的結(jié)構(gòu)，因此當該器件變小時將會出現(xiàn)一些問題。

發(fā)明內(nèi)容因此，考慮到傳統(tǒng)技術(shù)，本發(fā)明的目的是提供一種高度集成半導(dǎo)體器件的晶體管的制造方法，其中通過形成溝槽型柵極可以降低柵極電阻，且可以有效地控制短溝道效應(yīng)。
本發(fā)明的另一個目的是提供一種高度集成半導(dǎo)體器件的晶體管的制造方法，其中可以控制閾值電壓。
為了實現(xiàn)本發(fā)明的目的，提供了一種半導(dǎo)體器件的晶體管制造方法，包括如下步驟在半導(dǎo)體襯底上沉積第一絕緣層；通過蝕刻該第一絕緣層和該半導(dǎo)體襯底形成溝槽；在該半導(dǎo)體襯底上進行第一離子注入；在其上形成溝槽的該半導(dǎo)體襯底上沉積第二絕緣層和第一導(dǎo)電部且隨后對其進行平坦化以形成溝槽柵極；在該溝槽柵極和該半導(dǎo)體襯底上沉積第二導(dǎo)電部且隨后在該第二導(dǎo)電部上形成寬度大于該溝槽柵極的掩模圖案；通過使用該掩模圖案對該第二導(dǎo)電部、該第一絕緣層以及該半導(dǎo)體襯底的上部進行圖案化；除去該掩模圖案；通過使用該第二導(dǎo)電部作為掩模進行第二離子注入以形成源極/漏極區(qū)；以及對該半導(dǎo)體襯底進行熱處理，從而通過蝕刻在該第二導(dǎo)電部上以及該半導(dǎo)體襯底的露出表面部分上形成硅化物層。
該第一絕緣層優(yōu)選地為氧化層或氮化層。
優(yōu)選地，該溝槽的深度范圍為約100至1000。
優(yōu)選地，該蝕刻為干蝕刻。
進行該第一離子注入以控制將要形成于該半導(dǎo)體襯底上的該晶體管的閾值電壓。
優(yōu)選地，該平坦化處理為CMP(化學(xué)機械拋光)處理。
該第一絕緣層在進行該CMP處理期間用作蝕刻停止層。
優(yōu)選地，使用多晶硅形成該第一導(dǎo)電部和該第二導(dǎo)電部。
通過使用鉿基氧化物、氮化物基氧化物和鉭基氧化物的其中之一形成該第二絕緣層。
優(yōu)選地，該第二導(dǎo)電部的厚度范圍為約100至1000。
優(yōu)選地，用于形成該源極/漏極區(qū)的該離子注入所施加的能量范圍為約10至80KeV。
圖1至圖6為示出了根據(jù)本發(fā)明優(yōu)選實施例的半導(dǎo)體器件的晶體管的制造方法的過程圖。
具體實施方式以下將參照附圖詳細地描述本發(fā)明的優(yōu)選實施例，以使得本領(lǐng)域的技術(shù)人員可以有利地實施該過程。
圖中，放大各層和各區(qū)域的厚度以準確地將其示出。在整個說明書中，相同的部分用相同的附圖標記表示。當層、膜、區(qū)域、板等的一部分描述成在另一個部分“之上”時，其包括該部分直接位于另一個部分上的情形，還包括另外的一個部分插置在該部分和該另一個部分之間的情形。相反地，當該部分描述成“直接在”另一個部分上時，則其間未插置任何部分。
圖1至圖6為示出了根據(jù)本發(fā)明優(yōu)選實施例的半導(dǎo)體器件的晶體管的制造方法的截面圖。
參照圖1，在半導(dǎo)體襯底10上沉積第一絕緣層30，涂敷第一光致抗蝕劑并且進行曝光處理和顯影處理以圖案化，從而形成第一光致抗蝕劑圖案100，以便露出用于形成柵極的溝槽區(qū)。優(yōu)選地，通過使用氧化層或氮化層形成第一絕緣層30。
參照圖2，通過使用第一光致抗蝕劑圖案100作為掩模來蝕刻第一絕緣層30和半導(dǎo)體襯底10，以形成用于形成柵極的溝槽50，且隨后除去第一光致抗蝕劑圖案100。優(yōu)選地，溝槽的深度形成為約100至1000。優(yōu)選地，該蝕刻處理采用干蝕刻。之后，對半導(dǎo)體襯底10進行離子注入以控制晶體管的閾值電壓。第一絕緣層用作緩沖層以在離子注入期間保護該襯底。
參照圖3，沉積第二絕緣層70和第一導(dǎo)電部90，并隨后對其進行平坦化。也就是說，在襯底上將要形成溝槽的位置處形成作為該第二絕緣層的氧化層并且形成用于柵極的導(dǎo)電部。接著，使用CMP(化學(xué)機械拋光)處理平坦化該第一導(dǎo)電部90和該第二絕緣層70。使用該第一絕緣層作為蝕刻停止層來進行該CMP處理，當露出該第一絕緣層時中止該CMP處理。優(yōu)選地，通過使用多晶硅來形成第一導(dǎo)電部。可以使用鉿基氧化物、氮化物基氧化物和鉭基氧化物中的其中之一來形成第二絕緣層。這里，附圖標記A表示，在注入離子以控制閾值電壓之后所獲得的注入到半導(dǎo)體襯底上的雜質(zhì)離子的分布圖。
參照圖4，在完成平坦化處理之后，在半導(dǎo)體襯底上依次形成第二導(dǎo)電部110和第二光致抗蝕劑層，并且通過光刻對該第二光致抗蝕劑層進行圖案化以獲得第二光致抗蝕劑圖案200。優(yōu)選地，使用多晶硅形成該第二導(dǎo)電部。優(yōu)選地，該第二導(dǎo)電部的厚度范圍為約100至1000?？紤]隨后進行的用于形成LDD區(qū)和源極/漏極區(qū)的離子注入，來確定該第二導(dǎo)電部的厚度。
參照圖5，通過使用圖案化的第二光致抗蝕劑圖案200作為掩模干蝕刻該第二導(dǎo)電部110、第一絕緣層30和半導(dǎo)體襯底10。隨后，除去該第二光致抗蝕劑200，并且進行離子注入處理以形成LDD區(qū)和源極/漏極區(qū)。更詳細地，通過使用第二導(dǎo)電部上的第二光致抗蝕劑圖案200作為掩模干蝕刻該第二導(dǎo)電部110、第一絕緣層30和半導(dǎo)體襯底10，隨后除去第二光致抗蝕劑圖案200。之后，通過進行離子注入處理形成LDD區(qū)和源極/漏極區(qū)。通過進行一次掩模處理，可同時形成該LDD區(qū)和該源極/漏極區(qū)。用于形成該源極/漏極區(qū)的離子注入的優(yōu)選能量范圍為約10至80KeV。為了在離子注入期間保護襯底，在襯底上形成氧化層。該氧化層作為緩沖層以在離子注入期間保護襯底，且在完成該離子注入處理之后除去該氧化層。被蝕刻的第一絕緣層起著類似間隔件的功能。
參照圖6，進行硅化處理，從而在預(yù)定的溫度下對LDD區(qū)和源極/漏極區(qū)的表面以及柵電極的上表面部分進行熱處理，以形成硅化物層130和柵極硅化物層150。通過形成硅化物層，穩(wěn)定了該LDD區(qū)和該源極/漏極區(qū)，同時放大了該LDD區(qū)和該源極/漏極區(qū)以控制溝道長度。
使用前述溝槽形成的晶體管器件與其柵極形成于襯底上的晶體管相比，前者的有效溝道長度更長，因此可以減少短溝道效應(yīng)。因此可以有效地控制短溝道效應(yīng)從而形成高度集成半導(dǎo)體器件的晶體管。此外，由于可以形成寬的硅化物部分，因此可以降低晶體管的電阻，并且由于可通過進行一次掩模處理而同時形成該LDD區(qū)和該源極/漏極區(qū)，因此可以簡化制造過程。
根據(jù)上述本發(fā)明，通過形成溝槽型柵極可以降低柵極電阻，其中在該溝槽型柵極中，柵極形成為在該襯底內(nèi)的埋置形，并且與其柵極形成于襯底上的晶體管相比，由于本發(fā)明晶體管的有效溝道長度加長，因此可以減少短溝道效應(yīng)。
根據(jù)本發(fā)明，該短溝道效應(yīng)可得到有效地控制，且可以制造高度集成半導(dǎo)體器件的晶體管。
此外，根據(jù)本發(fā)明，可以形成寬的硅化物部分，因此可以降低晶體管的電阻。另外，由于通過進行一次掩模處理可同時形成LDD區(qū)和源極/漏極區(qū)，因此可以簡化制造過程。
盡管出于闡述目的已經(jīng)描述了本發(fā)明的優(yōu)選實施例，但是，在不背離所附權(quán)利要求
書所揭示的本發(fā)明的精神和范圍的情況下，本領(lǐng)域技術(shù)人員可以進行各種修改、添加和替換。
權(quán)利要求
1.一種半導(dǎo)體器件的晶體管的制造方法，包括以下步驟在半導(dǎo)體襯底上沉積第一絕緣層；通過蝕刻該第一絕緣層和該半導(dǎo)體襯底形成溝槽；在該半導(dǎo)體襯底上進行第一離子注入；在形成溝槽的該半導(dǎo)體襯底上沉積第二絕緣層和第一導(dǎo)電部且隨后對其進行平坦化以形成溝槽柵極；在該溝槽柵極和該半導(dǎo)體襯底上沉積第二導(dǎo)電部，隨后在該第二導(dǎo)電部上形成寬度大于該溝槽柵極的掩模圖案；通過使用該掩模圖案對該第二導(dǎo)電部、該第一絕緣層以及該半導(dǎo)體襯底的上部進行圖案化；除去該掩模圖案；通過使用該第二導(dǎo)電部作為掩模進行第二離子注入以形成源極/漏極區(qū)；以及對該半導(dǎo)體襯底進行熱處理，從而通過蝕刻在該第二導(dǎo)電部上以及該半導(dǎo)體襯底的露出表面部分上形成硅化物層。
2.根據(jù)權(quán)利要求
1所述的半導(dǎo)體器件的晶體管的制造方法，其中該第一絕緣層為氧化層或氮化層。
3.根據(jù)權(quán)利要求
1所述的半導(dǎo)體器件的晶體管的制造方法，其中該溝槽的深度范圍為約100至1000。
4.根據(jù)權(quán)利要求
1所述的半導(dǎo)體器件的晶體管的制造方法，其中該蝕刻為干蝕刻。
5.根據(jù)權(quán)利要求
1所述的半導(dǎo)體器件的晶體管的制造方法，其中進行該第一離子注入以控制將要形成于該半導(dǎo)體襯底上的晶體管的閾值電壓。
6.根據(jù)權(quán)利要求
1所述的半導(dǎo)體器件的晶體管的制造方法，其中該平坦化處理為化學(xué)機械拋光處理。
7.根據(jù)權(quán)利要求
6所述的半導(dǎo)體器件的晶體管的制造方法，其中該第一絕緣層在進行該化學(xué)機械拋光處理期間作為停止層。
8.根據(jù)權(quán)利要求
1所述的半導(dǎo)體器件的晶體管的制造方法，其中通過使用多晶硅形成該第一導(dǎo)電部和該第二導(dǎo)電部。
9.根據(jù)權(quán)利要求
1所述的半導(dǎo)體器件的晶體管的制造方法，其中通過使用鉿基氧化物、氮化物基氧化物和鉭基氧化物的其中之一形成該第二絕緣層。
10.根據(jù)權(quán)利要求
1所述的半導(dǎo)體器件的晶體管的制造方法，其中該第二導(dǎo)電部的厚度范圍為約100至1000。
11.根據(jù)權(quán)利要求
1所述的半導(dǎo)體器件的晶體管的制造方法，其中用于形成該源極/漏極區(qū)的該第二離子注入的能量范圍為約10至80KeV。
專利摘要
本發(fā)明公開了一種半導(dǎo)體器件的晶體管的制造方法。該方法包括在半導(dǎo)體襯底上沉積第一絕緣層；通過蝕刻該第一絕緣層和半導(dǎo)體襯底形成溝槽；在半導(dǎo)體襯底上進行第一離子注入；在其上形成溝槽的半導(dǎo)體襯底上沉積第二絕緣層和第一導(dǎo)電部，且隨后對其進行平坦化以形成溝槽柵極；在溝槽柵極和半導(dǎo)體襯底上沉積第二導(dǎo)電部，且隨后在第二導(dǎo)電部上形成寬度大于溝槽柵極的掩模圖案；通過使用該掩模圖案對該第二導(dǎo)電部、第一絕緣層及半導(dǎo)體襯底的上部進行圖案化；除去該掩模圖案；通過使用第二導(dǎo)電部作為掩模進行第二離子注入來形成源極/漏極區(qū)；以及對半導(dǎo)體襯底進行熱處理，從而通過蝕刻在第二導(dǎo)電部上及半導(dǎo)體襯底的露出表面部分上形成硅化物層。
文檔編號H01L21/336GK1992182SQ200610170107
公開日2007年7月4日 申請日期2006年12月22日
發(fā)明者樸正浩 申請人:東部電子股份有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan