專利名稱:用于注入鍵合襯底以便導(dǎo)電的方法和結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及襯底的制造。更具體而言，本發(fā)明提供一種技術(shù)，它包括利用例如用于半導(dǎo)體集成電路制造的注入技術(shù)在鍵合襯底之間形成導(dǎo)電區(qū)的方法和裝置。但將認(rèn)識(shí)到本發(fā)明具有更寬的應(yīng)用范圍；它可應(yīng)用到用于多層集成電路器件以及集成半導(dǎo)體器件、光子器件、壓電器件、微機(jī)電系統(tǒng)(“MEMS”)、傳感器、執(zhí)行器、太陽能電池、平板顯示器(例如，LCD、AMLCD)、生物和生物醫(yī)學(xué)器件等的三維封裝的其它襯底。
集成電路制成在半導(dǎo)體材料的芯片上。這些集成電路通常包含幾千甚至幾百萬個(gè)晶體管和其它器件。具體而言，期望在給定的半導(dǎo)體區(qū)域內(nèi)放盡可能多的晶體管，因?yàn)楦嗟木w管一般提供更多的功能，并且較小的芯片意味著每個(gè)晶片上更多的芯片以及更低的成本。
一些集成電路可制成在通常稱為“體”硅晶片的單晶(即，單晶體)硅上。這種“體”硅晶片上的器件一般互相隔離。已經(jīng)提出或使用了多種技術(shù)來使體硅晶片上的這些器件互相隔離，如硅的局部氧化(“LOCOS”)工藝、溝槽隔離等。然而，這些技術(shù)不是沒有限制的。例如，傳統(tǒng)的隔離技術(shù)需要使用芯片上相當(dāng)大量的有用晶片表面積，并且由于隔離工藝的生成物而常常會(huì)產(chǎn)生不平的表面。這些考慮的任一或兩者一般限制了在給定芯片上可實(shí)現(xiàn)的集成度。另外，溝槽隔離通常需要利用反應(yīng)離子蝕刻工藝，它非常耗時(shí)并難以精確地實(shí)現(xiàn)。大于200毫米的體硅晶片不是沒有缺陷的并會(huì)降低總的器件成品率等。
一種實(shí)現(xiàn)超大規(guī)模集成(“VLSI”)或甚大規(guī)模集成(“ULSI”)的方法是利用外延硅晶片，它通常稱為“外延晶片”。外延晶片通常具有一層限定覆蓋在體襯底的表面的高質(zhì)量單晶硅材料。高質(zhì)量硅層提供用于制造器件的良好位置，通常具有比常規(guī)的體硅晶片材料高的成品率。高質(zhì)量硅材料通常可利用加利福尼亞州圣克拉拉市的Applied Material公司或亞利桑那州菲尼克斯市的ASM制造的外延硅工藝反應(yīng)器來沉積。
外延晶片還具有優(yōu)于體硅技術(shù)的其它優(yōu)點(diǎn)。例如，外延晶片具有幾乎完美的晶體特性，它可提高器件的速度、功能和可靠性。另外，外延晶片通?？商峁┍葌鹘y(tǒng)的體晶片高的器件成品率。然而，關(guān)于在塊硅晶片上制造器件的很多已解決的問題對(duì)于在外延硅晶片上制造器件而言還尚待解決。外延硅晶片可利用外延反應(yīng)器來形成，外延反應(yīng)器通常購買昂貴且難以維修。形成外延硅的工藝也很慢且耗時(shí)。因此，所得的外延硅晶片通常昂貴且不能用于制造諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(即，DRAM)之類的很多商業(yè)或通用的器件。
另一種實(shí)現(xiàn)大規(guī)模集成的方法通常利用鍵合由硅支承材料形成的襯底。這種鍵合晶片通常利用層轉(zhuǎn)移技術(shù)來形成，如共同轉(zhuǎn)讓給加利福尼亞州圣何塞市的Silicon Genesis公司的美國專利第6,013,563號(hào)(“Henley等人”)中描述的，其內(nèi)容通過引用結(jié)合于此。Henley等人敘述了用于制造多層襯底的可控分離工藝。這種鍵合襯底包括通常稱為SOI的絕緣體上的硅以及其它。雖然在制造襯底上已有很多改進(jìn)，但還有應(yīng)克服的某些限制。在說明書全文中描述了這些限制且下文中更為具體。
如上所述，可看出用于制造多層晶片的改進(jìn)的技術(shù)是非常令人期望的。

發(fā)明內(nèi)容根據(jù)本發(fā)明，提供了用于襯底的制造技術(shù)。更具體而言，本發(fā)明提供一種技術(shù)，它包括利用例如用于半導(dǎo)體集成電路制造的注入技術(shù)在鍵合的襯底之間形成導(dǎo)電區(qū)的方法和裝置。但將認(rèn)識(shí)到本發(fā)明具有更寬的應(yīng)用范圍，它還可應(yīng)用到用于多層集成電路器件以及集成半導(dǎo)體器件、光子器件、壓電器件、微機(jī)電系統(tǒng)(“MEMS”)、傳感器、執(zhí)行器、太陽能電池、平板顯示器(例如，LCD、AMLCD)、生物和生物醫(yī)學(xué)器件等的三維封裝的其它襯底。
在具體的實(shí)施例中，本發(fā)明提供了用于形成多層襯底(例如，硅-硅)的工藝。該工藝包括提供第一襯底，它具有一層將去除的材料。在具體的實(shí)施例中，材料的厚度可以是約8000?；蚋?。該層將去除的材料包括第一表面區(qū)。工藝包括將第一襯底的第一表面區(qū)與第二襯底的第二表面區(qū)接合，以便在第一襯底的第一表面區(qū)和第二襯底的第二表面區(qū)之間形成界面區(qū)。較佳的是，根據(jù)具體的實(shí)施例，可利用帶有絕緣層等的鍵合工藝來形成接合?；蛘?，根據(jù)具體的實(shí)施例界面區(qū)可沒有絕緣材料但具有電阻特性。該工藝包括從第一襯底去除一層材料同時(shí)保留第一襯底的第一表面區(qū)和第二襯底的第二表面區(qū)的粘接。較佳的是，該層材料可利用層轉(zhuǎn)移工藝或類似的工藝來去除。在較佳的實(shí)施例中，根據(jù)具體的實(shí)施例，粒子是導(dǎo)電的或者還可具有其它特性，以便于第一表面區(qū)和第二表面區(qū)之間的電接觸或耦合。
在具體的實(shí)施例中，該方法形成覆蓋一層材料的表面區(qū)的掩模層，以便于形成該層材料的一部分暴露區(qū)。該方法將粒子注入到暴露區(qū)中并穿過一部分界面區(qū)以在這一部分界面區(qū)附近形成粒子區(qū)域使該部分的一層材料耦合到第二襯底。在具體的實(shí)施例中，該方法導(dǎo)致至少包括暴露區(qū)和該層材料部分的注入?yún)^(qū)的形成。該方法還至少使注入?yún)^(qū)進(jìn)行至少熱處理工藝以使注入?yún)^(qū)結(jié)晶化。
在另一個(gè)具體的實(shí)施例中，本發(fā)明提供了部分完成的多層襯底，例如硅-硅。該襯底具有由第一襯底所構(gòu)成的的一層材料。該層材料包括第一表面區(qū)。該襯底還具有第二襯底，它具有第二表面區(qū)。較佳的是，一層材料的第一表面區(qū)接合到第二襯底的第二表面區(qū)。襯底具有形成于一層材料的第一表面區(qū)和第二襯底的第二表面區(qū)之間的界面區(qū)。將多個(gè)粒子注入到該層材料部分和界面區(qū)部分內(nèi)，以將該層材料部分電耦合到第二襯底部分。
通過本發(fā)明可實(shí)現(xiàn)優(yōu)于常規(guī)技術(shù)的很多優(yōu)點(diǎn)。例如，本技術(shù)提供了依靠傳統(tǒng)技術(shù)的易于使用的工藝。在一些實(shí)施例中，該方法提供較高的器件成品率。另外，該方法提供了可在不對(duì)傳統(tǒng)的設(shè)備和工藝進(jìn)行實(shí)質(zhì)修改的情況下與傳統(tǒng)的工藝技術(shù)相兼容的工藝。較佳的是，本發(fā)明提供了用于先進(jìn)的集成電路器件的改進(jìn)的工藝集成。另外，該工藝提供包括在第一和第二襯底之間的電耦合的多層襯底結(jié)構(gòu)。在具體的實(shí)施例中，本發(fā)明的方法和結(jié)構(gòu)還可減少兩襯底構(gòu)件之間的界面區(qū)處的鍵合空洞。鍵合空洞的減少可通過將一個(gè)或多個(gè)注入粒子粘接到H/H2原子上來實(shí)現(xiàn)，這通過作為例子的現(xiàn)有氫處理工藝得到，H/H2原子可能出現(xiàn)在界面區(qū)并可促使界面區(qū)中這種空洞的形成。取決于實(shí)施例，可實(shí)現(xiàn)這些優(yōu)點(diǎn)中的一個(gè)或多個(gè)。在本說明書全文中將詳細(xì)描述這些和其它優(yōu)點(diǎn)且下文更加具體。
參考詳細(xì)的描述和附圖將更全面的理解本發(fā)明的各種另外的目的、特征和優(yōu)點(diǎn)。
圖1是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例用于形成多層襯底結(jié)構(gòu)的方法的示意圖；圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例適用于多層襯底的電阻與注入深度的關(guān)系的簡化曲線；圖3是根據(jù)本發(fā)明的另一個(gè)實(shí)施例的多層襯底結(jié)構(gòu)的簡圖；圖4到6是示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例用于形成多層襯底的另一種方法的示意圖。
圖7到8是示出根據(jù)本發(fā)明的實(shí)施例用于形成多層襯底結(jié)構(gòu)的另一種方法的示意圖。
具體實(shí)施方式根據(jù)本發(fā)明，提供了用于襯底制造的技術(shù)。更具體地說，本發(fā)明提供一種技術(shù)，它包括利用例如用于半導(dǎo)體集成電路制造的注入技術(shù)在鍵合襯底之間形成導(dǎo)電區(qū)的方法和裝置。但將認(rèn)識(shí)到本發(fā)明具有更寬的應(yīng)用范圍；它還可應(yīng)用到用于多層集成電路器件以及集成半導(dǎo)體器件、光子器件、壓電器件、微機(jī)電系統(tǒng)(“MEMS”)、傳感器、執(zhí)行器、太陽能電池、平板顯示器(例如，LCD、AMLCD)、生物和生物醫(yī)學(xué)器件等的三維封裝的其它襯底。
根據(jù)本發(fā)明的實(shí)施例用于制造鍵合襯底的方法可概括如下1.制備第一襯底，它具有一層將去除的材料；2.將第一襯底的第一表面區(qū)接合到第二襯底的第二表面區(qū)；3.在第一襯底的第一表面區(qū)和第二襯底的第二表面區(qū)之間形成界面區(qū)；4.從第一襯底去除一層材料同時(shí)保留第一襯底的第一表面區(qū)和第二襯底的第二表面區(qū)的粘接；5.經(jīng)由界面區(qū)注入粒子以界面區(qū)附近形成粒子區(qū)以將該層材料電耦合到第二襯底；6.處理所鍵合的襯底結(jié)構(gòu)；7.在一層材料上形成集成電路器件結(jié)構(gòu)；以及8.根據(jù)需要，進(jìn)行其它步驟。
以上順序的步驟提供了用于制造根據(jù)本發(fā)明的實(shí)施例的襯底的方法。如上所示，該方法采用了包括利用注入技術(shù)在鍵合襯底區(qū)之間形成導(dǎo)電層的方法的步驟組合。當(dāng)然，也可提供其它選擇，其中可增加步驟，去除了一步或多步步驟，或者在不背離本文所附的權(quán)利要求
書所述范圍的情況下以不同的順序設(shè)置一步或多步步驟。本方法的其它細(xì)節(jié)可在說明書全文中發(fā)現(xiàn)且下面更具體。
圖1是圖示說明根據(jù)本發(fā)明的實(shí)施例用于形成多層襯底的方法的示意圖100。該圖僅僅只是一個(gè)例子，它不應(yīng)過度地限制本文所附的權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可認(rèn)識(shí)到很多變體、修改和選擇。在具體的實(shí)施例中，本發(fā)明提供用于形成襯底結(jié)構(gòu)上的例如，硅-硅、鍺-硅、III/V族材料等多層襯底的工藝。該工藝包括提供第一襯底，它具有一層將去除的材料105。將去除的該層材料包括第一表面區(qū)。在具體的實(shí)施例中，該層材料可以是硅、鍺、III/V族材料以及其它。取決于實(shí)施例，硅襯底結(jié)構(gòu)具有{100}面、{110}面或{111}面的主晶面。
該工藝包括將第一襯底的第一表面區(qū)接合到第二襯底101的第二表面區(qū)。取決于實(shí)施例，第二襯底可由諸如第一襯底的材料以及其它材料等多種材料形成。在具體的實(shí)施例中，第二襯底是具有{100}面、{110}面或{111}面的主晶面的硅材料。較佳的是，接合是利用鍵合工藝來實(shí)現(xiàn)的，鍵合工藝可包括清洗工藝和/或等離子活化工藝以促進(jìn)低溫鍵合。清洗工藝包括等離子活化清洗和/或其它處理技術(shù)。這種技術(shù)的一個(gè)例子可在美國專利第6,645,828號(hào)中發(fā)現(xiàn)，該專利共同轉(zhuǎn)讓給SiliconGenesis公司，因此通過引用結(jié)合于此。在一個(gè)較佳的實(shí)施例中，接合工藝在第一襯底的第一表面區(qū)和第二襯底的第二表面區(qū)之間形成界面區(qū)107。在具體的實(shí)施例中，根據(jù)具體的實(shí)施例，界面區(qū)可包括諸如氧化物或氧化硅之類的絕緣材料。取決于實(shí)施例，也可使用諸如膠合層、金屬層等其它類型的界面。根據(jù)具體的實(shí)施例，利用氧化物絕緣層和硅襯底，可形成絕緣層上的硅結(jié)構(gòu)。該工藝包括由第一襯底所構(gòu)成的將去除的一層材料同時(shí)保留第一襯底的第一表面區(qū)到第二襯底的第二表面區(qū)的粘接。在較佳的實(shí)施例中，用于形成鍵合襯底結(jié)構(gòu)的方法是稱為“層轉(zhuǎn)移”工藝，如以上Henley等人所述的、法國SA的Soitec所提出的通常稱為Smart-CutTM、這些的任意組合等。當(dāng)然，本領(lǐng)域的技術(shù)人員可認(rèn)識(shí)到其它變體、修改和選擇。
在具體的實(shí)施例中，該工藝穿過界面區(qū)注入粒子103以在界面區(qū)附近形成粒子區(qū)。在較佳的實(shí)施例中，注入可穿過該層材料、穿過界面區(qū)并穿過第二襯底部分來實(shí)現(xiàn)。在具體的實(shí)施例中，粒子可以是導(dǎo)電的和/或呈現(xiàn)其它特性以促進(jìn)該層材料與第二襯底之間的電耦合。較佳的是，根據(jù)具體的實(shí)施例，粒子可包括選自硼、砷、磷和硅的雜質(zhì)粒子。在具體的例子中，取決于實(shí)施例，粒子也可以是硅(例如，硅離子)、鍺(例如，鍺離子)、其它半導(dǎo)體和/或金屬。在具體的實(shí)施例中，粒子可包括約1018粒子/cm3的濃度，和根據(jù)應(yīng)用或多或少。根據(jù)以下附圖可發(fā)現(xiàn)電耦合的某些細(xì)節(jié)。
圖2是適用根據(jù)本發(fā)明的實(shí)施例的多層襯底的電阻與注入深度的關(guān)系的簡化曲線200。該圖僅僅是一個(gè)例子，它不應(yīng)過度地限制本文所附的權(quán)利要求
的范圍。本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到很多變體、修改和選擇。如圖所示，垂直軸201表示電阻率201，它相對(duì)水平軸205上的注入深度來繪制。參考圖1，根據(jù)具體的實(shí)施例，深度在z-方向上從鍵合襯底結(jié)構(gòu)的表面區(qū)向鍵合襯底的中心區(qū)來測量，該方向與表面區(qū)是垂直的。如圖所示，根據(jù)具體的實(shí)施例，電阻率包括對(duì)于注入前的情況的峰209和對(duì)于注入后的情況的下降峰211。根據(jù)具體的實(shí)施例，穿過界面區(qū)的下降峰或基本連續(xù)的電導(dǎo)率，促進(jìn)第一襯底的一層材料和一部分第二襯底之間的電耦合和/或電導(dǎo)率。本發(fā)明的其它實(shí)施例中可在說明書全文中發(fā)現(xiàn)且下文更具體。
在具體的實(shí)施例中，該工藝進(jìn)行鍵合襯底結(jié)構(gòu)的處理。根據(jù)具體的實(shí)施例，處理可包括熱退火以去除在注入界面區(qū)中的任何缺陷。熱處理可通過爐子、快速熱退火或它們的任意組合來提供。根據(jù)較佳的實(shí)施例，該工藝可在一層材料上形成了集成電路元件和器件。當(dāng)然，本領(lǐng)域的普通技術(shù)人員可認(rèn)識(shí)到很多變體、修改和選擇。
在另一個(gè)具體的實(shí)施例中，本發(fā)明提供用于形成例如硅-硅的多層襯底的工藝，概括如下1.提供第一襯底，它具有一層將去除的材料；2.將第一襯底的第一表面區(qū)接合到第二襯底的第二表面區(qū)；3.在第一襯底的第一表面區(qū)和第二襯底的第二表面區(qū)之間形成界面區(qū)；4.從第一襯底去除該層材料同時(shí)保留第一襯底的第一表面區(qū)到第二襯底的第二表面區(qū)的粘接；5.以空腔的方式穿過第一襯底的第一表面區(qū)和第二襯底的第二表面區(qū)之間的界面區(qū)形成多個(gè)開口；6.用導(dǎo)電材料填充開口中的一個(gè)或多個(gè)以將該層材料電耦合到第二襯底；以及7.任選地，向界面區(qū)注入粒子以便于該層材料和第二襯底之間的電耦合；8.處理鍵合襯底結(jié)構(gòu)。
9.在該層材料上形成集成電路器件；以及，10.根據(jù)需要，進(jìn)行其它步驟。
以上順序的步驟提供了根據(jù)本發(fā)明的實(shí)施例用于制造襯底的方法。如圖所示，該方法采用包括利用導(dǎo)電塞區(qū)和任選的注入技術(shù)在鍵合襯底區(qū)之間形成導(dǎo)電層的方法的步驟組合。當(dāng)然，也可提供其它選擇，其中可增加步驟，去除一步或多步步驟，或者在不背離本文所附的權(quán)利要求
書的范圍的情況下以不同的順序設(shè)置一步或多步步驟。本方法的其它細(xì)節(jié)可在說明書全文中發(fā)現(xiàn)且下文更具體。
圖3是根據(jù)本發(fā)明另一個(gè)實(shí)施例的多層結(jié)構(gòu)300的示意圖。該圖僅僅是一個(gè)例子，它不應(yīng)過度地限制本文所附的權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可認(rèn)識(shí)到很多變體、修改和選擇。在另一個(gè)具體的實(shí)施例中，本發(fā)明提供了用于形成襯底結(jié)構(gòu)上的諸如硅-硅、鍺-硅、III/V族材料等多層襯底的工藝。該工藝包括提供第一襯底，它具有一層將去除的材料。該層將去除的材料包括第一表面區(qū)。在具體的實(shí)施例中，該層材料可以是硅、鍺、III/V族材料以及其它。取決于實(shí)施例，硅襯底結(jié)構(gòu)具有{100}面、{110}面或{111}面的主晶面。
根據(jù)具體的實(shí)施例，該工藝包括將第一襯底的第一表面區(qū)接合到第二襯底的第二表面區(qū)。取決于實(shí)施例，第二襯底可由諸如第一襯底的材料以及其它材料等各種材料形成。在具體的實(shí)施例中，第二襯底是具有{100}面、{110}面或{111}面的主晶面的硅材料。較佳的是，接合利用鍵合工藝來形成，鍵合工藝可包括清洗工藝和/或等離子活化工藝以促進(jìn)在低溫鍵合。清洗工藝包括等離子活化清洗和/或其它處理技術(shù)。這種技術(shù)的一個(gè)例子可在美國專利第6,645,828號(hào)中發(fā)現(xiàn)，該專利共同轉(zhuǎn)讓給Silicon Genesis公司，因此通過引用結(jié)合于此。在一個(gè)較佳的實(shí)施例中，接合工藝在第一襯底的第一表面區(qū)和第二襯底的第二表面區(qū)之間形成界面區(qū)。該工藝包括從第一襯底去除一層材料同時(shí)保留第一襯底的第一表面區(qū)到第二襯底第二襯底的第二表面區(qū)的粘接。在較佳的實(shí)施例中，用于形成鍵合襯底結(jié)構(gòu)的方法是稱為“層轉(zhuǎn)移”工藝，如以上Henley等人所述的、法國SA的Soitec通常稱為Smart-CutTM等。當(dāng)然，本領(lǐng)域的技術(shù)人員可認(rèn)識(shí)到其它變體、修改和選擇。
在較佳的實(shí)施例中，該工藝以空腔的方式穿過第一襯底的第一表面區(qū)和第二襯底的第二表面區(qū)之間的界面區(qū)形成多個(gè)開口307。該工藝還用導(dǎo)電材料305填充開口中的一個(gè)或多個(gè)以將該層材料電耦合到第二襯底。導(dǎo)電材料可包括金屬、摻雜半導(dǎo)體材料、這些的任意組合以及其它，包括多層材料等。導(dǎo)電結(jié)構(gòu)可類似于傳統(tǒng)器件中用作互連等的通孔結(jié)構(gòu)。如圖所示，導(dǎo)電材料將該層材料與第二襯底互連。同樣如圖所示，導(dǎo)電材料可在阱結(jié)構(gòu)中形成。導(dǎo)電材料填充整個(gè)開口以將兩襯底結(jié)構(gòu)電和物理連接起來。當(dāng)然，本領(lǐng)域的技術(shù)人員可認(rèn)識(shí)到很多變體、修改和選擇。
在具體的實(shí)施例中，該工藝進(jìn)行鍵合襯底結(jié)構(gòu)的處理。根據(jù)具體的實(shí)施例，處理可包括熱退火以去除注入界面區(qū)中的任何缺陷。熱處理可通過爐子、快速熱退火或它們的任意組合來提供。根據(jù)較佳的實(shí)施例，該工藝在該層材料上形成了集成電路元件和器件。當(dāng)然，本領(lǐng)域的普通技術(shù)人員可認(rèn)識(shí)到很多變體、修改和選擇。
在另一個(gè)具體的實(shí)施例中，本發(fā)明提供用于形成例如硅-硅的多層襯底的工藝，概括如下1.提供第一襯底，它具有一層將去除的材料；2.將第一襯底的第一表面區(qū)接合到第二襯底的第二表面區(qū)；3.在第一襯底的第一表面區(qū)和第二襯底的第二表面區(qū)之間形成界面區(qū)；4.從第一襯底去除該層材料同時(shí)保留第一襯底的第一表面區(qū)到第二襯底的第二表面區(qū)的粘接；5.以空腔的方式穿過第一襯底的第一表面區(qū)和第二襯底的第二表面區(qū)之間的界面區(qū)形成多個(gè)開口；6.用導(dǎo)電材料填充開口中的一個(gè)或多個(gè)以將該層材料電耦合到第二襯底；7.任選地，向界面區(qū)注入粒子以同樣促進(jìn)該層材料和第二襯底之間的電耦合；8.利用一部分界面區(qū)作為阻擋層去除一部分該層材料；9.選擇地去除一部分界面區(qū)附近內(nèi)的一部分阻擋層以暴露下面的一部分第二襯底；以及10.在暴露的一部分第二襯底上形成外延層；11.在該層材料和外延層上形成集成電路器件；以及12.根據(jù)需要，進(jìn)行其它步驟。
以上順序的步驟提供了根據(jù)本發(fā)明實(shí)施例用于制造襯底的方法。如圖所示，該方法采用包括任選的注入技術(shù)利用導(dǎo)電塞區(qū)在鍵合襯底區(qū)之間形成導(dǎo)電層和形成覆蓋在一部分第二襯底上的外延層的方法的步驟組合。當(dāng)然，也可提供其它選擇，其中可增加一些步驟，去除了一步或多步步驟，或者在不背離本文所附的權(quán)利要求
書的范圍的情況下以不同的順序來設(shè)置一步或多步步驟。本方法的其它細(xì)節(jié)可在說明書全文中發(fā)現(xiàn)且下文更具體。
圖4到6是簡圖400，它們示出了根據(jù)本發(fā)明的另一個(gè)實(shí)施例用于形成多層襯底結(jié)構(gòu)的方法。該圖僅僅是一個(gè)例子，它不應(yīng)過度地限制此處的權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可認(rèn)識(shí)到很多變體、修改和選擇。在另一個(gè)具體的實(shí)施例中，本發(fā)明提供了用于形成襯底結(jié)構(gòu)上的諸如硅-硅、鍺-硅、III/V族材料、硅或其它材料上的硅鍺、絕緣體上的碳化硅、GaN多層結(jié)構(gòu)、這些的組合以及其它等多層襯底的另一種工藝。該工藝包括提供第一襯底，它具有一層將去除的材料。該層將去除的材料包括第一表面區(qū)。在具體的實(shí)施例中，該層材料可以是硅、鍺、III/V族材料以及其它。取決于實(shí)施例，硅襯底結(jié)構(gòu)具有{100}面、{110}面或{111}面的主晶面。
根據(jù)具體的實(shí)施例，該工藝包括將第一襯底的第一表面區(qū)接合到第二襯底的第二表面區(qū)。取決于實(shí)施例，第二襯底可由諸如第一襯底的材料以及其它材料之類的各種材料形成。在具體的實(shí)施例中，第二襯底是具有{100}面、{110}面或{111}面的主晶面的硅材料。較佳的是，接合利用鍵合工藝來形成，鍵合工藝可包括清洗工藝和/或等離子活化工藝以促進(jìn)在低溫鍵合。清洗工藝包括等離子活化清洗和/或其它處理技術(shù)。這種技術(shù)的一個(gè)例子可在美國專利第6,645,828號(hào)中發(fā)現(xiàn)，該專利共同轉(zhuǎn)讓給Silicon Genesis公司，因此通過引用結(jié)合于此。在較佳的實(shí)施例中，接合工藝在第一襯底的第一表面區(qū)和第二襯底的第二表面區(qū)之間形成界面區(qū)。該工藝包括從第一襯底去除一層材料同時(shí)保留第一襯底的第一表面區(qū)到第二襯底第二襯底的第二表面區(qū)的粘接。在較佳的實(shí)施例中，用于形成鍵合襯底結(jié)構(gòu)的方法是稱為“層轉(zhuǎn)移”工藝，如以上Henley等人所述的、法國Soitec SA通常稱為Smart-CutTM等。當(dāng)然，本領(lǐng)域的技術(shù)人員可認(rèn)識(shí)到其它變體、修改和選擇。
在較佳的實(shí)施例中，該工藝以空腔的方式穿過第一襯底的第一表面區(qū)和第二襯底的第二表面區(qū)之間的界面區(qū)形成多個(gè)開口307。該工藝還用導(dǎo)電材料305填充開口中的一個(gè)或多個(gè)以將該層材料電耦合到第二襯底。導(dǎo)電材料可包括金屬、摻雜半導(dǎo)體材料、這些的任意組合以及其它，包括多層材料等。導(dǎo)電結(jié)構(gòu)可類似于在傳統(tǒng)器件中用作互連等的通孔結(jié)構(gòu)。如圖所示，導(dǎo)電材料將該層材料與第二襯底互連。同樣如圖所示，導(dǎo)電材料可在阱結(jié)構(gòu)中形成。導(dǎo)電材料填充整個(gè)開口以將兩襯底結(jié)構(gòu)電和物理連接起來。當(dāng)然，本領(lǐng)域的技術(shù)人員可認(rèn)識(shí)到很多變體、修改和選擇。
參考圖4，根據(jù)具體的實(shí)施例，該方法形成覆蓋鍵合襯底結(jié)構(gòu)中的該層材料的掩模結(jié)構(gòu)401。如所示，該層材料包括暴露區(qū)403。暴露區(qū)可以是硅支承材料，它可利用蝕刻類型選擇地蝕刻。根據(jù)具體的實(shí)施例，暴露區(qū)是一部分該層材料。根據(jù)具體的實(shí)施例，通常是絕緣材料(例如，氧化物)的界面區(qū)405可用作停止層。如圖所示，根據(jù)具體的實(shí)施例，溝槽區(qū)通過去除一部分該層材料在該層材料內(nèi)形成。
如圖5所示，該方法選擇性地去除絕緣層。絕緣層的選擇性地去除暴露了硅支承材料501，它基本沒有任何缺陷。在較佳的實(shí)施例中，選擇性的去除利用包括濕法蝕刻類型等選擇性的蝕刻劑來形成。僅作為一個(gè)例子，取決于應(yīng)用，可使用諸如氫氟酸(HF)、緩沖氫氟酸(BHF)、緩沖氧化物蝕刻(BOE)和其它等基于氟的化學(xué)物質(zhì)。由于選擇性的去除工藝第二襯底的暴露部分基本沒有任何損傷，選擇性的去除工藝通常是濕法蝕刻或諸如等離子體等選擇性的干法蝕刻。參考圖6，該方法形成覆蓋以暴露的第二襯底區(qū)的外延層601。與一層材料{110}相比外延層可以具有諸如{100}之類的硅的不同晶格取向。外延層可利用諸如在原地?fù)诫s等摻雜工藝來形成。在具體的實(shí)施例中，外延層是單晶硅結(jié)構(gòu)。如圖所示，NMOS器件可在硅、鍺或其它類型的外延層上形成，而PMOS器件可在一層材料上形成。當(dāng)然，本領(lǐng)域的技術(shù)人員可認(rèn)識(shí)到很多變體、選擇和修改。以下描述了根據(jù)本發(fā)明的實(shí)施例的方法和所得結(jié)構(gòu)的其它細(xì)節(jié)。
圖7和8是示出根據(jù)本發(fā)明實(shí)施例用于形成多層襯底結(jié)構(gòu)的另一種方法的簡圖。這些圖僅僅是例子且不應(yīng)過度地限制本文所附的權(quán)力要求的范圍。本領(lǐng)域的技術(shù)人員可認(rèn)識(shí)到很多變體、選擇和修改。如形成外延層的另一種方法(上文已經(jīng)描述)作為包括注入粒子711的工藝示出以形成注入?yún)^(qū)707。在具體的實(shí)施例中，穿過掩模層705的開口提供粒子。在具體的實(shí)施例中，粒子可包括硅、鍺、砷本文描述的任何其它種類以及其它。
在具體的實(shí)施例中，根據(jù)具體的實(shí)施例，掩模層705可以是光刻層和/或硬掩模。根據(jù)具體的實(shí)施例，硬掩模的一個(gè)例子是氮化硅層和/或氧化層。值得注意的是，取決于具體的實(shí)施例，掩模層也可是包括單層和多層結(jié)構(gòu)的光刻層。掩模層覆蓋根據(jù)具體的實(shí)施例的已分開或?qū)愚D(zhuǎn)移的一層材料703來形成。一層材料覆蓋襯底材料701，這先前已經(jīng)描述了。在具體的實(shí)施例中，該層材料可包括單晶硅和其它材料。當(dāng)然，可有其它變體、修改和選擇。
在具體的實(shí)施例中，注入?yún)^(qū)707包括一部分一層材料以及在該層材料和下面的襯底材料之間界面708的附近內(nèi)的區(qū)域。在具體的實(shí)施例中，注入?yún)^(qū)變成非晶態(tài)區(qū)和/或呈現(xiàn)其它特性。即，根據(jù)具體的實(shí)施例，注入?yún)^(qū)可具有非晶態(tài)特性，它也可包括其它特性，但主要是非晶態(tài)。如圖7所示，注入?yún)^(qū)定義了新的取向。
參考圖8，根據(jù)具體的實(shí)施例，該方法包括熱處理工藝803。熱處理工藝可通過諸如爐工藝、快速熱退火和/或其它工藝等適當(dāng)?shù)募夹g(shù)來提供。當(dāng)然，可有其它的變體修改和選擇。
在一個(gè)具體的實(shí)施例中，熱處理工藝可用于在注入?yún)^(qū)結(jié)晶和/或再生長晶體。如圖所示，根據(jù)具體的實(shí)施例，結(jié)晶材料可以是與具有{100}晶格取向的第二襯底相同類型。根據(jù)具體的實(shí)施例，對(duì)于硅材料熱退火可在從約600℃到約1250℃的溫度范圍內(nèi)發(fā)生。
退火可在相同或不同的條件下進(jìn)行單退火或多個(gè)周期退火。例如，一個(gè)退火周期可用于再結(jié)晶，而另一個(gè)退火周期用于去除缺陷。根據(jù)本發(fā)明的一個(gè)實(shí)施例，再結(jié)晶退火周期可在650-800℃下進(jìn)行，而去除缺陷的退火周期可在1000-1250℃下進(jìn)行。
根據(jù)具體的實(shí)施例，退火可在真空和/或大氣壓力下持續(xù)。退火也可在真空環(huán)境、惰性環(huán)境(例如，包括氬和/或氮)、含氫環(huán)境、合成氣體(例如，含氫/氬或其它類似的混合物)以及含諸如H和HCl之類的蝕刻氣體的環(huán)境中持續(xù)。退火可在去除光刻層或硬掩模之前或之后開始。退火也可在氧化環(huán)境中進(jìn)行以在暴露表面生長氧化物。退火可結(jié)合美國專利第6,103,599號(hào)中描述的工藝進(jìn)行，其內(nèi)容通過引用結(jié)合于此。當(dāng)表面以沉積的氧化物或其它鈍化層覆蓋時(shí)退火熱處理可進(jìn)行完畢。當(dāng)然，可有其它的變體、修改和選擇。
在具體的實(shí)施例中，該工藝進(jìn)行鍵合襯底結(jié)構(gòu)的處理。根據(jù)具體的實(shí)施例處理可包括熱退火以去除注入界面區(qū)中的任何缺陷。熱處理可通過爐子、快速熱退火或它們的任意組合來提供。根據(jù)較佳的實(shí)施例該工藝在一層材料上形成了集成電路元件和器件。當(dāng)然，本領(lǐng)域的普通技術(shù)人員可認(rèn)識(shí)到很多變體、修改和選擇。
以上順序的步驟提供了根據(jù)本發(fā)明實(shí)施例用于制造襯底的方法。如圖所示，該方法采用包括任選的注入技術(shù)利用導(dǎo)電塞區(qū)在鍵合襯底區(qū)之間形成導(dǎo)電層的和形成覆蓋在一部分第二襯底上的外延層方法的步驟的組合。當(dāng)然，也可提供其它選擇，其中增加一些步驟，去除了一步或多步步驟，或者在不背離本文所附權(quán)利要求
書的范圍的情況下以不同的順序設(shè)置一步或多步步驟。
雖然上文根據(jù)具體的實(shí)施例示出，但可有其它的變體、修改和選擇。例如，根據(jù)具體的實(shí)施例，該層材料可以是應(yīng)變材料。即，根據(jù)具體的實(shí)施例，應(yīng)變材料可以是雙軸或單軸。另外，根據(jù)具體的實(shí)施例，應(yīng)變材料是可圖形化和/或完整的。取決于實(shí)施例，應(yīng)變材料可利用MOS器件的源/漏區(qū)的蝕刻區(qū)中的硅鍺圖形化應(yīng)變工藝來形成。結(jié)合或作為選擇，應(yīng)變材料可通過在以Francois J.Henley等人的名義的“Method and System for Lattice Space Engineering”(代理案卷號(hào)018419-016410PC)并于2005年4月12日提交的PCT申請第PCT/US05/12410號(hào)以及以Francois J.Henley的名義的“A Method for Frabricating Semiconductor DeviceUsing Strained Silicon Bearing Materials”(代理案卷號(hào)018419-012110PC)并于2004年11月18日提交的PCT申請第PCT/US04/38616號(hào)中描述的應(yīng)變技術(shù)來形成，這兩篇申請各自共同轉(zhuǎn)讓，并通過引用結(jié)合于此。當(dāng)然，可有其它的變體、修改和選擇。
也應(yīng)理解本文描述的例子和實(shí)施例僅用于說明的目的，并且本領(lǐng)域的技術(shù)人員將聯(lián)想到根據(jù)它的各種修改或變化并且包含本申請的精神和范圍以及所附權(quán)利要求
的范圍內(nèi)。
權(quán)利要求
1.一種用于形成多層襯底的工藝，所述工藝包括設(shè)置第一襯底，所述第一襯底包括一層將去除的材料，所述一層將去除的材料包括第一表面區(qū)；將所述第一襯底的第一表面區(qū)接合到第二襯底的第二表面區(qū)，以形成在所述第一襯底的第一表面區(qū)與所述第二襯底的第二表面區(qū)之間的界面區(qū)；從所述第一襯底去除所述一層材料，同時(shí)保持所述第一襯底的第一表面區(qū)和所述第二襯底的第二表面區(qū)的粘接；形成覆蓋所述一層材料的表面區(qū)的掩模層以形成一部分所述一層材料的暴露區(qū)；將粒子注入所述暴露區(qū)并穿過一部分界面區(qū)以在所述部分界面區(qū)附近內(nèi)形成粒子區(qū)，從而將所述部分的一層材料耦合到所述第二襯底以形成至少包括所述暴露區(qū)和一部分所述一層材料的注入?yún)^(qū)；以及；至少對(duì)所述注入?yún)^(qū)進(jìn)行熱處理工藝以使注入?yún)^(qū)結(jié)晶。
2.如權(quán)利要求
1所述的工藝，其特征在于，所述粒子在所述界面區(qū)的附近具有導(dǎo)電特性。
3.如權(quán)利要求
1所述的工藝，其特征在于，所述粒子包括摻雜粒子。
4.如權(quán)利要求
3所述的工藝，其特征在于，所述摻雜粒子選自硼、砷或磷。
5.如權(quán)利要求
1所述的工藝，其特征在于，所述第一襯底是硅晶片。
6.如權(quán)利要求
5所述的工藝，其特征在于，所述硅晶片由主晶面為{100}面來表征。
7.如權(quán)利要求
5所述的工藝，其特征在于，所述硅晶片由主晶面為{110}面來表征。
8.如權(quán)利要求
5所述的工藝，其特征在于，所述硅晶片由主晶面為{111}面來表征。
9.如權(quán)利要求
1所述的工藝，其特征在于，所述粒子區(qū)具有約1018原子/cm3和更高的濃度。
10.如權(quán)利要求
1所述的工藝，其特征在于，所述接合包括將所述第一表面與所述第二表面相鍵合。
11.如權(quán)利要求
1所述的工藝，其特征在于，所述接合包括至少所述第一表面和所述第二表面的等離子活化處理。
12.如權(quán)利要求
1所述的工藝，其特征在于，所述接合包括利用氧化物材料將所述第一表面與所述第二表面相鍵合。
13.如權(quán)利要求
1所述的工藝，其特征在于，所述界面區(qū)由絕緣材料表征。
14.如權(quán)利要求
1所述的工藝，其特征在于，所述粒子區(qū)將所述界面區(qū)從絕緣特性改變?yōu)閷?dǎo)電特性。
15.如權(quán)利要求
1所述的工藝，其特征在于，所述注入利用高能注入機(jī)來提供。
16.如權(quán)利要求
1所述的工藝，其特征在于，所述界面區(qū)包括二氧化硅材料。
17.如權(quán)利要求
1所述的工藝，其特征在于，所述注入在所述一層材料和一部分所述第二襯底中形成阱區(qū)。
18.如權(quán)利要求
1所述的工藝，其特征在于，還包括穿過界面區(qū)形成多個(gè)通孔結(jié)構(gòu)以將所述一層材料電連接到一部分所述第二襯底。
19.如權(quán)利要求
1所述的工藝，其特征在于，還包括穿過所述一層材料注入第二粒子以在其中形成阱區(qū)。
20.如權(quán)利要求
1所述的工藝，其特征在于，所述一層材料具有8000?；蛐∮?000埃的厚度。
21.如權(quán)利要求
1所述的工藝，其特征在于，所述第一襯底包括硅晶片，所述硅晶片由第一晶格取向表征，而結(jié)晶部分由第二晶格取向表征。
22.如權(quán)利要求
21所述的工藝，其特征在于，所述第一晶格取向的主晶面為{110}面，而所述第二晶格取向的主晶面為{100}面。
23.如權(quán)利要求
1所述的工藝，其特征在于，所述粒子的注入穿過所述一部分一層材料及一部分所述第一表面和一部分所述第二表面。
24.如權(quán)利要求
1所述的工藝，其特征在于，所述粒子具有導(dǎo)電性質(zhì)以提供所述一層材料和一部分所述第二襯底之間的電連接。
25.如權(quán)利要求
1所述的工藝，其特征在于，所述粒子包括多個(gè)硅離子或多個(gè)鍺離子。
26.如權(quán)利要求
1所述的工藝，其特征在于，所述結(jié)晶部分具有預(yù)定類型的晶格取向的特性，所述預(yù)定類型是所述第二襯底的晶格取向。
27.一種部分完成的多層襯底，它包括由第一襯底構(gòu)成的一層材料，所述一層材料包括第一表面區(qū)；具有第二表面區(qū)的第二襯底，所述一層材料的第一表面區(qū)與所述第二襯底的第二表面區(qū)接合；在所述一層材料的第一表面區(qū)和所述第二襯底的第二表面區(qū)之間形成的界面區(qū)；以及在一部分所述一層材料和一部分所述界面區(qū)內(nèi)注入的多個(gè)粒子，以使一部分所述一層材料電耦合到一部分所述第二襯底。
28.如權(quán)利要求
27所述的襯底，其特征在于，所述第一襯底包括硅材料。
29.如權(quán)利要求
27所述的襯底，其特征在于，所述第二襯底包括硅材料。
30.如權(quán)利要求
27所述的襯底，其特征在于，所述多個(gè)粒子包括導(dǎo)電材料。
31.如權(quán)利要求
27所述的襯底，其特征在于，所述多個(gè)粒子包括至少1018粒子/cm3。
32.如權(quán)利要求
27所述的襯底，其特征在于，所述一部分一層材料中的粒子導(dǎo)致所述一部分一層材料中的非晶態(tài)特性。
33.如權(quán)利要求
32所述的襯底，其特征在于，所述一部分一層材料可從非晶態(tài)特性轉(zhuǎn)換為結(jié)晶特性。
專利摘要
部分完成的多層襯底，例如硅－硅。該襯底具有由第一襯底構(gòu)成的一層材料。該層材料包括第一表面區(qū)。襯底具有第二襯底，它包括第二表面區(qū)的。較佳地是，該層材料的第一表面區(qū)接合到第二襯底的第二表面區(qū)。襯底具有形成于該層材料的第一表面區(qū)和第二襯底的第二表面區(qū)之間的界面區(qū)。將多個(gè)粒子注入到一部分該層材料和一部分界面區(qū)內(nèi)以使一部分該層材料電耦合著一部分第二襯底。
文檔編號(hào)H01L21/266GK1992173SQ200610162900
公開日2007年7月4日 申請日期2006年11月29日
發(fā)明者F·J·亨利 申請人:硅起源股份有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan