專利名稱:具有溝結(jié)構(gòu)的多位存儲(chǔ)元件和制造該多位存儲(chǔ)元件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有溝結(jié)構(gòu)的多位存儲(chǔ)元件和一種用于制造具有溝結(jié)構(gòu)的多位存儲(chǔ)元件的方法。
背景技術(shù)：
半導(dǎo)體工藝中的最重要的分領(lǐng)域在于開發(fā)存儲(chǔ)元件或存儲(chǔ)單元(MemoryCell)，也就是開發(fā)用于存儲(chǔ)通常為二進(jìn)制信息單元(也就是位(二進(jìn)制位))的形式的數(shù)據(jù)的元件。在這一點(diǎn)，寫(Write)或編程(Program)存儲(chǔ)單元應(yīng)被理解為將數(shù)據(jù)(例如一位)“寫入”、也就是存儲(chǔ)到該單元中。此外，讀出(Read)或刪除(Erase)存儲(chǔ)單元應(yīng)被理解為讀出或刪除該存儲(chǔ)單元的內(nèi)容、即所存儲(chǔ)的信息。此外，也將讀/寫過(guò)程稱為周期(Cycle)，而一個(gè)讀/寫過(guò)程開始與另一個(gè)讀/寫過(guò)程開始之間的時(shí)間被稱為周期持續(xù)時(shí)間(Cycle Time)。
在開發(fā)存儲(chǔ)元件時(shí)的重要目標(biāo)在于開發(fā)和改進(jìn)所謂的非易失性存儲(chǔ)單元(Non-Volatile Memory Cell，NVM Cell)、也就是存儲(chǔ)元件，其中通過(guò)一次編程/寫該單元在很長(zhǎng)的時(shí)間期間(通?！?0年)保持所存儲(chǔ)的狀態(tài)，而不需要定期刷新單元內(nèi)容，也就是不必用同樣的內(nèi)容重新寫。例如對(duì)于非易失性存儲(chǔ)器技術(shù)有EPROM(Erasable Programmable Read Only Memory(可擦可編程只讀存儲(chǔ)器))、EEPROM(Electrically Erasable Programmable ROM(電可擦可編程只讀存儲(chǔ)器))或者快閃存儲(chǔ)器。
在通常形式的NVM單元中，一個(gè)位的表示如下來(lái)實(shí)現(xiàn)，在場(chǎng)效應(yīng)晶體管(FET)的附加的、電絕緣柵極上通過(guò)引入正的電荷載流子或者負(fù)的電荷載流子影響該柵極的電荷狀態(tài)。該附加的柵極被稱為電浮動(dòng)?xùn)艠O(Floating-Gate)。
存儲(chǔ)單元晶體管的浮動(dòng)?xùn)艠O例如可位于被充電狀態(tài)下或者未被充電狀態(tài)下。根據(jù)浮動(dòng)?xùn)艠O的電荷狀態(tài)，場(chǎng)效應(yīng)晶體管具有較高的或者較低的閾值電壓，這在讀出過(guò)程(Read過(guò)程)中被檢測(cè)到，并例如被用于區(qū)分兩個(gè)二進(jìn)制狀態(tài)(“0”和“1”)。換句話說(shuō)，例如其中可利用在存儲(chǔ)單元中所存儲(chǔ)的邏輯“1”標(biāo)識(shí)該存儲(chǔ)單元FET具有低的閾值電壓的狀態(tài)。反過(guò)來(lái)，該FET的較高的閾值電壓于是對(duì)應(yīng)于在存儲(chǔ)單元中所存儲(chǔ)的邏輯“0”。
基于浮動(dòng)?xùn)艠O技術(shù)的常規(guī)NVM單元只能每單元存儲(chǔ)一位。提高每單元的所存儲(chǔ)位的數(shù)目是值得期望的。
應(yīng)用浮動(dòng)?xùn)艠O的可替換的概念在于應(yīng)用所謂的電荷存儲(chǔ)層(ChargeTrapping Layer(電荷捕獲層)或者Charge Traps)。在這種情況下，電荷例如聚集到氧化物-氮化物-氧化物層堆(ONO堆)的氮化物層上。
目前，在應(yīng)用ONO存儲(chǔ)層的情況下能實(shí)現(xiàn)NVM單元，這些NVM單元能夠存儲(chǔ)一位或兩位。后一種情況也被稱為雙位存儲(chǔ)單元或者Twin-Bit存儲(chǔ)單元(例如雙閃存)。一般對(duì)于可以存儲(chǔ)多個(gè)位的存儲(chǔ)單元也稱為多位存儲(chǔ)單元。
應(yīng)用ONO層時(shí)的缺點(diǎn)在于，在編程或刪除過(guò)程中，所謂的熱電子(HotElectrons)或熱空穴(Hot Holes)(也就是具有高動(dòng)能的電子或空穴)通常從不準(zhǔn)確地被引入或注入氮化物層的相同位置。因此，氮化物層中或氮化物層上的電荷分布在該單元的寫/讀周期期間會(huì)擴(kuò)寬和/或移動(dòng)。
在應(yīng)用由諸如多晶硅的金屬材料制成的浮動(dòng)?xùn)艠O的情況下，與此相反，電荷載流子注入的準(zhǔn)確位置不起決定性作用，因?yàn)殡姾勺陨砟茉诮饘俑?dòng)?xùn)艠O上自由運(yùn)動(dòng)。因此，在該種情況下不出現(xiàn)電荷分布的擴(kuò)寬或移動(dòng)。
也如在半導(dǎo)體工藝的其他領(lǐng)域一樣，存儲(chǔ)單元的擴(kuò)展方案決定性地由在國(guó)際半導(dǎo)體技術(shù)路線(ITRS，International Technology Roadmap for Semiconductor)中預(yù)定的技術(shù)節(jié)點(diǎn)(Technology Node)和與此聯(lián)系的對(duì)于持續(xù)小型化的要求來(lái)確定。
在這一點(diǎn)，大的挑戰(zhàn)是開發(fā)具有高存儲(chǔ)器密度的存儲(chǔ)單元裝置(HighDensity Cell Array(高密度單元陣列))，亦即開發(fā)每平面有最大所存儲(chǔ)的信息的存儲(chǔ)單元裝置，其中，同時(shí)存儲(chǔ)單元的特征尺寸(Feature Size F)應(yīng)該盡可能小。
“盡可能小”具體意味著，目前在開發(fā)雙位NVM單元晶體管的范圍內(nèi)使特征尺寸力爭(zhēng)達(dá)到F≈60nm。特別是在開發(fā)高密度存儲(chǔ)單元陣列時(shí)，兩位分離(Two Bit Separation)和在一個(gè)周期后保持?jǐn)?shù)據(jù)(Retention)是一種大的挑戰(zhàn)。
常規(guī)存儲(chǔ)單元晶體管被實(shí)施為平面晶體管。平面晶體管的缺點(diǎn)是，晶體管的通道長(zhǎng)度必須以特征尺寸F縮放(skalieren)?？墒牵S著器件的小型化相應(yīng)越來(lái)越變得短的通道具有這樣的問(wèn)題，即該通道由在編程或刪除單元時(shí)出現(xiàn)的高電壓決定。
避免極短通道長(zhǎng)度的問(wèn)題的一種可能性在于應(yīng)用所謂的具有U形通道的溝道晶體管(Trench晶體管)。在這種情況下，通道長(zhǎng)度不必以F來(lái)縮放。

發(fā)明內(nèi)容本發(fā)明所基于的任務(wù)在于，說(shuō)明一種用于存儲(chǔ)至少兩位的非易失性存儲(chǔ)元件或NVM存儲(chǔ)單元，該非易失性存儲(chǔ)元件具有良好的可縮放性并且至少部分地減少或避開在現(xiàn)有技術(shù)中公知的存儲(chǔ)單元的上述缺點(diǎn)。
該問(wèn)題通過(guò)具有按照獨(dú)立權(quán)利要求
所述的特征的一種具有溝結(jié)構(gòu)的多位存儲(chǔ)元件以及一種用于制造具有溝結(jié)構(gòu)的多位存儲(chǔ)元件的方法來(lái)解決。
本發(fā)明的示例性改進(jìn)方案由從屬權(quán)利要求
得到。與多位存儲(chǔ)元件一起被說(shuō)明的本發(fā)明的其它的改進(jìn)方案按照意義也適用于用于制造多位存儲(chǔ)元件的方法。
提供具有溝結(jié)構(gòu)的多位存儲(chǔ)元件，該多位存儲(chǔ)元件具有導(dǎo)電區(qū)以及在該導(dǎo)電區(qū)上所構(gòu)造的電絕緣區(qū)。此外，該溝結(jié)構(gòu)具有至少兩個(gè)在電絕緣區(qū)上或在電絕緣區(qū)中所構(gòu)造的浮動(dòng)?xùn)艠O區(qū)，這些浮動(dòng)?xùn)艠O區(qū)通過(guò)電絕緣區(qū)彼此電絕緣以及與導(dǎo)電區(qū)電絕緣。
在一種用于制造具有溝結(jié)構(gòu)的多位存儲(chǔ)元件的方法中，在襯底中構(gòu)造一溝。在該溝中構(gòu)造導(dǎo)電區(qū)。在該導(dǎo)電區(qū)上構(gòu)造電絕緣區(qū)。此外，在電絕緣區(qū)上或在電絕緣區(qū)中這樣構(gòu)造至少兩個(gè)浮動(dòng)?xùn)艠O區(qū)，使得該至少兩個(gè)浮動(dòng)?xùn)艠O區(qū)通過(guò)電絕緣區(qū)彼此電絕緣并且與導(dǎo)電區(qū)電絕緣。
本發(fā)明的一方面可被視為提供具有溝結(jié)構(gòu)和至少兩個(gè)浮動(dòng)?xùn)艠O區(qū)或浮動(dòng)?xùn)艠O的多位存儲(chǔ)元件或多位存儲(chǔ)單元。
多位存儲(chǔ)元件可用作存儲(chǔ)單元晶體管，其中借助至少兩個(gè)浮動(dòng)?xùn)艠O區(qū)能夠在該多位存儲(chǔ)元件中同時(shí)存儲(chǔ)至少兩位。更確切說(shuō)，該多位存儲(chǔ)元件可被用作NVM單元晶體管(Non-Volatile-Memory-Cell-Transistor)，亦即被用作非易失性存儲(chǔ)單元晶體管。
應(yīng)用溝結(jié)構(gòu)的優(yōu)點(diǎn)在于，被構(gòu)造為存儲(chǔ)單元晶體管的多位存儲(chǔ)元件的通道長(zhǎng)度不必以特征尺寸縮放。換句話說(shuō)，在將存儲(chǔ)單元晶體管縮小一縮放因子f時(shí)不必將通道長(zhǎng)度也縮小該因子f。由此能夠避免與非常短的通道長(zhǎng)度和高的編程或刪除電壓有關(guān)聯(lián)的問(wèn)題。另一優(yōu)點(diǎn)在于，每個(gè)存儲(chǔ)單元晶體管能存儲(chǔ)至少兩位。
在本發(fā)明的改進(jìn)方案中，多位存儲(chǔ)元件的電絕緣區(qū)具有多個(gè)電絕緣分區(qū)。
電絕緣區(qū)或電絕緣分區(qū)可以借助離析方法和/或生長(zhǎng)方法和/或氧化方法來(lái)構(gòu)造。作為離析方法可以應(yīng)用諸如化學(xué)氣相淀積(CVD，Chemical VaporDeposition)的氣相離析方法。
根據(jù)另一改進(jìn)方案，溝結(jié)構(gòu)具有帶彎曲的下分區(qū)的U形結(jié)構(gòu)。
根據(jù)另一改進(jìn)方案，溝結(jié)構(gòu)具有在電絕緣區(qū)中所構(gòu)造的第一浮動(dòng)?xùn)艠O區(qū)，該第一浮動(dòng)?xùn)艠O區(qū)至少部分地被構(gòu)造在導(dǎo)電區(qū)的第一側(cè)面的上方。此外，溝結(jié)構(gòu)在該改進(jìn)方案中具有在電絕緣區(qū)中所構(gòu)造的第二浮動(dòng)?xùn)艠O區(qū)，該第二浮動(dòng)?xùn)艠O區(qū)至少部分地被構(gòu)造在導(dǎo)電區(qū)的位于第一側(cè)面的對(duì)面的第二側(cè)面的上方。
電絕緣區(qū)可以具有在第一浮動(dòng)?xùn)艠O區(qū)與導(dǎo)電區(qū)之間所構(gòu)造的第一電絕緣分區(qū)以及在第二浮動(dòng)?xùn)艠O區(qū)與導(dǎo)電區(qū)之間所構(gòu)造的第二電絕緣分區(qū)。
顯然，所述改進(jìn)方案中的多位存儲(chǔ)元件被構(gòu)造為具有兩個(gè)浮動(dòng)?xùn)艠O的雙柵極存儲(chǔ)單元，其中借助兩個(gè)彼此電絕緣的浮動(dòng)?xùn)艠O能夠存儲(chǔ)兩個(gè)位(所謂的雙位存儲(chǔ)單元)。
在另一個(gè)例如針對(duì)60nm的特征尺寸的改進(jìn)方案中，多位存儲(chǔ)元件的溝結(jié)構(gòu)沿垂直于導(dǎo)電區(qū)的第一側(cè)壁和第二側(cè)壁的水平軸具有60nm±5nm的最大伸長(zhǎng)。
在另一例如針對(duì)60nm的特征尺寸的改進(jìn)方案中，溝結(jié)構(gòu)沿垂直于所述水平軸的垂直軸具有160nm±10nm的伸長(zhǎng)。
在另一例如針對(duì)60nm的特征尺寸的改進(jìn)方案中，第一電絕緣分區(qū)和第二電絕緣分區(qū)沿所述水平軸具有6nm±1nm的最大伸長(zhǎng)。
在另一例如針對(duì)60nm的特征尺寸的改進(jìn)方案中，在電絕緣區(qū)中構(gòu)造電絕緣邊緣區(qū)，該電絕緣邊緣區(qū)具有6nm±1nm的厚度。
根據(jù)另一例如針對(duì)60nm的特征尺寸的改進(jìn)方案，第一浮動(dòng)?xùn)艠O區(qū)和第二浮動(dòng)?xùn)艠O區(qū)沿水平軸分別具有10nm±2nm的最大伸長(zhǎng)。
在本發(fā)明的另一改進(jìn)方案中，多位存儲(chǔ)元件具有在電絕緣區(qū)中所構(gòu)造的第一浮動(dòng)?xùn)艠O區(qū)，該第一浮動(dòng)?xùn)艠O區(qū)至少部分地被構(gòu)造在導(dǎo)電區(qū)的第一側(cè)面的上方；在電絕緣區(qū)中所構(gòu)造的第二浮動(dòng)?xùn)艠O區(qū)，該第二浮動(dòng)?xùn)艠O區(qū)至少部分地被構(gòu)造在導(dǎo)電區(qū)的位于第一側(cè)面的對(duì)面的第二側(cè)面的上方；在電絕緣區(qū)中所構(gòu)造的第三浮動(dòng)?xùn)艠O區(qū)，該第三浮動(dòng)?xùn)艠O區(qū)至少部分地被構(gòu)造在導(dǎo)電區(qū)的第一側(cè)面的上方；以及在電絕緣區(qū)中所構(gòu)造的第四浮動(dòng)?xùn)艠O區(qū)，該第四浮動(dòng)?xùn)艠O區(qū)至少部分地被構(gòu)造在導(dǎo)電區(qū)的第二側(cè)面的上方。關(guān)于溝結(jié)構(gòu)的垂直軸，在該改進(jìn)方案中適用第一浮動(dòng)?xùn)艠O區(qū)被構(gòu)造在第三浮動(dòng)?xùn)艠O區(qū)的上方，而第二浮動(dòng)?xùn)艠O區(qū)被構(gòu)造在第四浮動(dòng)?xùn)艠O區(qū)的上方。
根據(jù)另一改進(jìn)方案，多位存儲(chǔ)元件具有一襯底，其中多位存儲(chǔ)元件的溝結(jié)構(gòu)至少部分在該襯底中被構(gòu)造，和其中導(dǎo)電區(qū)和至少兩個(gè)浮動(dòng)?xùn)艠O區(qū)通過(guò)電絕緣區(qū)與襯底電絕緣。
在本發(fā)明的改進(jìn)方案中，多位存儲(chǔ)元件被構(gòu)造為存儲(chǔ)單元晶體管，其中在襯底中構(gòu)造第一源極/漏極區(qū)和第二源極/漏極區(qū)，其中溝結(jié)構(gòu)至少部分在該第一源極/漏極區(qū)與該第二源極/漏極區(qū)之間被構(gòu)造，并且其中該第一源極/漏極區(qū)和該第二源極/漏極區(qū)與至少兩個(gè)浮動(dòng)?xùn)艠O區(qū)電絕緣。
在另一改進(jìn)方案中，第一位線區(qū)至少部分地被構(gòu)造在第一源極/漏極區(qū)上，而第二位線區(qū)至少部分被構(gòu)造在第二源極/漏極區(qū)上。
根據(jù)本發(fā)明的另一改進(jìn)方案，可以構(gòu)造至少部分被構(gòu)造在導(dǎo)電區(qū)上的字線區(qū)。
第一和/或第二源極/漏極區(qū)可以被摻雜，例如被n摻雜，其中摻雜物質(zhì)濃度在1016cm-3與1021cm-3之間。源極/漏極區(qū)的摻雜可以借助離子植入方法來(lái)實(shí)現(xiàn)。
在本發(fā)明的另一改進(jìn)方案中，多位存儲(chǔ)元件可以具有第三位線區(qū)，該第三位線區(qū)至少被構(gòu)造在溝結(jié)構(gòu)的分區(qū)上。該第三位線區(qū)可以在該襯底中和至少部分在溝結(jié)構(gòu)之下被構(gòu)造。顯然，該第三位線區(qū)被構(gòu)造為形成溝的位線區(qū)。
第三位線區(qū)可以在電絕緣區(qū)的分區(qū)上這樣被構(gòu)造，使得第三位線區(qū)與導(dǎo)電區(qū)和至少兩個(gè)浮動(dòng)?xùn)艠O區(qū)電絕緣。
第三位線區(qū)可以被摻雜，例如被n摻雜，其中摻雜物質(zhì)濃度在1016cm-3與1021cm-3之間。
第三位線區(qū)的摻雜能借助離子植入方法來(lái)實(shí)現(xiàn)。
類似于溝結(jié)構(gòu)的尺寸或在溝結(jié)構(gòu)中所構(gòu)造的區(qū)域(浮動(dòng)?xùn)艠O區(qū)、導(dǎo)電區(qū)、電絕緣區(qū)或電絕緣分區(qū))的尺寸，兩個(gè)源極/漏極區(qū)和/或第三位線區(qū)中的摻雜剖面的形狀對(duì)于多位存儲(chǔ)單元中的編程或刪除過(guò)程的效率有強(qiáng)烈影響。無(wú)論是多位存儲(chǔ)單元或者溝結(jié)構(gòu)的尺寸還是摻雜模式或摻雜剖面因而中多位存儲(chǔ)單元的功能性方面被優(yōu)化。
本發(fā)明的優(yōu)點(diǎn)在此可被視為，能夠優(yōu)化摻雜剖面的形狀，而不必放大多位存儲(chǔ)元件的特征尺寸。
在本發(fā)明的另一改進(jìn)方案中，在第一源極/漏極區(qū)中和/或在第二源極/漏極區(qū)中，摻雜物質(zhì)濃度朝向襯底表面增加。
在本發(fā)明的另一改進(jìn)方案中，在襯底中至少在溝結(jié)構(gòu)之下構(gòu)造被摻雜的阱區(qū)，其中該被摻雜的阱區(qū)例如被構(gòu)造為p摻雜的阱區(qū)。
被摻雜的阱區(qū)中的摻雜物質(zhì)濃度在5×1016cm-3與5×1017cm-3之間。
阱區(qū)的摻雜可以借助離子植入方法來(lái)實(shí)現(xiàn)。
在溝結(jié)構(gòu)中所構(gòu)造的至少兩個(gè)浮動(dòng)?xùn)艠O區(qū)優(yōu)選地具有多晶硅材料?？商鎿Q地，該至少兩個(gè)浮動(dòng)?xùn)艠O區(qū)也可以具有導(dǎo)電的碳材料或者氮化鈦(TiN)。
本發(fā)明的一方面可被視為，在多位存儲(chǔ)元件中，所引入(注入)的電荷載流子(例如電子)被聚集或存儲(chǔ)到浮動(dòng)?xùn)艠O上，該浮動(dòng)?xùn)艠O具有諸如多晶硅、導(dǎo)電的碳材料或者氮化鈦(TiN)的導(dǎo)電材料。
與其中電荷載流子被聚集到氧化物-氮化物-氧化物層堆(ONO LayerStack)的氮化物層上的現(xiàn)有技術(shù)相反，在應(yīng)用由諸如多晶硅的能導(dǎo)電材料組成的浮動(dòng)?xùn)艠O(也稱為Floating-Poly(浮動(dòng)聚合物))的情況下，其中電荷載流子準(zhǔn)確地到達(dá)浮動(dòng)?xùn)艠O中或浮動(dòng)?xùn)艠O上)，這不是很嚴(yán)格，因?yàn)殡姾奢d流子在金屬浮動(dòng)?xùn)艠O上自由運(yùn)動(dòng)。
在溝結(jié)構(gòu)中所構(gòu)造的導(dǎo)電區(qū)同樣可以具有多晶硅材料。
顯然，在溝結(jié)構(gòu)中所構(gòu)造的導(dǎo)電區(qū)用作存儲(chǔ)單元晶體管的控制柵極，該控制柵極通過(guò)電絕緣區(qū)與浮動(dòng)?xùn)艠O電絕緣。
電絕緣區(qū)可具有氧化物材料(例如二氧化硅)或者氮化物材料(例如氮化硅)，這些材料統(tǒng)稱為介電材料。
對(duì)于在溝結(jié)構(gòu)中構(gòu)造多個(gè)電絕緣分區(qū)的情況，電絕緣分區(qū)中的一個(gè)或者多個(gè)可以具有氧化物材料(例如二氧化硅)和/或氮化物材料(例如氮化硅)。
其中構(gòu)造多位存儲(chǔ)元件的溝結(jié)構(gòu)的襯底例如具有下述材料之一硅、鍺、SiGe、砷化鎵、磷化銦、IV-IV-半導(dǎo)體材料、III-V-半導(dǎo)體材料、II-VI-半導(dǎo)體材料。
根據(jù)本發(fā)明的改進(jìn)方案，在用于制造具有溝結(jié)構(gòu)的多位存儲(chǔ)元件的方法中，借助光刻方法和/或腐蝕方法實(shí)現(xiàn)溝的構(gòu)造。
在另一改進(jìn)方案中，借助構(gòu)造至少一個(gè)間隔層或至少一個(gè)隔片構(gòu)造溝結(jié)構(gòu)中的至少兩個(gè)浮動(dòng)?xùn)艠O區(qū)，其中該至少一個(gè)間隔層(或隔片)至少在溝的內(nèi)側(cè)壁的一個(gè)分區(qū)的上方被構(gòu)造。
至少一個(gè)間隔層的構(gòu)造可以借助離析方法來(lái)實(shí)現(xiàn)。作為離析方法可應(yīng)用諸如化學(xué)氣相淀積(CVD，Chemical Vapor Deposition)的氣相沉積方法。
該至少一個(gè)間隔層可以具有多晶硅材料。換句話說(shuō)，該至少一個(gè)間隔層可被構(gòu)造為多晶硅層。
顯然，在用于通過(guò)在溝結(jié)構(gòu)的內(nèi)側(cè)壁的一個(gè)分區(qū)的上方構(gòu)造由多晶硅材料制成的至少一個(gè)間隔層(或至少一個(gè)隔片)制造多位存儲(chǔ)元件的方法中，能夠以簡(jiǎn)單的方式構(gòu)造浮動(dòng)聚合物區(qū)，即構(gòu)造由多晶硅制成的浮動(dòng)?xùn)艠O。
在本發(fā)明的另一改進(jìn)方案中，在用于制造多位存儲(chǔ)元件的方法中，在構(gòu)造溝之后和在構(gòu)造電絕緣區(qū)之前至少在溝的側(cè)壁的分區(qū)的上方和/或在溝的底部的上方構(gòu)造犧牲氧化物層(Operoxidschicht)。
該犧牲氧化物層可以在構(gòu)造之后重新被去除。犧牲氧化物層的去除可以借助腐蝕方法來(lái)實(shí)現(xiàn)。
本發(fā)明的實(shí)施例在附圖中被示出并在下面進(jìn)一步被說(shuō)明。在附圖中給相同的元件配備相同的參考符號(hào)。附圖中所示的圖是示意性的，并且因而不是按比例示出的。
圖1示出按照本發(fā)明的第一實(shí)施例的具有溝結(jié)構(gòu)的多位存儲(chǔ)元件。
圖2A示出針對(duì)圖1中所示的多位存儲(chǔ)元件的編程過(guò)程期間的電子溫度分布的模擬。
圖2B示出針對(duì)圖1中所示的多位存儲(chǔ)元件的編程過(guò)程期間的電場(chǎng)強(qiáng)分布的模擬。
圖3A示出編程過(guò)程期間的在圖1中所示的多位存儲(chǔ)元件的第一浮動(dòng)?xùn)艠O區(qū)和第二浮動(dòng)?xùn)艠O區(qū)上的電荷量的時(shí)間變化曲線。
圖3B示出針對(duì)圖1的多位存儲(chǔ)元件中的不同的讀過(guò)程的電流-電壓特征。
圖3C示出針對(duì)圖1的多位存儲(chǔ)元件中的其它讀過(guò)程的電流-電壓特征。
圖3D示出針對(duì)圖1的多位存儲(chǔ)元件中的向前和向后讀過(guò)程的閾值電壓與源極/漏極電位的相關(guān)性。
圖4A到4J示出在用于制造根據(jù)本發(fā)明的第一實(shí)施例的具有溝結(jié)構(gòu)的多位存儲(chǔ)元件的方法期間的不同的時(shí)刻。
圖5示出按照本發(fā)明的第二實(shí)施例的具有溝結(jié)構(gòu)的多位存儲(chǔ)元件。
圖6A到6D示出圖5中所示的多位存儲(chǔ)元件的編程過(guò)程的示意圖。
圖7A到7D示出圖5中所示的多位存儲(chǔ)元件的讀過(guò)程的示意圖。
圖8A到8P示出在用于制造根據(jù)本發(fā)明的第二實(shí)施例的具有溝結(jié)構(gòu)的多位存儲(chǔ)元件的方法期間的不同的時(shí)刻。
具體實(shí)施方式圖1示出根據(jù)本發(fā)明的第一實(shí)施例的具有溝結(jié)構(gòu)101的多位存儲(chǔ)元件100。溝結(jié)構(gòu)101具有U形結(jié)構(gòu)，該U形結(jié)構(gòu)帶有彎曲的下分區(qū)，其中溝結(jié)構(gòu)101的最深的點(diǎn)(顯然是溝結(jié)構(gòu)101的彎曲分區(qū)或“U”的頂點(diǎn))由箭頭150表征。溝結(jié)構(gòu)101具有導(dǎo)電區(qū)102以及在導(dǎo)電區(qū)102上所構(gòu)造的電絕緣區(qū)103。此外，溝結(jié)構(gòu)101具有第一浮動(dòng)?xùn)艠O區(qū)104a和第二浮動(dòng)?xùn)艠O區(qū)104b，該浮動(dòng)?xùn)艠O區(qū)104a、104b被構(gòu)造在電絕緣區(qū)103上或在電絕緣區(qū)103中，且該浮動(dòng)?xùn)艠O區(qū)104a、104b通過(guò)電絕緣區(qū)103彼此電絕緣以及與導(dǎo)電區(qū)102電絕緣。
第一浮動(dòng)?xùn)艠O區(qū)104a和第二浮動(dòng)?xùn)艠O區(qū)104b顯然用作第一或第二浮動(dòng)?xùn)艠O，用于存儲(chǔ)第一位和第二位，而導(dǎo)電區(qū)102顯然用作控制柵極，借助該控制柵極能夠控制多位存儲(chǔ)元件100中的寫、讀和刪除過(guò)程。
在所示的實(shí)施例中，第一浮動(dòng)?xùn)艠O區(qū)104a至少部分地在導(dǎo)電區(qū)102的第一側(cè)面102a的上方被構(gòu)造，而第二浮動(dòng)?xùn)艠O區(qū)104b至少部分地在導(dǎo)電區(qū)102的第二側(cè)面102b的上方被構(gòu)造，其中第二側(cè)面102b位于第一側(cè)面102a對(duì)面。
第一浮動(dòng)?xùn)艠O區(qū)(第一浮動(dòng)?xùn)艠O)104a和第二浮動(dòng)?xùn)艠O區(qū)(第二浮動(dòng)?xùn)艠O)104b具有多晶硅材料。但是，可替換地，浮動(dòng)?xùn)艠O區(qū)104a、104b例如也具存導(dǎo)電的碳材料或者氮化鈦(TiN)。
導(dǎo)電區(qū)(控制柵極)102同樣具有多晶硅材料。
溝結(jié)構(gòu)101的電絕緣區(qū)103這樣被構(gòu)造，使得該電絕緣區(qū)103具有多個(gè)電絕緣分區(qū)，其中第一電絕緣分區(qū)103a被構(gòu)造在第一浮動(dòng)?xùn)艠O區(qū)104a與導(dǎo)電區(qū)102之間，第二電絕緣分區(qū)103b被構(gòu)造在第二浮動(dòng)?xùn)艠O區(qū)104b與導(dǎo)電區(qū)102之間，并且其中此外構(gòu)造電絕緣邊緣區(qū)103c。
電絕緣分區(qū)(也就是第一電絕緣分區(qū)103a、第二電絕緣分區(qū)103b和電絕緣邊緣區(qū)103c)由氧化物材料(例如二氧化硅)構(gòu)造。因此，電絕緣區(qū)103也被稱為柵極氧化物103。
多位存儲(chǔ)元件100具有襯底105，該襯底105被構(gòu)造為硅襯底。在襯底105中構(gòu)造第一源極/漏極區(qū)106a和第二源極/漏極區(qū)106b。溝結(jié)構(gòu)101至少部分地在襯底105中這樣被構(gòu)造，使得溝結(jié)構(gòu)101至少部分在第一源極/漏極區(qū)106a與第二源極/漏極區(qū)106b之間被構(gòu)造。溝結(jié)構(gòu)101通過(guò)電絕緣區(qū)103(更準(zhǔn)確地說(shuō)通過(guò)電絕緣邊緣區(qū)103c)與襯底105或與第一源極/漏極區(qū)106a和第二源極/漏極區(qū)106b電絕緣。
第一源極/漏極區(qū)106a和第二源極/漏極區(qū)106b被摻雜，其中在這兩個(gè)區(qū)中，摻雜物質(zhì)濃度朝向襯底表面(直觀地“從下向上”)增加。換句話說(shuō)，第一源極/漏極區(qū)106a或第二源極/漏極區(qū)106b分別具有可變的摻雜物質(zhì)剖面，其中摻雜強(qiáng)度從下向上增強(qiáng)。
這通過(guò)在圖1中示出的第一源極/漏極區(qū)106a或第二源極/漏極區(qū)106b的彼此上下疊置的七個(gè)分區(qū)來(lái)示出，這七個(gè)分區(qū)分別具有大約恒定的摻雜物質(zhì)濃度，其中摻雜物質(zhì)濃度從最下面的分區(qū)直至最上面的分區(qū)增加。
如果將第一源極/漏極區(qū)106a或第二源極/漏極區(qū)106b的分區(qū)從下向上以1至7連續(xù)編號(hào)并用Di=10nicm-3;]]>標(biāo)識(shí)第i區(qū)(1≤i≤7)的摻雜強(qiáng)度，則例如適用17≤n1≤17.5，17.5≤n2≤18，18≤n3≤18.5，18.5≤n4≤19，19≤n5≤19.5，19.5≤n6≤20，20≤n7≤20.5。
在這一點(diǎn)應(yīng)注意，將被摻雜的源極區(qū)106a或被摻雜的漏極區(qū)106b細(xì)分為分別具有大約恒定的摻雜強(qiáng)度的七個(gè)分區(qū)應(yīng)被理解為僅僅是示例性的。也可以構(gòu)造其他的摻雜物質(zhì)剖面，其中可以在多位存儲(chǔ)元件100的功能性方面優(yōu)化第一源極/漏極區(qū)106a或第二源極/漏極區(qū)106b中的摻雜物質(zhì)剖面的準(zhǔn)確形狀或摻雜強(qiáng)度的位置相關(guān)性。
此外，多位存儲(chǔ)元件100具有字線區(qū)110，該字線區(qū)110至少部分被構(gòu)造在導(dǎo)電區(qū)102或控制柵極102上。字線區(qū)102用作電接觸或驅(qū)動(dòng)控制柵極102的字線。字線區(qū)110具有多晶硅材料。
此外，多位存儲(chǔ)元件100具有第一位線區(qū)111以及第二位線區(qū)112，該第一位線區(qū)111被構(gòu)造在源極區(qū)106a的一部分上，該第二位線區(qū)112被構(gòu)造在第二源極/漏極區(qū)106b的部分上。第一位線區(qū)111和第二位線區(qū)112用作電接觸或驅(qū)動(dòng)第一源極/漏極區(qū)106a或第二源極/漏極區(qū)106b的位線。第一位線區(qū)111和第二位線區(qū)112具有多晶硅材料。
第一位線區(qū)111通過(guò)另外的電絕緣區(qū)107a、108a和109a與字線區(qū)110電絕緣，而第二位線區(qū)112通過(guò)電絕緣區(qū)107b、108b和109b與字線區(qū)110電絕緣，其中，電絕緣區(qū)107a、107b、109a和109b具有氧化物材料(例如二氧化硅)，而電絕緣區(qū)108a和108b具有氮化物材料(例如氮化硅)。
襯底105的位于溝結(jié)構(gòu)101、第一源極/漏極區(qū)106a和第二源極/漏極區(qū)106b之下的分區(qū)被構(gòu)造為被摻雜的阱區(qū)120，其中，被摻雜的阱區(qū)120中的摻雜物質(zhì)濃度在5×1016cm-3與5×1017cm-3之間。
第一源極/漏極區(qū)106a與襯底105的被摻雜的阱區(qū)120之間的結(jié)通過(guò)粗線130a表示，而第二源極/漏極區(qū)106b與襯底105的被摻雜的阱區(qū)120之間的結(jié)通過(guò)粗線130b表示。結(jié)130a或130b也被稱為位線結(jié)(Bitline-Junction)。
在圖1中所示的多位存儲(chǔ)元件100顯然被構(gòu)造為存儲(chǔ)單元晶體管或被構(gòu)造為非易失性存儲(chǔ)單元晶體管(NVM Cell Transistor)形成，該存儲(chǔ)單元晶體管具有溝結(jié)構(gòu)101以及兩個(gè)聚合物浮動(dòng)?xùn)艠O104a、104b(即由多晶硅制成的浮動(dòng)?xùn)艠O)。
此外，在圖1中示出多位存儲(chǔ)元件100的溝結(jié)構(gòu)101的特征尺寸。
箭頭160表征軸或方向，該軸或方向垂直于導(dǎo)電區(qū)102的側(cè)壁102a、102b，并由此例如也平行于襯底表面。軸160在下面也被稱為水平軸160。
箭頭170表征軸或方向，該軸或方向垂直于水平軸160并位于在圖1中所示的溝結(jié)構(gòu)101的截面平面中。軸170因此垂直于襯底表面并在下面被稱為垂直軸170。
在所示的例如針對(duì)60nm的特征尺寸的實(shí)施例中，第一浮動(dòng)?xùn)艠O區(qū)140a和第二浮動(dòng)?xùn)艠O區(qū)140b沿水平軸160分別具有最大伸長(zhǎng)d1，其中適用d1＝10nm±2nm。第一電絕緣分區(qū)103a和第二電絕緣分區(qū)103b沿水平軸160分別具有最大伸長(zhǎng)d2，其中適用d2＝6nm±1nm。電絕緣邊緣區(qū)103c具有厚度d3＝6nm±1nm。溝結(jié)構(gòu)101沿水平軸160具有最大伸長(zhǎng)d4。顯然，d4對(duì)應(yīng)于多位存儲(chǔ)元件100的特征尺寸。在所述的實(shí)施例中，特征尺寸d4為60nm。
在這一點(diǎn)應(yīng)注意，特征尺寸通常不具有容差，與此相反，諸如腐蝕深度或者層厚的技術(shù)量經(jīng)受波動(dòng)。
溝結(jié)構(gòu)101沿垂直軸170的最大伸長(zhǎng)為160nm±10nm。
通過(guò)在字線110上施加正電壓，顯然在溝結(jié)構(gòu)101的彎曲的分區(qū)之下，在襯底105中或被構(gòu)造在襯底105中的阱區(qū)120中構(gòu)成的導(dǎo)通的通道，其中，該通道的長(zhǎng)度由位線結(jié)130a或130b的深度與溝或溝結(jié)構(gòu)101的深度(亦即溝結(jié)構(gòu)101的頂點(diǎn)150)之間的差給出。在所示的實(shí)施例中，通道長(zhǎng)度大約為100nm至120nm。
如果通道長(zhǎng)度過(guò)大，則出現(xiàn)向相鄰存儲(chǔ)單元的不希望的電荷載流子的注入。在相反的情況下，亦即在過(guò)短的通道長(zhǎng)度的情況下，會(huì)出現(xiàn)與在平面存儲(chǔ)元件中類似的問(wèn)題。因此，需要例如借助計(jì)算機(jī)模擬來(lái)在多位存儲(chǔ)元件或多位存儲(chǔ)單元100的功能性的方面優(yōu)化諸如通道長(zhǎng)度的表征溝結(jié)構(gòu)101的特征的精確尺寸。
因此在該處應(yīng)注意，上述區(qū)域?qū)τ谏扉L(zhǎng)d1、d2、d3和d4必須被理解為示例性的。例如可針對(duì)其他的特征尺寸選擇相應(yīng)被修改的伸長(zhǎng)。
根據(jù)下面的圖2A至3D，示出計(jì)算機(jī)模擬的結(jié)果，利用該計(jì)算機(jī)模擬研究結(jié)合圖1說(shuō)明的多位存儲(chǔ)元件100的功能。
圖2A示出針對(duì)編程過(guò)程或在編程條件下的多位存儲(chǔ)元件或存儲(chǔ)單元晶體管100中的電子溫度Te的分布，其中第一源極/漏極區(qū)106a具有電位Vs＝0V，其中第二源極/漏極區(qū)106b具有電位Vd＝5V，而且其中在字線區(qū)110或控制柵極102上施加電位Vwl＝3V。示出高電子溫度Te的區(qū)域在位線結(jié)130b附近以及在第二浮動(dòng)?xùn)艠O區(qū)或第二浮動(dòng)?xùn)艠O140b附近。換句話說(shuō)，熱電子(HotElectrons)(即具有高動(dòng)能的電子)優(yōu)選地位于位線結(jié)130b附近和位于第二浮動(dòng)?xùn)艠O140b附近。因此，該區(qū)域具有高的注入概率。換句話說(shuō)，熱電子(通過(guò)所謂的Channel Hot Electron(CHE)Injection(通道熱電子注射))到達(dá)第二浮動(dòng)?xùn)艠O140b的概率相對(duì)高。與此相反，電荷載流子或電子注入到第一浮動(dòng)?xùn)艠O104a的概率在所示條件下小，因?yàn)樵诘谝桓?dòng)?xùn)艠O104a附近的電子基本上只具有熱能。
類似圖2A，圖2B示出在編程過(guò)程期間由計(jì)算機(jī)模擬確定的電場(chǎng)強(qiáng)度E在多位存儲(chǔ)元件100中的分布。該圖示出，第二源極/漏極區(qū)106b與字線區(qū)110之間的電絕緣區(qū)或柵極氧化物103中的電場(chǎng)強(qiáng)度E對(duì)于介電擊穿不夠高。此外，在構(gòu)造溝結(jié)構(gòu)101的情況下，能夠通過(guò)在第二源極/漏極區(qū)106b的高摻雜(例如n+摻雜)分區(qū)(例如摻雜物質(zhì)濃度為大約1020cm-3的第二源極/漏極區(qū)106b的最上面的分區(qū)，參見圖1)上加強(qiáng)的氧化物生長(zhǎng)導(dǎo)致柵極氧化物的局部加厚，由此附加地減小該區(qū)域中的場(chǎng)強(qiáng)E。
圖3A中的曲線圖300示出多位存儲(chǔ)元件100在結(jié)合圖2A和圖23說(shuō)明的編程過(guò)程期間(亦即在上面說(shuō)明的編程條件、即源極/漏極區(qū)或控制柵極上的電位下)在第一(源極側(cè))浮動(dòng)?xùn)艠O104a上的電荷QFG的時(shí)間變化曲線(曲線301“Charge on source sided floating gate(源極側(cè)浮動(dòng)?xùn)艠O上的電荷)”)和在第二(漏極側(cè))浮動(dòng)?xùn)艠O104b上的電荷QFG的時(shí)間曲線(曲線302“Chargeon drain sided floating gate(漏極側(cè)浮動(dòng)?xùn)艠O上的電荷)”)。圖3A示出電荷在兩個(gè)浮動(dòng)?xùn)艠O104a和104b上在編程過(guò)程期間的轉(zhuǎn)移或過(guò)渡特性。
從在圖中所示的曲線301可以看出，沒有任何電荷載流子注入到(源極側(cè)的)第一浮動(dòng)?xùn)艠O104a上，與此相反，負(fù)的電荷載流子、即電子注入到(漏極側(cè)的)第二浮動(dòng)?xùn)艠O104b上(參見曲線302)。亦即通過(guò)編程過(guò)程，第二(漏極側(cè)的)浮動(dòng)?xùn)艠O104b的電荷狀態(tài)通過(guò)從通道注入熱的電子(Channel HotElectron Injection(通道熱電子注入)，CHE)而改變，而第一(源極側(cè)的)浮動(dòng)?xùn)艠O104a的電荷狀態(tài)保持不變。
多位存儲(chǔ)單元100的編程過(guò)程通常通過(guò)將熱電子(Hot Electron)注入到浮動(dòng)?xùn)艠O上來(lái)實(shí)現(xiàn)，而擦除通過(guò)將熱空穴(Hot Hole)注入到浮動(dòng)?xùn)艠O上來(lái)實(shí)現(xiàn)。
圖3B中的曲線圖310以半對(duì)數(shù)曲線示出針對(duì)多位存儲(chǔ)元件或多位存儲(chǔ)單元100中的不同讀過(guò)程的漏極電流Id(即源極區(qū)106a與漏極區(qū)106b之間的電流)與施加在字線區(qū)110上或施加在控制柵極102上的電位Vwl的相關(guān)性。
用“未寫(virgen)”標(biāo)識(shí)的曲線311示出在讀出未寫的多位存儲(chǔ)元件100(即其中兩個(gè)浮動(dòng)?xùn)艠O104a和104b都未被加載的多位存儲(chǔ)元件)時(shí)的漏極電流Id與柵極電位Vwl的相關(guān)性。在這種情況下，在第二源極/漏極區(qū)106b上施加電位Vd＝2.3V，而在第一源/漏漏極區(qū)106a上施加電位VS＝0V。
用“正向讀取(forward read)”標(biāo)識(shí)的曲線312示出在正向讀取具有未被充電的源極側(cè)浮動(dòng)?xùn)艠O104a和被充電的漏極側(cè)浮動(dòng)?xùn)艠O104b的多位存儲(chǔ)元件100時(shí)的漏極電流Id與柵極電位Vwl的相關(guān)性。概念“正向讀取”說(shuō)明，電流(更確切地說(shuō)電子流)在讀出過(guò)程期間從具有低電位(VS＝0V)的第一源極/漏極區(qū)106a流向具有較高電位(Vd＝2.3V)的第二源極/漏極區(qū)106b。
換句話說(shuō)，在標(biāo)識(shí)“正向讀出”或“正向讀取”(forward read)時(shí)，方向涉及編程過(guò)程中的方向在編程多位存儲(chǔ)單元100時(shí)，例如VS＝0V和Vd＝5V(參見圖2A)。在此，電荷向第二源極/漏極區(qū)106b側(cè)(更確切地說(shuō)向漏極側(cè)浮動(dòng)?xùn)艠O104b)注入。在“正向讀取”時(shí)，例如VS＝0V和Vd＝2.3V(也就是說(shuō)，與在編程時(shí)的方向相同，可是對(duì)所注入的電荷不敏感)。
用“反向讀取(reverse read)”標(biāo)識(shí)的曲線313示出在反向讀出具有未被充電的源極側(cè)浮動(dòng)?xùn)艠O104a和被充電的漏極側(cè)浮動(dòng)?xùn)艠O104b的多位存儲(chǔ)元件100時(shí)的漏極電流Id與柵極電位Vwl的相關(guān)性。概念“反向讀出”說(shuō)明，電流(更確切地說(shuō)是電子流)在讀出過(guò)程中從具有低電位(Vd＝0V)的第二源極/漏極區(qū)106b流向具有較高電位(VS＝2.3V)的第一源極/漏極區(qū)106a。
換句話說(shuō)，在“反向讀出”或“反向讀取”(reverse read)時(shí)，方向再次涉及多位存儲(chǔ)單元100的編程過(guò)程中的方向(參見圖2A)在“反向讀取”時(shí)例如VS＝2.3V和Vd＝0V(也就是說(shuō)，與在編程時(shí)的方向相反的方向，可是對(duì)所注入的電荷敏感)。
在圖3B中示出，多位存儲(chǔ)元件100或存儲(chǔ)單元晶體管100的閾值電壓(亦即其中記錄有意義的漏極電流Id的電壓對(duì)于反向讀出過(guò)程(曲線313)比對(duì)于正向讀出過(guò)程(曲線312)高大約2伏特。因此，多位存儲(chǔ)元件100能夠良好分離兩個(gè)可被存儲(chǔ)到這兩個(gè)浮動(dòng)?xùn)艠O104a和104b上的位(Two Bit Separation(兩位分離))。
圖3C中的曲線圖320示出針對(duì)正向讀出被存儲(chǔ)到漏極側(cè)浮動(dòng)?xùn)艠O104b上的位(位2)以及反向讀出被存儲(chǔ)到源極側(cè)浮動(dòng)?xùn)艠O104a上的位(位1)的漏極電流Id與柵極電位Vwl的相關(guān)性，其中在正向讀出時(shí)，第一源極/漏極區(qū)106a具有電位VS＝0V，且第二源極/漏極區(qū)106b具有電位0.2V≤Vd≤4.2V，而其中在反向讀出時(shí)，第二源極/漏極區(qū)106b具有電位Vd＝0V，且第一源極/漏極區(qū)106a具有電位0.2V≤VS≤4.2V。
由圖3C中所示的曲線圖320中能看出，多位存儲(chǔ)元件100的閾值電壓Vth在正向讀出時(shí)隨著漏極電位Vd的增加而顯著減小，與此相反，在反向讀出時(shí)，閾值電壓Vth隨著源極電位VS的增加僅稍微減小。
剛才提及的事實(shí)也通過(guò)圖3D中所示的曲線圖330說(shuō)明，其中相對(duì)于正向讀出(曲線331“forward read”)和反向讀出(曲線332“reverse read”)的源極/漏極電壓絕對(duì)值|VS/d|(其中VS/d＝Vd-VS)繪出具有未被充電的源極側(cè)浮動(dòng)?xùn)艠O104a和被充電的漏極側(cè)浮動(dòng)?xùn)艠O104b的多位存儲(chǔ)元件100的閾值電壓Vth。在曲線圖330中示出，閾值電壓Vth對(duì)于正向讀取過(guò)程(其中Vd＞VS)隨著|VS/d|的增加強(qiáng)烈下降，與此相反，在反向讀取過(guò)程(其中Vd＜VS)中，閾值電壓Vth隨著|VS/d|的增加僅稍微下降。
下面根據(jù)圖4A到圖4J說(shuō)明用于制造根據(jù)本發(fā)明的實(shí)施例的在圖1中所示的多位存儲(chǔ)元件或存儲(chǔ)單元晶體管100的方法。
為了制造多位存儲(chǔ)元件100，如圖4A中所示，提供一襯底105，該襯底105被構(gòu)造為硅襯底。在襯底105上，在應(yīng)用離析方法的情況下構(gòu)造第一氧化物層107(也被稱為襯墊氧化物(Pad-Oxid))。作為離析方法，可以應(yīng)用諸如化學(xué)氣相淀積方法(CVD)的氣相離析方法。
可替換地，也可以通過(guò)熱氧化夠成該第一氧化物層107或襯墊氧化物107。
在襯底105中，此外通過(guò)引入摻雜原子構(gòu)造p摻雜阱區(qū)120。
摻雜借助離子植入方法(所謂的阱植入)來(lái)實(shí)現(xiàn)。所摻雜的阱區(qū)120中的摻雜物質(zhì)濃度可以為大約5×1016cm-3至5×1017cm-3。
此外，通過(guò)引入摻雜原子在襯底105中構(gòu)造n摻雜區(qū)106。由該n摻雜區(qū)106在下面的方法步驟中構(gòu)成源極/漏極區(qū)106a和106b(參見圖1)。在圖4A中所示的實(shí)施例中，n摻雜區(qū)106的構(gòu)造這樣實(shí)現(xiàn)，使得摻雜區(qū)106中的摻雜物質(zhì)濃度朝向襯底表面(亦即從“下向上”)升高。換句話說(shuō)，摻雜區(qū)106具有可變的摻雜物質(zhì)剖面，其中摻雜強(qiáng)度從下向上增加。
在圖4A中，在摻雜區(qū)106中示例性地示出七個(gè)分區(qū)，這七個(gè)分區(qū)分別具有大約恒定的摻雜強(qiáng)度。如果從下向上用1到7連續(xù)編號(hào)這些區(qū)且用Di=10nicm-3]]>標(biāo)識(shí)第i區(qū)(1≤i≤7)的摻雜強(qiáng)度，則例如適用17≤n1≤17.5，17.5≤n2≤18，18≤n3≤18.5，18.5≤n4≤19，19≤n5≤19.5，19.5≤n6≤20，20≤n7≤20.5。
在這一點(diǎn)應(yīng)注意，將摻雜區(qū)106a細(xì)分為分別具有大約恒定的摻雜強(qiáng)度的七個(gè)分區(qū)應(yīng)被理解為僅僅是示例性的。也構(gòu)造其他的摻雜物質(zhì)剖面，其中在多位存儲(chǔ)元件100的功能性方面優(yōu)化摻雜物質(zhì)剖面的準(zhǔn)確形狀或摻雜強(qiáng)度的位置相關(guān)性。
在襯底105中構(gòu)造n摻雜區(qū)106之后實(shí)現(xiàn)退火或所謂的退火，亦即加熱該摻雜區(qū)106。在此，電激活所植入的摻雜物質(zhì)。
摻雜區(qū)106與被摻雜的阱區(qū)120之間的結(jié)在圖4A中通過(guò)粗黑線130示意性地示出。
以另一方法步驟，如在圖4B中所示的那樣，例如在應(yīng)用諸如化學(xué)氣相淀積的氣相離析方法的情況下，在第一氧化物層107或襯墊氧化物107上構(gòu)造氮化物層108(也被稱為襯墊氮化物)。
以其他方法步驟，如在圖4C中那樣，在襯底105中構(gòu)造溝101′。該溝101′被構(gòu)造為U形溝101′，該U形溝101′具有垂直的側(cè)壁101a′和彎曲的底部101b′。箭頭150標(biāo)記溝101′或者彎曲的底部101b′的最深的點(diǎn)。溝101′的構(gòu)成能借助光刻方法和腐蝕方法實(shí)現(xiàn)，其中氮化物層108用作硬質(zhì)掩膜。
通過(guò)構(gòu)成溝101′，同時(shí)由摻雜區(qū)106構(gòu)成具有相應(yīng)摻雜物質(zhì)剖面的被摻雜的源極區(qū)106a以及被摻雜的漏極區(qū)106b。第一源極/漏極區(qū)106a與阱區(qū)120之間的結(jié)通過(guò)粗黑線130a來(lái)表征，第二源極/漏極區(qū)106b與阱區(qū)120之間的結(jié)相應(yīng)地通過(guò)粗黑線130b來(lái)表征。
通過(guò)構(gòu)造溝101′，此外由第一氧化物層107構(gòu)成兩個(gè)氧化物分層107a和107b，并由氮化物層108構(gòu)成兩個(gè)氮化物分層108a和108b。
以另一方法步驟能在溝101′的側(cè)壁101a′與底部101b′上構(gòu)造犧牲氧化物層(未示出)。該犧牲氧化物層在隨后的方法步驟中再次被去除。
以另一在圖4D中示出的方法步驟在溝101′的側(cè)壁101a′和底部101b′以及在氮化物分層108a和108b上構(gòu)造第二氧化物層103′。第二氧化物層103′的構(gòu)造例如通過(guò)生長(zhǎng)方法或者通過(guò)熱氧化實(shí)現(xiàn)。第二氧化物層103′的一部分顯然構(gòu)成柵極氧化物的一部分，該柵極氧化物使要以其他方法步驟構(gòu)造的浮動(dòng)?xùn)艠O區(qū)與在襯底105中所構(gòu)造的阱區(qū)120以及與第一源極/漏極區(qū)106a和第二源極/漏極區(qū)106b電絕緣。代替單個(gè)氧化物層103′也能構(gòu)造此外具有不同材料的多個(gè)(電絕緣)層。
以另一在圖4E中示出的方法步驟在第二氧化物層103′上構(gòu)造間隔層104。間隔層104的構(gòu)造例如借助離析方法實(shí)現(xiàn)，例如諸如化學(xué)氣相淀積的氣相離析方法來(lái)實(shí)現(xiàn)。間隔層104優(yōu)選地具有多晶硅材料，并且因此也被稱為聚合物隔片或者聚合物襯墊(Poly-Liner)?？商鎿Q地，間隔層104也具有諸如能導(dǎo)電的碳或者氮化鈦(TiN)的其他材料。
以另一在圖4F中示出的方法步驟，間隔層104借助干腐蝕方法各向異性地被腐蝕(所謂的隔片腐蝕)，以致由多晶硅構(gòu)造浮動(dòng)?xùn)艠O區(qū)104a和104b。在所示的例子中，構(gòu)造第一浮動(dòng)?xùn)艠O區(qū)104a和第二浮動(dòng)?xùn)艠O區(qū)104b，該第一浮動(dòng)?xùn)艠O區(qū)104a和第二浮動(dòng)?xùn)艠O區(qū)104b通過(guò)第二氧化物層103′與襯底105或與在襯底105中所構(gòu)造的被摻雜的阱區(qū)120以及第一源極/漏極區(qū)106a和第二源極/漏極區(qū)106b電絕緣。間隔層104的多晶硅材料也在溝101′的底部被腐蝕，以致構(gòu)成兩個(gè)彼此分離的浮動(dòng)?xùn)艠O區(qū)(亦即第一浮動(dòng)?xùn)艠O區(qū)104a和第二浮動(dòng)?xùn)艠O區(qū)104b)。
以另一在圖4G中示出的方法步驟在兩個(gè)浮動(dòng)?xùn)艠O區(qū)104a和104b以及在第二氧化物層103′的分層上構(gòu)造第三氧化物層103″。第三氧化物層103″的構(gòu)造能借助離析方法(例如氣相離析方法，化學(xué)氣相淀積)實(shí)現(xiàn)，可替換地例如通過(guò)熱氧化實(shí)現(xiàn)。
第三氧化物層103″與第二氧化物層103′一起這樣構(gòu)成電絕緣區(qū)103，使得在該電絕緣區(qū)103中構(gòu)造浮動(dòng)?xùn)艠O區(qū)104a和104b，參見圖4J。第二氧化物層103′和第三氧化物層103″顯然表示電絕緣區(qū)103的電絕緣分區(qū)。
以另一在圖4H中示出的方法步驟，整個(gè)面積地在圖4G中所示裝置上離析由能導(dǎo)電的材料(優(yōu)選的是多晶硅材料)制成的層121，以致用多晶硅材料填滿溝101′。在圖4H中，第二氧化物層103′和第三氧化物層103″結(jié)合成電絕緣區(qū)103。通過(guò)離析層121，在溝101′中構(gòu)造導(dǎo)電區(qū)102，該導(dǎo)電區(qū)102至少部分地被構(gòu)造在兩個(gè)浮動(dòng)?xùn)艠O區(qū)106a與106b之間，并通過(guò)電絕緣區(qū)103與這兩個(gè)浮動(dòng)?xùn)艠O區(qū)106a和106b電絕緣。換句話說(shuō)，電絕緣區(qū)103被構(gòu)造在導(dǎo)電區(qū)102上，且在電絕緣區(qū)103中所構(gòu)造的浮動(dòng)?xùn)艠O區(qū)106a和106b通過(guò)電絕緣區(qū)103彼此電絕緣和與導(dǎo)電區(qū)102電絕緣。
由層121的一部分構(gòu)成的導(dǎo)電區(qū)102顯然用作被構(gòu)造為存儲(chǔ)單元晶體管的多位存儲(chǔ)元件100的控制柵極102。
從圖4H可以看出，第一浮動(dòng)?xùn)艠O區(qū)106a至少部分地在導(dǎo)電區(qū)或控制柵極102的第一側(cè)面102a的上方被構(gòu)造，而第二浮動(dòng)?xùn)艠O區(qū)106b至少部分地在導(dǎo)電區(qū)或控制柵極102的第二側(cè)面102b上被構(gòu)造，其中第二側(cè)面102b位于第一側(cè)面102a的對(duì)面。
以其他方法步驟在能導(dǎo)電的層121上構(gòu)造硬質(zhì)掩膜(未示出)，并且在應(yīng)用光刻方法和腐蝕方法的情況下使該能導(dǎo)電的層121結(jié)構(gòu)化，以致露出電絕緣區(qū)103的部分，如圖4I中所示的那樣。在結(jié)構(gòu)化能導(dǎo)電的層121之后，保留導(dǎo)電區(qū)110，該導(dǎo)電區(qū)110也被稱為字線區(qū)110或字線110，該字線區(qū)110用于電接觸多位存儲(chǔ)元件或存儲(chǔ)單元晶體管100的導(dǎo)電區(qū)102或控制柵極102。
以其他方法步驟，通過(guò)反應(yīng)式離子腐蝕分離溝中除字線110以外的浮動(dòng)?xùn)艠O多晶硅材料。去除在字線區(qū)110上所構(gòu)造的硬質(zhì)掩膜，并且該溝除字線110之外用氧化物材料填充，由此構(gòu)成電絕緣區(qū)109a和109b，參見圖4J。此外，通過(guò)去除氧化物分層107a和107b的部分、位于其上的氮化物分層108a和108b以及被構(gòu)造在其上的電絕緣區(qū)103的分區(qū)(例如通過(guò)腐蝕方法)，露出第一源極/漏極區(qū)106a的表面的一部分以及第二源極/漏極區(qū)106b的表面的一部分。在第一源極/漏極區(qū)106a的表面的所露出的部分上構(gòu)造第一位線區(qū)111，該第一位線區(qū)111用于電接觸第一源極/漏極區(qū)106a，而在第二源極/漏極區(qū)106b的表面的所露出的部分上構(gòu)造第二位線區(qū)112，該第二位線區(qū)112用于電接觸第二源極/漏極區(qū)106b。第一位線區(qū)111通過(guò)電絕緣區(qū)103、107a、108a和109a與字線區(qū)110電絕緣，而第二位線區(qū)112通過(guò)電絕緣區(qū)103、107b、108b和109b與字線區(qū)110電絕緣。
在圖4J中示出根據(jù)上述方法步驟得到的帶有最終構(gòu)造的溝結(jié)構(gòu)101的多位存儲(chǔ)單元100，并且該多位存儲(chǔ)單元100對(duì)應(yīng)于圖1中所示的多位存儲(chǔ)元件100。
在這一點(diǎn)應(yīng)注意，在上述方法中出于清楚的原因放棄說(shuō)明諸如惰性回火或者熱氧化的溫度步驟的參數(shù)范圍?？梢栽谙鄳?yīng)的工藝技術(shù)中選擇一般常用的參數(shù)范圍。
在參考圖4A至圖4J示意性示出的用于制造帶有溝結(jié)構(gòu)101的多位存儲(chǔ)元件1 00的方法方面應(yīng)注意，在實(shí)際的工藝條件下，具有強(qiáng)n摻雜(n+)硅的區(qū)域(亦即第一源極/漏極區(qū)106a或第二源極/漏極區(qū)106b的強(qiáng)摻雜分區(qū))上的柵極氧化物通常被構(gòu)造為幾乎是具有適度摻雜的區(qū)域上的柵極氧化物的兩倍厚。這是有利的，因?yàn)檎窃谠搮^(qū)域中出現(xiàn)高的電場(chǎng)強(qiáng)度(參見圖2B)。在較厚的氧化物層中，電場(chǎng)強(qiáng)度減小。
此外應(yīng)注意，在通過(guò)熱氧化或熱生長(zhǎng)構(gòu)造犧牲氧化物層以及在構(gòu)造柵極氧化物時(shí)，柵極氧化物與硅之間的界面自動(dòng)在源極/漏極區(qū)的方向上移動(dòng)。這是有利的，因?yàn)橛纱送ǖ篱L(zhǎng)度被放大，而溝或溝結(jié)構(gòu)的開口不被放大，該開口與特征尺寸相關(guān)。
在圖1和圖4J的示意圖中，電絕緣邊緣區(qū)103c在溝結(jié)構(gòu)101的頂點(diǎn)150附近具有雙倍厚度。為此的原因是，在所示的實(shí)施例中，第三氧化物層103″在應(yīng)用離析方法的情況下被構(gòu)造(參見圖4G)。與此相反，如果第三氧化物層103″通過(guò)熱氧化被構(gòu)造，則不會(huì)產(chǎn)生上述“雙倍厚的”氧化物層的效應(yīng)。
圖5示出按照本發(fā)明的第二實(shí)施例的具有溝結(jié)構(gòu)501的多位存儲(chǔ)元件500。溝結(jié)構(gòu)501具有U形結(jié)構(gòu)，該U形結(jié)構(gòu)帶有彎曲的下分區(qū)，其中溝結(jié)構(gòu)501的最深的點(diǎn)(直觀上為溝結(jié)構(gòu)501的彎曲分區(qū)或“U”的頂點(diǎn))由用箭頭550表征。
溝結(jié)構(gòu)501具有導(dǎo)電區(qū)502以及在導(dǎo)電區(qū)502上所構(gòu)造的電絕緣區(qū)503。此外，溝結(jié)構(gòu)501具有第一浮動(dòng)?xùn)艠O區(qū)504a、第二浮動(dòng)?xùn)艠O區(qū)504b、第三浮動(dòng)?xùn)艠O區(qū)514a和第四浮動(dòng)?xùn)艠O區(qū)514b，這些浮動(dòng)?xùn)艠O區(qū)在電絕緣區(qū)503中被構(gòu)造，并通過(guò)電絕緣區(qū)503彼此電絕緣和與導(dǎo)電區(qū)502電絕緣。
四個(gè)浮動(dòng)?xùn)艠O區(qū)504a、504b、514a和514b顯然用作浮動(dòng)?xùn)艠O，用于存儲(chǔ)四個(gè)位，而導(dǎo)電區(qū)502顯然用作控制柵極，借助該控制柵極能夠控制多位存儲(chǔ)元件500中的寫、刪除和讀過(guò)程。
類似于圖1，箭頭160標(biāo)識(shí)水平軸，該水平軸垂直于導(dǎo)電區(qū)502的側(cè)壁502a、502b。箭頭170標(biāo)識(shí)的垂直軸，該垂直軸垂直于水平軸并且位于在圖5中所示出的溝結(jié)構(gòu)501的截面平面中。
在所示的實(shí)施例中，第一浮動(dòng)?xùn)艠O區(qū)504a和第三浮動(dòng)?xùn)艠O區(qū)514a至少部分地在導(dǎo)電區(qū)502的第一側(cè)面502a的上方被構(gòu)造，而第二浮動(dòng)?xùn)艠O區(qū)504b和第四浮動(dòng)?xùn)艠O區(qū)514b至少部分地在導(dǎo)電區(qū)502的第二側(cè)面502b的上方被構(gòu)造，其中第二側(cè)面502b位于第一側(cè)面502a的對(duì)面。此外，關(guān)于溝結(jié)構(gòu)的垂直軸170適用，第一浮動(dòng)?xùn)艠O區(qū)504a在第三浮動(dòng)?xùn)艠O區(qū)514a上方被構(gòu)造，而第二浮動(dòng)?xùn)艠O區(qū)504b在第四浮動(dòng)?xùn)艠O區(qū)514b上方被構(gòu)造。
四個(gè)浮動(dòng)?xùn)艠O區(qū)(浮動(dòng)?xùn)艠O)504a、504b、514a和514b具有多晶硅材料。但是可替換地，這些浮動(dòng)?xùn)艠O例如也可以具有導(dǎo)電的碳材料或者氮化硅(TiN)。
導(dǎo)電區(qū)(控制柵極)502同樣具有多晶硅材料。
電絕緣區(qū)503由氧化物材料構(gòu)造(例如二氧化硅)。因此，電絕緣區(qū)503也被稱為柵極氧化物503。
電絕緣區(qū)503一般具有介電材料。
多位存儲(chǔ)元件500具有襯底505，該襯底505被構(gòu)造為硅襯底。在襯底505中構(gòu)造第一源極/漏極區(qū)506a和第二源極/漏極區(qū)506b。溝結(jié)構(gòu)501在襯底505中這樣被構(gòu)造，使得溝結(jié)構(gòu)501至少部分地被構(gòu)造在第一源極/漏極區(qū)506a與第二源極/漏極區(qū)506b之間。溝結(jié)構(gòu)501通過(guò)電絕緣區(qū)503與襯底505或與第一源極/漏極區(qū)506a和第二源極/漏極區(qū)506b電絕緣。
第一源極/漏極區(qū)506a和第二源極/漏極區(qū)506b被摻雜，其中在兩個(gè)區(qū)中，摻雜物質(zhì)濃度朝向襯底表面(直觀地“從下向上”)增加。換句話說(shuō)，第一源極/漏極區(qū)506a或第二源極/漏極區(qū)506b分別具有可變的摻雜物質(zhì)剖面，其中摻雜強(qiáng)度從下向上增強(qiáng)。
這通過(guò)在圖5中示出的第一源極/漏極區(qū)506a或第二源極/漏極區(qū)506b的彼此上下疊置的六個(gè)分區(qū)示出，該六個(gè)分區(qū)分別具有大約恒定的摻雜物質(zhì)濃度，其中摻雜物質(zhì)濃度從最下面的分區(qū)直至最上面的分區(qū)增加。
如果將第一源極/漏極區(qū)506a或第二源極/漏極區(qū)506b的分區(qū)從下向上用1至6連續(xù)編號(hào)并用Di=10nicm-3]]>標(biāo)識(shí)第i區(qū)(1≤i≤6)的摻雜強(qiáng)度，則例如適用17.5≤n1≤18，18≤n2≤18.5，18.5≤n3≤19，19≤n4≤19.5，19.5≤n5≤20，20≤n6≤20.5。
在這一點(diǎn)應(yīng)注意，將被摻雜的源極區(qū)506a或被摻雜的漏極區(qū)506b分別細(xì)分為分別具有大約恒定的摻雜強(qiáng)度的六個(gè)分區(qū)應(yīng)被理解為僅是示例性的。也能構(gòu)造其他的摻雜物質(zhì)剖面，其中能在多位存儲(chǔ)元件500的功能性方面優(yōu)化第一源極/漏極區(qū)506a或第二源極/漏極區(qū)506b中的摻雜物質(zhì)剖面的準(zhǔn)確形狀或摻雜強(qiáng)度的位置相關(guān)性。
此外，多位存儲(chǔ)元件500具有字線區(qū)510，該字線區(qū)510至少部分地被構(gòu)造在導(dǎo)電區(qū)502或控制柵極502上。字線區(qū)502用作電接觸或驅(qū)動(dòng)控制柵極502的字線。字線區(qū)510具有多晶硅材料。
此外，多位存儲(chǔ)元件500具有第一位線區(qū)511以及第二位線區(qū)512，該第一位線區(qū)511被構(gòu)造在第一源極/漏極區(qū)506a的一部分上，，該第二位線區(qū)512被構(gòu)造在第二源極/漏極區(qū)506b的一部分上。第一位線區(qū)511和第二位線區(qū)512用作電接觸或驅(qū)動(dòng)第一源極/漏極區(qū)506a或第二源極/漏極區(qū)506b的位線。第一位線區(qū)511和第二位線區(qū)512具有多晶硅材料。
第一位線區(qū)511通過(guò)電絕緣區(qū)509a與字線區(qū)510電絕緣，而第二位線區(qū)512通過(guò)電絕緣區(qū)509b與字線區(qū)510電絕緣，其中，電絕緣區(qū)509a和509b具有氧化物材料。電絕緣區(qū)509a和509b一般具有介電材料。
此外，多位存儲(chǔ)元件500具有第三位線區(qū)513，該第三位線區(qū)513被構(gòu)造在溝結(jié)構(gòu)501的下分區(qū)上。如圖5中所示的那樣，第三位線區(qū)513部分地被構(gòu)造在溝結(jié)構(gòu)501之下，并且因而也被稱為所埋置的位線區(qū)。
第三位線區(qū)513在電絕緣區(qū)503的分區(qū)上這樣被構(gòu)造，使得該第三位線區(qū)513與導(dǎo)電區(qū)502電絕緣和四個(gè)浮動(dòng)?xùn)艠O區(qū)504a、504b、514a和514b電絕緣。
第三位線區(qū)513是n摻雜的，其中，摻雜物質(zhì)濃度在1017cm-3與1021cm-3之間，且摻雜物質(zhì)剖面在第三位線區(qū)中通過(guò)等高線表示第三位線區(qū)513中的摻雜物質(zhì)濃度從內(nèi)向外降低，換句話說(shuō)，第三位線區(qū)513的由溝結(jié)構(gòu)的表面和最內(nèi)的等高線限定的分區(qū)具有最高的摻雜物質(zhì)濃度(1021cm-3)，而第三位線區(qū)513的鄰接的分區(qū)中的摻雜物質(zhì)濃度降低。
第三位線區(qū)513的摻雜例如可以借助離子植入方法實(shí)現(xiàn)?？商鎿Q地，摻雜能通過(guò)從作為摻雜物質(zhì)源起作用的材料向外擴(kuò)散來(lái)實(shí)現(xiàn)。
位于溝結(jié)構(gòu)501、第一源極/漏極區(qū)506a和第二源極/漏極區(qū)506b之下的襯底505的分區(qū)被構(gòu)造為p摻雜的阱區(qū)520，其中，被摻雜的阱區(qū)520中的摻雜物質(zhì)濃度在5×1016cm-3與5×1017cm-3之間。
第一源極/漏極區(qū)506a與襯底505的被摻雜的阱區(qū)502之間的結(jié)通過(guò)粗線530a表示，而第二源極/漏極區(qū)506b與襯底505的被摻雜的阱區(qū)502之間的結(jié)通過(guò)粗線530b表示。結(jié)530a或530b也被稱為位線結(jié)(Bitline-Junction)。
圖5中所示的多位存儲(chǔ)元件500顯然被構(gòu)造為非易失性存儲(chǔ)單元(NVM單元)，該非易失性存儲(chǔ)單元具有溝結(jié)構(gòu)501以及用于存儲(chǔ)四個(gè)位的四個(gè)聚合物浮動(dòng)?xùn)艠O504a、504b、514a和514b(亦即由多晶硅制成的浮動(dòng)?xùn)艠O)。多位存儲(chǔ)元件500或多位存儲(chǔ)單元500顯然具有兩個(gè)垂直的MOS場(chǎng)相應(yīng)晶體管(MOSFET)，這兩個(gè)MOS場(chǎng)相應(yīng)晶體管具有三個(gè)位線區(qū)或位線511、512和513，其中第三位線513被構(gòu)造為所埋置的位線。
溝結(jié)構(gòu)501例如在60nm的特征尺寸的情況下沿水平軸160具有最大伸長(zhǎng)d4＝60nm±5nm。顯然，d4對(duì)應(yīng)于多位存儲(chǔ)元件500的特征尺寸。
此外，溝結(jié)構(gòu)501在F＝60nm的情況下沿垂直軸170例如具有最大伸長(zhǎng)200nm±15nm。
在字線510上施加正電壓時(shí)，在第一源極/漏極區(qū)506a與第三位線區(qū)513之間顯然在襯底505中或在被構(gòu)造在襯底505中的阱區(qū)520中構(gòu)造第一導(dǎo)通通道，而在第二源極/漏極區(qū)506b與第三位線區(qū)513之間在襯底505中或在被構(gòu)造在襯底505中的阱區(qū)520中構(gòu)造第二導(dǎo)通通道。
在多位存儲(chǔ)單元500的功能性方面必需例如借助計(jì)算機(jī)模擬優(yōu)化溝結(jié)構(gòu)501的表征特征的精確的尺寸，諸如優(yōu)化第一導(dǎo)電通道和第二導(dǎo)電通道的長(zhǎng)度、浮動(dòng)?xùn)艠O504a、504b、514a和514b的尺寸等。
因此在這里應(yīng)注意，上述針對(duì)多位存儲(chǔ)單元500沿水平軸160或沿垂直軸170的伸長(zhǎng)的值必須被理解為是示例性的。對(duì)于其他的特征尺寸，可以選擇相應(yīng)被修改的伸長(zhǎng)。
根據(jù)下面的圖6A至7D，示意性地更詳細(xì)地說(shuō)明圖5中所示的多位存儲(chǔ)單元500的功能方式，更準(zhǔn)確地說(shuō)是說(shuō)明編程過(guò)程和讀過(guò)程的實(shí)現(xiàn)方案。
顯然，多位存儲(chǔ)單元500具有兩個(gè)垂直晶體管(MOSFET)，這兩個(gè)垂直晶體管具有公共的控制柵極502以及公共位線(即所埋置的第三位線513)。多位存儲(chǔ)單元500的編程通過(guò)將熱電子注入到浮動(dòng)?xùn)艠O上(Channel Hot ElectronInjection)來(lái)實(shí)現(xiàn)，而刪除通過(guò)將熱空穴(Hot Hole)注入到浮動(dòng)?xùn)艠O上來(lái)實(shí)現(xiàn)。
能優(yōu)化針對(duì)寫/讀過(guò)程或刪除過(guò)程的精確的電壓條件以及多位存儲(chǔ)單元500的精確的尺寸。例如，抑制電子通過(guò)電絕緣區(qū)503的量子機(jī)械隧道(Fowler-Nordheim隧道效應(yīng))。
操作多位存儲(chǔ)單元500時(shí)的基本原理在于，在溝或溝結(jié)構(gòu)501的一側(cè)上的兩個(gè)垂直晶體管之一工作期間(例如為了執(zhí)行編程、刪除或者讀過(guò)程)，該晶體管在溝結(jié)構(gòu)501的另一側(cè)被“去活”。該晶體管的去活如下來(lái)實(shí)現(xiàn)，即“左”晶體管的情況下的所屬上位線(即第一位線區(qū)511)、“右”晶體管的情況下的第二位線區(qū)512、以及因此第一源極/漏極區(qū)506a或漏極區(qū)506b被置于與所埋置的位線513相同的電位。
圖6A示出多位存儲(chǔ)元件500中的編程過(guò)程(“編程(Program)”)，其中第一浮動(dòng)?xùn)艠O504a的電荷狀態(tài)通過(guò)注入熱電子(通過(guò)箭頭“熱電子注入(HotElectron Injection)”表征)來(lái)改變。在此，在第一源極/漏極區(qū)506a上施加大約+5V的電位，在控制柵極502上施加大約+4V的電位，而在第二源極/漏極區(qū)506b以及第三位線區(qū)513上分別施加0V的電位。
通過(guò)第一源極/漏極區(qū)506a相對(duì)于第三位線區(qū)513的正偏壓，顯然“左鄰”溝結(jié)構(gòu)的電子在第一源極/漏極區(qū)506a的方向上加速，并通過(guò)控制柵極502的正偏壓同時(shí)在溝結(jié)構(gòu)的方向上加速。在第一浮動(dòng)?xùn)艠O區(qū)504a附近，電子具有了足夠的動(dòng)能，以便通過(guò)電絕緣區(qū)503到達(dá)第一浮動(dòng)?xùn)艠O504a(箭頭“熱電子注入”)，由此第一浮動(dòng)?xùn)艠O504a的電荷狀態(tài)被改變。在第三浮動(dòng)?xùn)艠O514a附近，電子的動(dòng)能尚不足以引起將電子注入到第三浮動(dòng)?xùn)艠O514a。
由于第二源極/漏極區(qū)506b具有與第三位線區(qū)513相同的電位(即0V)，所有在“右鄰”溝結(jié)構(gòu)的區(qū)域中不發(fā)生對(duì)于位于那里的電子的任何有意義的加熱(通過(guò)雙箭頭“不加熱電子(No Heating of Electrons)”表征)，并且從而在第二浮動(dòng)?xùn)艠O504b或者第四浮動(dòng)?xùn)艠O514b上也不發(fā)生電子注入。顯然，多位存儲(chǔ)單元500的右垂直晶體管被去活。
圖6B示出與圖6A類似的多位存儲(chǔ)單元500的編程過(guò)程(“Program”)，其中第二浮動(dòng)?xùn)艠O504b的電荷狀態(tài)被改變。與圖6A不同，在圖6B中，源極區(qū)506a和漏極區(qū)506b的電位互換，以致在向第二浮動(dòng)?xùn)艠O504b上發(fā)生熱電子的注入，而多位存儲(chǔ)單元500的左垂直晶體管被去活。圖6C示出多位存儲(chǔ)單元500的另一編程過(guò)程(“Program”)，其中第三浮動(dòng)?xùn)艠O514a的電荷狀態(tài)通過(guò)注入熱電子(通過(guò)箭頭“熱電子注入(Hot Electron Injection)”表征)來(lái)改變。與圖6A中所示的編程過(guò)程相比，這里將第一源極/漏極區(qū)506a的電位(0V)和第三位線區(qū)513的電位(+5V)互換，以致顯然“左鄰”溝結(jié)構(gòu)的電子在第三位線區(qū)513的方向上加速并在第三浮動(dòng)?xùn)艠O514a的附近具有足夠高的動(dòng)能，以便到達(dá)第三浮動(dòng)?xùn)艠O514a。此外，在第二源極/漏極區(qū)506b上施加與第三位線區(qū)513上的電位相同的電位(即+5V)，以致不發(fā)生對(duì)“右鄰”溝結(jié)構(gòu)的電子的任何加熱(通過(guò)雙箭頭“不加熱電子(No Heating of Electrons)”表征)。顯然，右垂直晶體管被去活。
圖6D示出與圖6C類似的多位存儲(chǔ)單元500的編程過(guò)程(“Program”)，其中第四浮動(dòng)?xùn)艠O514b的電荷狀態(tài)被改變。與圖6C不同，在圖6D中，源極區(qū)506a的電位和漏極區(qū)506b的電位互換，以致在第四浮動(dòng)?xùn)艠O514b上發(fā)生熱電子的注入，而左垂直晶體管被去活。
圖7A示出多位存儲(chǔ)單元500中的反向讀過(guò)程(“反向讀取(ReverseRead)”)，其中確定(讀出)第一浮動(dòng)?xùn)艠O504a的電荷狀態(tài)。為此，在第一源極/漏極區(qū)506a上施加0V的電位，在第二源極/漏極區(qū)506b上施加+2V的電位，在控制柵極502上施加+3V的電位和在第三位線區(qū)513上施加+2V的電位。由于第二源極/漏極區(qū)506b具有與第三位線區(qū)513相同的電位(即+2V)，所以右垂直晶體管被去活。
圖7B示出多位存儲(chǔ)單元500中的反向讀過(guò)程(“反向讀取(ReverseRead)”)，其中類似于在圖7A中所示的情形來(lái)確定(讀出)第二浮動(dòng)?xùn)艠O504b的電荷狀態(tài)。因而與在圖7A中所示的情形不同，這里源極區(qū)506a的電位和漏極區(qū)506b的電位互換，且左垂直晶體管被去活。
圖7C示出多位存儲(chǔ)單元500中的反向讀過(guò)程(“反向讀取(ReverseRead)”)，其中確定(讀出)第三浮動(dòng)?xùn)艠O514a的電荷狀態(tài)。為此在第一源極/漏極區(qū)506a上施加+2V的電位，在第二源極/漏極區(qū)506b上施加0V的電位，在控制柵極502上施加+3V的電位和在第三位線區(qū)上施加0V的電位。由于第二源極/漏極區(qū)506b具有與第三位線區(qū)513相同的電位(即+2V)，所以右垂直晶體管被去活。
圖7D示出多位存儲(chǔ)單元500中的反向讀過(guò)程(“反向讀取(ReverseRead)”)，其中類似于在圖7C中所示的情形來(lái)確定(讀出)第四浮動(dòng)?xùn)艠O514b的電荷狀態(tài)。因而與在圖7C中所示的情形不同，這里源極區(qū)506a和漏極區(qū)506b的電位互換，并且左垂直晶體管被去活。
結(jié)合對(duì)圖7A至7D的說(shuō)明應(yīng)注意，在所述附圖中僅說(shuō)明了反向讀過(guò)程(“反向讀取(Reverse Read)”)，因?yàn)閮H該反向讀過(guò)程對(duì)于所注入的電荷敏感。
如結(jié)合具有兩個(gè)浮動(dòng)?xùn)艠O的多位存儲(chǔ)元件100已經(jīng)說(shuō)明的那樣，通常適用，在標(biāo)識(shí)“正向讀取”和“反向讀取”中，方向涉及編程方向(參見對(duì)圖3B的說(shuō)明)。
下面根據(jù)圖8A至圖8P說(shuō)明用于制造按照本發(fā)明的實(shí)施例的圖5中所示的多位存儲(chǔ)元件500或者存儲(chǔ)單元晶體管500的方法。
為了制造多位存儲(chǔ)元件500，如圖8A中所示的那樣，提高一襯底505，該襯底505被構(gòu)造為硅襯底。例如在應(yīng)用離析方法的情況下，在襯底505上構(gòu)造第一氧化物層507(也被稱為襯墊氧化物)。
作為離析方法可應(yīng)用諸如化學(xué)氣相淀積方法(CVD)的氣相離析方法。
可替換地，也能通過(guò)熱氧化構(gòu)成第一氧化物層507或襯墊氧化物507。
此外，在襯底505中通過(guò)引入摻雜原子來(lái)構(gòu)造p摻雜的阱區(qū)520。該摻雜借助離子植入方法實(shí)現(xiàn)(所謂的阱植入)，且被摻雜的阱區(qū)520中的摻雜物質(zhì)濃度在5×1016cm-3與5×1017cm-3之間。
此外通過(guò)引入摻雜原子在襯底505中構(gòu)造n摻雜區(qū)506，由該摻雜區(qū)506在后述的方法步驟中構(gòu)成源極/漏極區(qū)506a和506b(參見圖5)。在圖8A中所示的實(shí)施例中，這樣實(shí)現(xiàn)摻雜區(qū)506的構(gòu)造，使得摻雜區(qū)506中的摻雜物質(zhì)濃度朝向襯底表面(即從“下向上”)升高。換句話說(shuō)，摻雜區(qū)506具有可變的摻雜物質(zhì)剖面，其中摻雜強(qiáng)度從下向上增加。
在圖8A中，在n摻雜區(qū)506中示例性地示出六個(gè)分區(qū)，這些分區(qū)分別具有大約恒定的摻雜強(qiáng)度。如果將這些區(qū)從下向上用1至6連續(xù)編號(hào)并用Di=10nicm-3]]>標(biāo)識(shí)第i區(qū)(1≤i≤6)的摻雜強(qiáng)度，則例如適用17.5≤n1≤18，18≤n2≤18.5，18.5≤n3≤19，19≤n4≤19.5，19.5≤n5≤20，20≤n6≤20.5。
在這一點(diǎn)應(yīng)注意，將摻雜區(qū)506a細(xì)分為分別具有大約恒定的摻雜強(qiáng)度的六個(gè)分區(qū)應(yīng)被理解為僅是示例性的。也可以構(gòu)造其他的摻雜物質(zhì)剖面，其中在多位存儲(chǔ)元件500的功能性方面優(yōu)化摻雜物質(zhì)剖面的準(zhǔn)確形狀或摻雜強(qiáng)度的位置相關(guān)性。
在襯底505中構(gòu)造摻雜區(qū)506之后實(shí)現(xiàn)回火或所謂的退火，亦即實(shí)現(xiàn)加熱該摻雜區(qū)506。在此，電激活所植入的摻雜物質(zhì)。
摻雜區(qū)506與被摻雜的阱區(qū)520之間的結(jié)在圖8A中示意性地通過(guò)粗黑線530示出。
以另一方法步驟，如在圖8B中所示的那樣，例如在應(yīng)用諸如化學(xué)氣相淀積方法(CVD)的氣相離析方法的情況下，在第一氧化物層507或襯墊氧化物507上構(gòu)造氮化物層508(也被稱為襯墊氮化物)。
以其他方法步驟，如在圖8C中所示的那樣，在襯底505中構(gòu)造溝501′。該溝501′被構(gòu)造為U形溝501′，該U形溝501′具有垂直的側(cè)壁501a′和彎曲的底部501b′。箭頭550標(biāo)記溝501′或彎曲的底部501b′的最深的點(diǎn)。溝501′的構(gòu)造可以借助光刻方法和腐蝕方法實(shí)現(xiàn)，其中氮化物層508用作硬質(zhì)掩膜。
通過(guò)構(gòu)造溝501′，同時(shí)由摻雜區(qū)506構(gòu)成具有相應(yīng)摻雜物質(zhì)剖面的被摻雜的源極區(qū)506a以及被摻雜的漏極區(qū)506b。第一源極/漏極區(qū)506a與阱區(qū)520之間的結(jié)由粗線530a表征，第二源極/漏極區(qū)506b與阱區(qū)520之間的結(jié)相應(yīng)地由粗線530b表征。
此外，通過(guò)構(gòu)造溝501′，由第一氧化物層507構(gòu)成兩個(gè)氧化物分層507a和507b，并由氮化物層508或硬質(zhì)掩膜508構(gòu)成兩個(gè)氮化物分層508a和508b。
以另一方法步驟在溝501′的側(cè)壁501a′和底部501b′上構(gòu)造犧牲氧化物層(未示出)。
以另一在圖8D中示出的方法步驟構(gòu)造第三位線區(qū)513。該第三位線區(qū)513被構(gòu)造在溝501′的下分區(qū)上和部分被構(gòu)造在溝501′之下。因而，該第三位線區(qū)513顯然被構(gòu)造為所埋置的位線區(qū)。
第三位線區(qū)513被n摻雜，其中摻雜物質(zhì)濃度在1017cm-3與1021cm-3之間，并且第三位線區(qū)513中的摻雜物質(zhì)剖面通過(guò)等高線來(lái)表示第三位線區(qū)513中的摻雜物質(zhì)濃度從內(nèi)向外減少，換句話說(shuō)，第三位線區(qū)513的由溝的表面和最里面的等高線限定的分區(qū)具有最高的摻雜物質(zhì)濃度(1021cm-3)，而第三位線區(qū)513的相鄰分區(qū)中的摻雜物質(zhì)濃度減小。
第三位線區(qū)513的摻雜借助離子植入方法實(shí)現(xiàn)?？商鎿Q地，該摻雜通過(guò)從作為摻雜物質(zhì)源起作用的材料向外擴(kuò)散來(lái)實(shí)現(xiàn)。
在襯底505中構(gòu)造被摻雜的位線區(qū)513之后實(shí)現(xiàn)回火或所謂的退火，亦即實(shí)現(xiàn)加熱被摻雜的位線區(qū)513。在此，電激活所植入的摻雜物質(zhì)。
在位線退火之后去除犧牲氧化物層。
以另一方法步驟在溝501′的側(cè)壁501a′和底部501b′以及在氮化物分層508a和508b上構(gòu)造第二氧化物層503′。第二氧化物層503′的構(gòu)造優(yōu)選地通過(guò)生長(zhǎng)方法或者通過(guò)熱氧化實(shí)現(xiàn)。第二氧化物層503′的一部分顯然構(gòu)成柵極氧化物的一部分，該柵極氧化物將要以其他的方法步驟構(gòu)造的浮動(dòng)?xùn)艠O區(qū)與在襯底505中所構(gòu)造的阱區(qū)520、第一源極/漏極區(qū)506a、第二源極/漏極區(qū)506b和第三位線區(qū)513電絕緣。代替單個(gè)氧化物層503′也能構(gòu)造多個(gè)(電絕緣)層，此外，這些多個(gè)層具有不同的材料。
以另一方法步驟在第二氧化物層503′上這樣構(gòu)造由多晶硅材料制成的第一能導(dǎo)電的層514，使得溝501′用該第一多晶硅層514填滿。第一多晶硅層514的構(gòu)造優(yōu)選地借助離析方法(例如諸如化學(xué)氣相淀積的氣相離析方法)來(lái)實(shí)現(xiàn)。由第一多晶硅層514以其他的方法步驟構(gòu)成第三浮動(dòng)?xùn)艠O區(qū)514a和第四浮動(dòng)?xùn)艠O區(qū)514b(參見圖5)。可替換地，第一能導(dǎo)電層514也可以具有諸如能導(dǎo)電的碳或者氮化鈦(TiN)的另一種能導(dǎo)電材料。
在溝501′中構(gòu)造第一多晶硅層514之后通過(guò)返回腐蝕(zurueckaetzen)來(lái)去除第一多晶硅層514的一部分，以致僅在溝501′的下分區(qū)中保留層514的多晶硅材料，如在圖8E中所示的那樣。
亦即顯然構(gòu)成凹槽(Recess)，其中該凹槽的構(gòu)造借助由DRAM深溝技術(shù)(DRAM-Deep-Trench-Technologie)公知的方法實(shí)現(xiàn)。
以另一在圖8F中示出的方法步驟中在第一多晶硅層514和在第二氧化物層503′上離析第三氧化物層503″，以致溝501′重新用氧化物材料填充。
以另一在圖8G中示出的方法步驟，通過(guò)腐蝕去除第三氧化物層503″和第二氧化物層503′的部分氧化物材料，以致再次構(gòu)成凹槽(Recess)，可是其中現(xiàn)在在第一多晶硅層514上構(gòu)造第二氧化物層503′和第三氧化物層503″的氧化物材料。在通過(guò)返回腐蝕去除氧化物材料時(shí)，還露出氮化物分層508a、508b以及溝501′的側(cè)壁501a′、501b′的部分。
以另一方法步驟在所露出的氮化物分層508a和508b以及在溝501′的側(cè)壁501a′、501b′的所露出的部分上，在應(yīng)用離析方法(例如化學(xué)氣相淀積)的情況下構(gòu)造第四氧化物層503或襯墊層503，以致得到在圖8H中所示的裝置。
以另一方法步驟在第三氧化物層503″和襯墊層503上這樣構(gòu)造由多晶硅材料制成的第二能導(dǎo)電的層504，使得溝501′用第二多晶硅層504填滿。第二多晶硅層504的構(gòu)造再次優(yōu)選地借助離析方法(例如諸如化學(xué)氣相淀積的氣相離析方法)實(shí)現(xiàn)。由第二多晶硅層504以其他方法步驟構(gòu)成第一浮動(dòng)?xùn)艠O區(qū)504a和第二浮動(dòng)?xùn)艠O區(qū)504b(參見圖5)。可替換地，第二能導(dǎo)電的層504也可以具有諸如能導(dǎo)電的碳或者氮化鈦(TiN)的其他能導(dǎo)電的材料。在溝501′中構(gòu)造第二多晶硅層504之后通過(guò)返回腐蝕去除第二多晶硅層504的一部分，以致僅大約直至差一點(diǎn)到襯底表面之下用材料填充該溝501′，如在圖8I中所示的那樣。
以另一在圖8J中示出的方法步驟，在應(yīng)用腐蝕方法的情況下去除襯墊層503的所露出的區(qū)域。
溝501′通過(guò)離析由氮化物材料制成的層而被填滿，并由氮化物層通過(guò)腐蝕方法構(gòu)造隔片515，參見圖8K。
以另一在圖8L中示出的方法步驟，平行于側(cè)壁地各向異性地腐蝕隔片515，由此去除第二多晶硅層504、第三氧化物層503″和第一多晶硅層514的材料，并且露出第二氧化物層503′的分區(qū)。該腐蝕優(yōu)選地通過(guò)干腐蝕方法實(shí)現(xiàn)。
此外，通過(guò)該腐蝕構(gòu)造第一浮動(dòng)?xùn)艠O區(qū)504a、第二浮動(dòng)?xùn)艠O區(qū)504b、第三浮動(dòng)?xùn)艠O區(qū)514a和第四浮動(dòng)?xùn)艠O區(qū)514b。第一浮動(dòng)?xùn)艠O區(qū)504a和第二浮動(dòng)?xùn)艠O區(qū)504b明顯地由第二多晶硅層504的在腐蝕之后保留的材料構(gòu)成，而第三浮動(dòng)?xùn)艠O區(qū)514a和第四浮動(dòng)?xùn)艠O區(qū)514b由第一多晶硅層514的在腐蝕之后保留的材料構(gòu)成。
以另一在圖8M中示出的方法步驟去除剩余的硬質(zhì)掩膜，亦即去除兩個(gè)氮化物分層508a和508b、以及氮化物隔片515，以致露出兩個(gè)氧化物分層507a、507b，露出第一源極/漏極區(qū)506a或第二源極/漏極區(qū)506b的朝向溝501′對(duì)準(zhǔn)的側(cè)面的部分，以及露出第一浮動(dòng)?xùn)艠O區(qū)504a、第二浮動(dòng)?xùn)艠O區(qū)504b和第四氧化物層503(襯墊層503)的上表面。
以另一在圖8N中示出的方法步驟在溝501′中構(gòu)造第五氧化物層503″″，該第五氧化物層503″″被構(gòu)造在浮動(dòng)?xùn)艠O區(qū)504a、504b、514a和514b的內(nèi)側(cè)面上、在第二氧化物層503′的露出的區(qū)上以及在上述方法步驟中露出的區(qū)上(參見上述對(duì)于圖8M的說(shuō)明)。第五氧化物層503″″的構(gòu)造借助離析方法(例如化學(xué)氣相淀積)實(shí)現(xiàn)，可替換地通過(guò)熱氧化實(shí)現(xiàn)。
通過(guò)構(gòu)造第五氧化物層503″″顯然形成電絕緣區(qū)503，該電絕緣區(qū)503包圍浮動(dòng)?xùn)艠O區(qū)504a、504b、514a和514b，參見圖8O。電絕緣區(qū)503由第二氧化物層503′、第三氧化物層503″、第四氧化物層503(襯墊層503)和第五氧化物層503″″組成。浮動(dòng)?xùn)艠O區(qū)504a、504b、514a和514b通過(guò)電絕緣區(qū)503彼此電絕緣以及與第一源極/漏極區(qū)506a、第二源極/漏極區(qū)506b、所埋置的第三位線區(qū)513和阱區(qū)520電絕緣。
以另一在圖8O中示出的方法步驟在第五氧化物層503″″上這樣構(gòu)造由多晶硅制成的第三能導(dǎo)電的層521，使得填充溝501′。由該第三多晶硅層521顯然構(gòu)成溝結(jié)構(gòu)501的導(dǎo)電區(qū)502或控制柵極502以及字線區(qū)510，參見圖5。
此外，在圖8O中示出電絕緣區(qū)503，該電絕緣區(qū)503也將浮動(dòng)?xùn)艠O區(qū)504a、504b、514a和514b與第三多晶硅層521電絕緣。
以其他方法步驟結(jié)構(gòu)化第三多晶硅層521，并且通過(guò)腐蝕去除多晶硅層521的部分，以致露出電絕緣層503的位于其下的部分，參見圖8P。此外，在圖8P中示出多位存儲(chǔ)單元500的導(dǎo)電區(qū)502或控制柵極502以及字線區(qū)510。此外通過(guò)虛線501表正最終所構(gòu)造的溝結(jié)構(gòu)。此外，示出導(dǎo)電區(qū)502的第一側(cè)面502a以及位于第一側(cè)面502a的對(duì)面的第二側(cè)面502b。箭頭160表征水平軸，該水平軸垂直于導(dǎo)電區(qū)502的側(cè)面502a、502b。箭頭170表征垂直軸，該垂直軸垂直于水平軸160并位于在圖8P中示出的溝結(jié)構(gòu)501的截面平面中。
以其他的方法步驟去除電絕緣區(qū)503的露出的部分(參見圖8P)，并在第一源極/漏極區(qū)506a上構(gòu)造第一位線區(qū)511，而在第二源極/漏極區(qū)506b上構(gòu)造第二位線區(qū)512。此外，在第一位線區(qū)511與字線區(qū)510之間構(gòu)造由氧化物材料制成的電絕緣區(qū)509a，而在第二位線區(qū)512與字線區(qū)510之間構(gòu)造由氧化物材料制成的電絕緣區(qū)509b。
總共得到在圖5中示出的帶有溝結(jié)構(gòu)501的多位存儲(chǔ)單元500。
權(quán)利要求
1.多位存儲(chǔ)元件，其具有溝結(jié)構(gòu)，該溝結(jié)構(gòu)具有·導(dǎo)電區(qū)；·被構(gòu)造在導(dǎo)電區(qū)上的電絕緣區(qū)；·被構(gòu)造在電絕緣區(qū)中的第一浮動(dòng)?xùn)艠O區(qū)，該第一浮動(dòng)?xùn)艠O區(qū)至少部分地被構(gòu)造在導(dǎo)電區(qū)的第一側(cè)面的上方；·被構(gòu)造在電絕緣區(qū)中的第二浮動(dòng)?xùn)艠O區(qū)，該第二浮動(dòng)?xùn)艠O區(qū)至少部分地被構(gòu)造在導(dǎo)電區(qū)的位于第一側(cè)面的對(duì)面的第二側(cè)面的上方；·被構(gòu)造在電絕緣區(qū)中的第三浮動(dòng)?xùn)艠O區(qū)，該第三浮動(dòng)?xùn)艠O區(qū)至少部分地被構(gòu)造在導(dǎo)電區(qū)的第一側(cè)面的上方；·被構(gòu)造在電絕緣區(qū)中的第四浮動(dòng)?xùn)艠O區(qū)，該第四浮動(dòng)?xùn)艠O區(qū)至少部分地被構(gòu)造在導(dǎo)電區(qū)的第二側(cè)面的上方，其中，關(guān)于溝結(jié)構(gòu)的垂直軸·第一浮動(dòng)?xùn)艠O區(qū)被構(gòu)造在第三浮動(dòng)?xùn)艠O區(qū)的上方；·第二浮動(dòng)?xùn)艠O區(qū)被構(gòu)造在第四浮動(dòng)?xùn)艠O區(qū)的上方；和其中，·浮動(dòng)?xùn)艠O區(qū)通過(guò)電絕緣區(qū)彼此電絕緣且與導(dǎo)電區(qū)電絕緣。
2.根據(jù)權(quán)利要求
1所述的多位存儲(chǔ)元件，其中，所述溝結(jié)構(gòu)具有帶有彎曲的下分區(qū)的U形結(jié)構(gòu)。
3.根據(jù)權(quán)利要求
1所述的多位存儲(chǔ)元件，其中，所述電絕緣區(qū)具有多個(gè)電絕緣分區(qū)。
4.根據(jù)權(quán)利要求
3所述的多位存儲(chǔ)元件，其中，所述多個(gè)電絕緣分區(qū)中的至少一個(gè)沿水平軸具有6nm±1nm的最大伸長(zhǎng)，所述水平軸垂直于導(dǎo)電區(qū)的第一側(cè)面和第二側(cè)面。
5.根據(jù)權(quán)利要求
3所述的多位存儲(chǔ)元件，其中，所述電絕緣區(qū)具有電絕緣邊緣區(qū)，該電絕緣邊緣區(qū)具有6nm±1nm的厚度。
6.根據(jù)權(quán)利要求
1所述的多位存儲(chǔ)元件，其中，所述溝結(jié)構(gòu)沿垂直軸具有200nm±15nm的最大伸長(zhǎng)。
7.根據(jù)權(quán)利要求
1所述的多位存儲(chǔ)元件，其中，所述溝結(jié)構(gòu)沿水平軸具有60nm±5nm的最大伸長(zhǎng)，所述水平軸垂直于導(dǎo)電區(qū)的第一側(cè)面和第二側(cè)面。
8.根據(jù)權(quán)利要求
1所述的多位存儲(chǔ)元件，該多位存儲(chǔ)元件具有襯底，其中，·溝結(jié)構(gòu)至少部分地被構(gòu)造在襯底中；·導(dǎo)電區(qū)和浮動(dòng)?xùn)艠O區(qū)通過(guò)電絕緣區(qū)與襯底電絕緣。
9.根據(jù)權(quán)利要求
8所述的多位存儲(chǔ)元件，該多位存儲(chǔ)元件被構(gòu)造為存儲(chǔ)單元晶體管，其中，·在襯底中構(gòu)造第一源極/漏極區(qū)和第二源極/漏極區(qū)；·溝結(jié)構(gòu)至少部分地被構(gòu)造在第一源極/漏極區(qū)與第二源極/漏極區(qū)之間；·第一源極/漏極區(qū)和第二源極/漏極區(qū)與浮動(dòng)?xùn)艠O區(qū)電絕緣。
10.根據(jù)權(quán)利要求
9所述的多位存儲(chǔ)元件，其具有，·至少部分被構(gòu)造在第一源極/漏極區(qū)上的第一位線區(qū)；·至少部分被構(gòu)造在第二源極/漏極區(qū)上的第二位線區(qū)。
11.根據(jù)權(quán)利要求
9所述的多位存儲(chǔ)元件，具有至少部分被構(gòu)造在導(dǎo)電區(qū)上的字線區(qū)。
12.根據(jù)權(quán)利要求
9所述的多位存儲(chǔ)元件，其中，第一源極/漏極區(qū)和/或第二源極/漏極區(qū)被摻雜。
13.根據(jù)權(quán)利要求
12所述的多位存儲(chǔ)元件，其中，在第一源極/漏極區(qū)中和/或在第二源極/漏極區(qū)中，摻雜物質(zhì)濃度朝向襯底表面增加。
14.根據(jù)權(quán)利要求
13所述的多位存儲(chǔ)元件，其中，摻雜物質(zhì)濃度在1016cm-3與1021cm-3之間。
15.根據(jù)權(quán)利要求
10所述的多位存儲(chǔ)元件，具有至少被構(gòu)造在溝結(jié)構(gòu)的一分區(qū)上的第三位線區(qū)。
16.根據(jù)權(quán)利要求
15所述的多位存儲(chǔ)元件，其中，第三位線區(qū)這樣被構(gòu)造在電絕緣區(qū)上，使得該第三位線區(qū)與導(dǎo)電區(qū)和浮動(dòng)?xùn)艠O區(qū)電絕緣。
17.根據(jù)權(quán)利要求
15所述的多位存儲(chǔ)元件，其中，第三位線區(qū)被摻雜。
18.根據(jù)權(quán)利要求
17所述的多位存儲(chǔ)元件，其中，在第三位線區(qū)中，摻雜物質(zhì)濃度朝向襯底表面增加。
19.根據(jù)權(quán)利要求
18所述的多位存儲(chǔ)元件，其中，摻雜物質(zhì)濃度在1016cm-3與1021cm-3之間。
20.根據(jù)權(quán)利要求
8所述的多位存儲(chǔ)元件，其中，在襯底中，至少在溝結(jié)構(gòu)之下構(gòu)造被摻雜的阱區(qū)。
21.根據(jù)權(quán)利要求
20所述的多位存儲(chǔ)元件，其中，被摻雜的阱區(qū)中的摻雜物質(zhì)濃度在5×1016cm-3與5×1017cm-3之間。
22.根據(jù)權(quán)利要求
1所述的多位存儲(chǔ)元件，其中，浮動(dòng)?xùn)艠O區(qū)具有多晶硅材料和/或?qū)щ姷奶疾牧虾?或氮化鈦。
23.根據(jù)權(quán)利要求
1所述的多位存儲(chǔ)元件，其中，所述導(dǎo)電區(qū)具有多晶硅材料。
24.根據(jù)權(quán)利要求
3所述的多位存儲(chǔ)元件，其中，至少一個(gè)電絕緣分區(qū)具有氧化物材料和/或氮化物材料。
25.根據(jù)權(quán)利要求
8所述的多位存儲(chǔ)元件，其中，所述襯底具有下述材料之一·硅；·鍺；·SiGe；·砷化鎵；·磷化銦；·IV-IV-半導(dǎo)體材料；·III-V-半導(dǎo)體材料；·II-VI-半導(dǎo)體材料。
26.用于制造具有溝結(jié)構(gòu)的多位存儲(chǔ)元件的方法，其中，·在襯底中構(gòu)造溝；·在該溝中構(gòu)造導(dǎo)電區(qū)；·在導(dǎo)電區(qū)上構(gòu)造電絕緣區(qū)；·構(gòu)造第一浮動(dòng)?xùn)艠O區(qū)，該第一浮動(dòng)?xùn)艠O區(qū)至少部分地被構(gòu)造在導(dǎo)電區(qū)的第一側(cè)面的上方；·構(gòu)造第二浮動(dòng)?xùn)艠O區(qū)，該第二浮動(dòng)?xùn)艠O區(qū)至少部分地被構(gòu)造在導(dǎo)電區(qū)的第二側(cè)面的上方；·構(gòu)造第三浮動(dòng)?xùn)艠O區(qū)，該第三浮動(dòng)?xùn)艠O區(qū)至少部分地被構(gòu)造在導(dǎo)電區(qū)的第一側(cè)面的上方；·構(gòu)造第四浮動(dòng)?xùn)艠O區(qū)，該第四浮動(dòng)?xùn)艠O區(qū)至少部分地被構(gòu)造在導(dǎo)電區(qū)的第二側(cè)面的上方；其中，關(guān)于溝結(jié)構(gòu)的垂直軸·第一浮動(dòng)?xùn)艠O區(qū)被構(gòu)造在第三浮動(dòng)?xùn)艠O區(qū)的上方；·第二浮動(dòng)?xùn)艠O區(qū)被構(gòu)造在第四浮動(dòng)?xùn)艠O區(qū)的上方；和其中，這樣構(gòu)造所述浮動(dòng)?xùn)艠O區(qū)，使得所述浮動(dòng)?xùn)艠O區(qū)通過(guò)電絕緣區(qū)彼此電絕緣以及與導(dǎo)電區(qū)電絕緣。
27.根據(jù)權(quán)利要求
26所述的方法，其中，所述電絕緣區(qū)具有多個(gè)電絕緣分區(qū)。
28.根據(jù)權(quán)利要求
26所述的方法，其中，所述溝的構(gòu)造借助光刻方法和/或腐蝕方法來(lái)實(shí)現(xiàn)。
29.根據(jù)權(quán)利要求
26所述的方法，其中，所述浮動(dòng)?xùn)艠O區(qū)借助構(gòu)造至少一個(gè)間隔層來(lái)構(gòu)造，其中，至少一個(gè)間隔層至少被構(gòu)造在溝結(jié)構(gòu)的側(cè)壁的一分區(qū)的上方。
30.根據(jù)權(quán)利要求
29所述的方法，其中，所述至少一個(gè)間隔層的構(gòu)造借助離析方法來(lái)實(shí)現(xiàn)。
31.根據(jù)權(quán)利要求
29所述的方法，其中，所述至少一個(gè)間隔層具有多晶硅材料。
32.根據(jù)權(quán)利要求
26所述的方法，其中，第一源極/漏極區(qū)和第二源極/漏極區(qū)被構(gòu)造在襯底中。
33.根據(jù)權(quán)利要求
32所述的方法，其中，第一源極/漏極區(qū)和/或第二源極/漏極區(qū)被摻雜。
34.根據(jù)權(quán)利要求
33所述的方法，其中，摻雜借助離子植入方法來(lái)實(shí)現(xiàn)。
35.根據(jù)權(quán)利要求
26所述的方法，其中，在所述襯底中，至少在溝結(jié)構(gòu)之下構(gòu)造被摻雜的阱區(qū)。
36.根據(jù)權(quán)利要求
35所述的方法，其中，所述被摻雜的阱區(qū)的構(gòu)造借助離子植入方法來(lái)實(shí)現(xiàn)。
37.根據(jù)權(quán)利要求
27所述的方法，其中，至少一個(gè)電絕緣分區(qū)被構(gòu)造為氧化物層。
38.根據(jù)權(quán)利要求
27所述的方法，其中，至少一個(gè)電絕緣分區(qū)借助離析方法和/或生長(zhǎng)方法和/或氧化方法被構(gòu)造。
39.根據(jù)權(quán)利要求
26所述的方法，其中，在構(gòu)造溝之后和在構(gòu)造電絕緣區(qū)之前，至少在溝的側(cè)壁和/或底部的分區(qū)的上方構(gòu)造犧牲氧化物層。
專利摘要
提供一種具有溝結(jié)構(gòu)的多位存儲(chǔ)元件，該溝結(jié)構(gòu)具有導(dǎo)電區(qū)、被構(gòu)造在該導(dǎo)電區(qū)上的電絕緣區(qū)以及至少兩個(gè)被構(gòu)造在該電絕緣區(qū)上或被構(gòu)造在該電絕緣區(qū)中的浮動(dòng)?xùn)艠O區(qū)，其中，這些浮動(dòng)?xùn)艠O區(qū)通過(guò)電絕緣區(qū)彼此電絕緣且與導(dǎo)電區(qū)電絕緣。
文檔編號(hào)H01L29/423GK1992285SQ200610064295
公開日2007年7月4日 申請(qǐng)日期2006年11月21日
發(fā)明者F·劉 申請(qǐng)人:奇夢(mèng)達(dá)股份公司導(dǎo)出引文BiBTeX, EndNote, RefMan