專利名稱:已封裝電子器件的制作方法
技術領域：
本發(fā)明的實施例涉及具有面朝上組裝在封裝中的管芯的集成電路(IC)器件，所述管芯包括穿透襯底通孔(TSV)。
背景技術：
封裝面積(package footprint)的減小日益變得重要。如本領域中已知的,無引線封裝(例如方形扁平無引腳封裝(QFN))與引線封裝相比提供減小的尺寸和改進的性能，所述引線封裝具有從封裝側(cè)面延伸出去的引腳。常規(guī)組裝使用多個引線鍵合，用于將IC管芯在電氣上耦合到暴露在封裝體的底部周邊表面上的金屬端。如本領域中已知的，在器件 工作期間，引線鍵合表現(xiàn)為感性并且可以降低器件性能，特別是在高頻工作期間。
消除引線鍵合的替換解決方案是將IC管芯倒置組裝為倒裝芯片。然而，倒裝芯片方法不能夠?qū)C管芯或其他元件堆疊到封裝內(nèi)的主管芯(即與封裝基板(例如PCB)鄰近的管芯)的面上。而且，倒裝芯片布置會明顯減小通常在特定封裝中可用的熱耗散路徑，例如QFN封裝通常提供的大面積中心引線框架管芯焊盤，為了接觸，所述管芯焊盤被暴露在封裝的底部。

發(fā)明內(nèi)容
本發(fā)明的實施例包括已封裝的電子器件，該電子器件包括含多個TSV的IC管芯。IC管芯被面朝上鍵合到引線框架，生成用于其I/O焊盤、地焊盤和(通常還有)電源焊盤的互連，這些焊盤在IC管芯的有源頂部含半導體的表面上并且由TSV耦合到封裝的引線框架。通過本發(fā)明的實施例，消除了常規(guī)面朝上管芯組裝器件所需的鍵合引線，導致了器件性能的改善，特別是對于高頻工作。IC管芯和引線框架通常被配置為使得IC管芯的TSV與管芯焊盤和引線管腳對準。然而，可以在IC管芯的底部上使用重定向金屬層(RDL)來去除對準需求。
在本發(fā)明的實施例中，不像倒裝芯片布置，IC管芯的底部表面被鍵合到引線框架的管芯焊盤(其可以是接地的管芯焊盤)。與倒裝芯片布置相比，通過低電阻路徑和低熱阻路徑耦合到接地管芯焊盤的接地TSV的存在改善了地連接(例如到地的電阻減小)和熱耗散。
如在此使用的，術語“TSV”被寬泛地定義為包括具有用導電填充材料(例如金屬(例如銅或鎢)或簡并摻雜的半導體(例如n+或p+摻雜的硅))填充的穿透通孔的任何晶圓或IC管芯。襯底可以是含硅的襯底，例如體硅襯底、鍺硅襯底或絕緣體上的硅(SOI)襯底。TSV通孔提供從晶圓或IC管芯的底部延伸并且延伸到頂部晶圓或管芯表面上的接觸層或任何一個金屬互連層的電接觸。TSV通?？梢允怯赏自谙忍幚砘蛲自诤筇幚韥硇纬傻摹?br>在本發(fā)明的一個實施例中，封裝包括引線框架，該引線框架包括管芯焊盤和多個引線管腳，所述多個引線管腳包括圍繞該管芯焊盤的、互相電隔離并且與該管芯焊盤電隔離的第一、第二和第三引線管腳。至少第一 IC管芯以面朝上配置方式被組裝在引線框架上。IC管芯包括襯底，該襯底具有有源頂部含半導體的表面和底部表面，其中頂部含半導體的表面包括集成電路，該集成電路具有至少一個輸入焊盤、至少一個輸出焊盤、至少一個電源焊盤和至少一個地焊盤。IC管芯包括多個TSV，所述多個TSV包括導電填充材料和圍繞該導電填充材料的介電襯墊，其從含頂部半導體的表面(例如接觸層或金屬層)延伸到至少底部表面，并且通常是從底部表面延伸出一個距離，該距離在此被稱為頂端高度。對于常規(guī)管芯焊盤布置，多個TSV通常包括第一 TSV、第二 TSV、第三TSV和第四TSV，所述第一TSV將輸入焊盤耦合到第一引線管腳，所述第二 TSV將輸出焊盤耦合到第二引線管腳，所述第三TSV將電源焊盤耦合到第三引線管腳，所述第四TSV將地焊盤耦合到管芯焊盤。
在一個實施例中，公開了一種已封裝的電子器件，其特征在于，包括封裝，其包括引線框架，所述引線框架具有管芯焊盤和互相之間電隔離并且與所述管芯焊盤電隔離的多個引線管腳；以及第一集成電路管芯，其以面朝上配置方式位于所述引線框架上；所述第一集成電路管芯包括襯底，其具有頂部表面和底部表面；所述頂部表面包括電路，所述電路具有輸入焊盤、輸出焊盤、電源焊盤和地焊盤；以及具有導電材料的多個通孔，所述多個通孔從所述頂部表面穿過所述襯底延伸到所述底部表面；所述多個通孔中第一通孔和第二 通孔的導電材料將所述輸入焊盤和輸出焊盤穿過所述襯底耦合到所述多個引線管腳中相應的第一引線管腳和第二引線管腳；以及所述多個通孔中第三通孔和第四通孔的導電材料將所述電源焊盤和所述地焊盤耦合到所述多個引線管腳中相應的第三引線管腳和第四引線管腳，或耦合到所述管芯焊盤的相應的第一部分和第二部分；所述第一、第二和第三通孔包括圍繞所述導電材料的介電襯墊。
在另一個實施例中，導電材料存在于從通孔突出的集成頂端，其中突出的頂端高度在I y m和50 y m之間。
在另一個實施例中，介電襯墊延伸到突出的集成頂端的側(cè)壁上一定距離，距離是頂端高度的至少1%。
在另一個實施例中，多個通孔中的其它通孔將地焊盤耦合到多個引線管腳的同一額外引線管腳或相應的不同的額外引線管腳，或耦合到管芯焊盤的同一部分或相應的不同的部分。
在另一個實施例中，第一集成電路管芯至少部分地延伸在多個引線管腳上；第一、第二、第三和第四通孔分別與第一、第二、第三和第四引線管腳對準。
在另一個實施例中，管芯焊盤包括分離的管芯焊盤；以及電源焊盤和地焊盤被耦合到分離的管芯焊盤提供的管芯焊盤的相應的不同的第一和第二部分。
在另一個實施例中，突出的集成頂端包括焊料，焊料包括鍵合到突出的集成頂端的末端的蓋層。
在另一個實施例中，第一集成電路管芯包括金屬，金屬包括布置在底部表面上的再分布層，再分布層包括至少一個鍵合焊盤和至少一個金屬跡線，金屬跡線用于將多個通孔的至少一個的導電材料耦合到鍵合焊盤，并且鍵合焊盤接觸多個引線管腳的至少一個。
在另一個實施例中，多個通孔分別與多個引線管腳直接對準。
在另一個實施例中，第二集成電路管芯，第二集成電路管芯以倒裝芯片配置方式被安裝在第一集成電路管芯的頂部上。

[0020]圖IA是根據(jù)本發(fā)明的實施例的已封裝的電子器件沿著封裝的中心看去的剖面圖，該電子器件包括TSV，所述TSV將IC管芯的頂部表面上的焊盤連接到封裝的引線管腳(用于I/O連接)以及連接到封裝的管芯焊盤(用于地連接)。
圖IB是根據(jù)本發(fā)明的實施例的已封裝的電子器件沿著封裝的一個邊緣看去的剖面圖，該電子器件包括TSV，所述TSV將IC管芯的頂部表面上的焊盤連接到封裝的引線管腳(用于I/O連接)以及連接到封裝的管芯焊盤(用于地連接)。
圖IC示出了根據(jù)本發(fā)明的實施例的示例性引線框架，用于面朝上安裝含TSV的IC管芯，這里根據(jù)本發(fā)明的實施例，TSV提供信號I/O 、電源(P)和地(G)，其將IC管芯(未示出)的頂部面上的I/O、P和G節(jié)點在電氣上連接到用于I/O、P和G的引線框架焊盤/管腳。
圖ID示出了根據(jù)本發(fā)明的實施例的分離的管芯焊盤引線框架設計，含TSV的IC可以使用該設計形成已封裝的電子器件。
圖IE示出了另一個根據(jù)本發(fā)明的實施例的分離的管芯焊盤引線框架設計，含TSV的IC可以使用該設計形成已封裝的電子器件。
圖2是根據(jù)本發(fā)明的實施例的已封裝的電子器件沿著封裝的中心看去的剖面圖，該電子器件包括TSV，所述TSV將第一 IC管芯的頂部表面上的焊盤連接到封裝用于I/O連接的引線管腳，以及連接到用于地連接的管芯焊盤，其中堆疊的第二 IC管芯或其他電子元件被面對面地安裝到該第一 IC管芯。
圖3示出了根據(jù)本發(fā)明的實施例得到的電子器件結(jié)構的剖面圖，該電子器件結(jié)構通過在金屬覆蓋的突出的集成TSV頂端之間生成互連而形成，所述TSV頂端被焊接到封裝的引線框架的管芯焊盤。
圖4是根據(jù)本發(fā)明的實施例的管芯堆疊的電子器件沿著封裝的中心看去的剖面圖，該電子器件包括圖IA中所示的含TSV的IC管芯并且在其底部表面上具有附加的金屬RDL，所述IC管芯被安裝到基于圖IC中所示的引線框架的、包括用于P和G的分離的管芯焊盤的引線框架。
具體實施方式
本發(fā)明的實施例描述了已封裝的電子器件，該電子器件包括封裝，該封裝包括引線框架，該引線框架包括管芯焊盤和面朝上安裝在該引線框架上的第一IC管芯。IC管芯包括多個TSV，所述TSV包括導電填充材料，該材料提供從IC管芯(其包括集成電路)的頂部面上的I/O焊盤、地焊盤和(通常是)電源焊盤穿到管芯的底部面、到達封裝的引線框架管腳和管芯焊盤的互連。TSV可以包括突出的集成TSV頂端，該TSV頂端包括導電填充材料，所述材料延伸超出IC管芯的底部一個頂端長度。如在此使用的，突出的集成TSV頂端包括導電填充材料和可選的襯墊，兩者均從襯底的底部表面突出。
頂端長度通常是I U m到50 ii m,典型地是至少5 ii m。TSV還可以包括襯墊，典型的是介電襯墊，這里期望TSV電隔離。在這個詳細說明書的結(jié)尾，描述了一種用于形成TSV的示例性方法，用于形成具有介電襯墊TSV的管芯，所述TSV具有突出的集成TSV頂端，該TSV頂端從管芯的底部面突出，并且具有沿著頂端長度的一部分的介電頂端襯墊。然而，本發(fā)明的實施例也可以使用其他的工藝順序。[0030]在整個該申請中，術語“引線框架”被定義為通過環(huán)氧材料或焊球基體在機械上附著到半導體管芯并且有助于將集成電路在電氣上連接到另一電子元件的封裝成分。典型地，工業(yè)中的引線框架是由導電金屬例如銅或合金-42制成的，并且通常包含銀、金或鈀的薄涂層。然而，在該申請中，術語引線框架還指代面積陣列封裝中常用的有機襯底或內(nèi)插器。電子襯底或內(nèi)插器由具有導電路徑的絕緣材料組成，所述導電路徑穿過內(nèi)插器從一個表面延伸到相對的表面，形成電氣入口和出口路徑。
圖IA是根據(jù)本發(fā)明的實施例的已封裝的電子器件100沿著封裝的中心看去的剖面圖，該電子器件100包括封裝的引線框架130和面朝上安裝在引線框架130上的IC管芯105。IC管芯105包括襯底104，該襯底具有有源頂部含半導體的頂部表面118和底部表面119。焊盤(來自多層金屬化或接觸層中的任何一層)115、116和117(a)-(d)耦合到功能電路120的相應的節(jié)點，所述功能電路通常形成在頂部表面118之中或之上。
引線框架130包括多個I/O信號引線框架管腳，所述管腳包括管腳131、電源管腳132和位于中心的、用于安裝IC管芯105并且將其接地的管芯焊盤135?？梢钥闯?，IC管芯 105延伸超出管芯焊盤135，到達引線框架管腳131和132。多個TSV(總的稱為TSV 110)包括第一 TSV 110 (a)、第二 TSV 110(b)和 TSV 110 (c)116(例如輸入或輸出焊盤)耦合到引線管腳131，所述TSV 110(c)-(f)各自耦合其他焊盤
117(a)-(d)以安裝管芯焊盤135并且將其接地，用于IC管芯105的地連接。
TSV 110包括導電填充材料(例如銅)中心部分111和用于使導電填充材料111在電氣上與襯底104絕緣的外部介電襯墊112，并且TSV 110從含頂部半導體的表面118(例如接觸層或金屬層)延伸到至少底部表面119，且具有IC管芯105的背面上所示的暴露的突出的集成TSV頂端113，用于連接到引線框架130?？梢钥吹?，介電襯墊112延伸到突出的集成TSV頂端113的側(cè)壁上。突出的集成TSV頂端113通常具有5微米到10微米的頂端高度，該高度從襯底104的底部表面119測量起。
導電的管芯附著粘合或焊接區(qū)域141被示為與TSV 110成橫向并且位于IC管芯105的底部表面119和引線框架130的管芯焊盤135以及引線管腳之間，用于改善TSV 110和引線框架130之間的電氣和物理連接。在一個實施例中，例如對于QFN封裝，使用導電粘合材料或含焊料的材料將導電的管芯附著材料(例如Ag填充的環(huán)氧樹脂)置于管芯焊盤135和引線框架130的引線131、132上。與僅在管芯焊盤的部分上使用管芯附著粘合劑的常規(guī)QFN封裝相比，這是不同的。替換地，如下面所描述的，TSV頂端110可以具有含焊料的蓋，使得引線框架不需要焊料。在該實施例中，所示的成型塑料(mold compound) 142還可以用作底部填充劑，以進一步將IC管芯105粘合到引線框架130。這種材料類別通常被稱為成型底部填充劑。
可以看到，引線框架130的I/O引線131和132的至少一部分延伸在IC管芯105之下?？梢怨餐O計IC管芯105和引線框架130，以將TSV 110置于IC管芯105上某個位置，該位置與引線框架管腳131、132對準。替換地，如下面相對圖4所描述的，IC管芯可以包括RDL，在組裝之前使用BEOL晶圓級工藝生成所述RDL，以避免需要共同設計IC的TSV110和引線框架130，使得TSV 110的位置均與引線框架130的管腳對準。
雖然沒有示出，但是引線框架130可以包括在TSV 110的位置處的、在該引線框架頂部表面中的凹陷(dimple)，以有助于正確的放置和機械穩(wěn)定性。而且，引線框架130可以具有與TSV的頂端上的表面處理(finish)兼容的表面處理，以有助于在TSV頂端113和引線框架130之間形成有力可靠的接頭。例如，引線框架可以具有焊料表面處理，TSV頂端113可以是熟知鍵合到焊料的裸銅。替換地，在一個特定的實施例中，TSV頂端113和引線框架130可以都具有將很好鍵合在一起的Ni/Pd/Au表面處理。
在一個實施例中，封裝包括無引線封裝，例如QFN、無引線QFP、無引線SOIC或無引線TS0P。在QFN實施例中，引線框架和封裝設計可以將IC管芯以部分覆蓋的方式放置在引線框架的引線管腳上，但是仍然保持大部分管芯面積觸及接地的管芯安裝焊盤。對于QFN，如本領域已知的，管芯安裝焊盤也被暴露在封 裝的底部，以便焊料附著到印制電路板(這對于QFN封裝是常見的)，以獲得良好的熱量耗散。在另一實施例中，封裝包括引線封裝，例如S0IC、引線QFP或引線TSOP。
圖IB是圖IA中所示的本發(fā)明的已封裝的電子器件100沿著封裝的一個邊緣看去的剖面圖150，該電子器件包括沿著封裝的中心的引線框架130。TSV 100被示為將IC管芯105的頂部表面上的焊盤115、116分別連接到用于P和I/O連接的封裝的引線管腳132、131。在圖IB中提供的邊緣視圖中沒有示出到引線框架130的中心的、用于接地的管芯焊盤的TSV連接。
圖IC示出了根據(jù)本發(fā)明的實施例的示例性引線框架180，該引線框架用于面朝上安裝含TSV的IC管芯，這里TSV提供將IC管芯(未示出)的頂部面上的I/O、P和G節(jié)點在電氣上連接到用于信號I/O、P和G的引線框架焊盤/管腳的I/O、P和G。引線框架180包括分離的管芯焊盤170和用于信號I/O連接的多個較小的周邊焊盤190，所述管芯焊盤具有多個相對大的電源(P)條和地(G)條175，使得能夠進行高功率/電流密度應用。P和G條175在面積上足夠大(通常是較小周邊焊盤190的面積的至少10x(例如> 50x))，以容納多個TSV。例如，如果IC的所有P TSV管腳和G TSV管腳被組成/聚集在一起，例如通過背面RDL耦合在一起，則它們都可以連接到P和G條提供的較大的管芯焊盤區(qū)域，這將改善封裝熱性能，這對于高功率封裝可以是特別有用。
根據(jù)本發(fā)明的實施例以面朝上配置使用含TSV的IC所獲得的明顯優(yōu)勢是，由于為P/G連接所分配的TSV通常將非常小并且因此使用較少的管芯空間，因此不再需要為了大的矩形P/G焊盤而用完IC的BEOL (金屬)層中的管芯空間，所述大的矩形P/G焊盤是標準的面朝下FC-QFN封裝中所需的。雖然沒有示出，但是IC通常將包括通常與P和G條175和周邊焊盤190對準的TSV，雖然IC背面上的RDL層可以放松對準要求。如本領域已知的，這些條延伸到封裝邊緣作為要焊接到封裝基板(例如客戶的PCB)的分開的引線管腳，以耦合公共連接。
圖ID和IE各自示出了根據(jù)本發(fā)明的實施例的分離的管芯焊盤引線框架設計150和160，根據(jù)本發(fā)明的實施例的含TSV的IC可以使用所述引線框架設計來形成已封裝的電子器件。所示的P和G焊盤與圖ID和IE中示為“S”的周邊信號焊盤相比是大的焊盤，以提供改進的熱耗散。所示的P和G焊盤可以被耦合到多個TSV。
圖2是根據(jù)本發(fā)明的實施例的已封裝的電子器件200沿著封裝的中心看去的剖面圖，該電子器件包括TSV 110，所述TSV將圖IA中所示的第一(主)IC管芯105的頂部表面上的焊盤連接到用于I/O和P連接的封裝引線管腳131和132以及連接到用于地連接的管芯焊盤135，其中堆疊的第二 IC管芯或其他電子元件240面對面安裝到該第一 IC管芯105。
圖3示出了根據(jù)本發(fā)明的實施例的得到的電子器件結(jié)構的剖面圖，所述電子器件結(jié)構是通過在金屬加蓋的突出的集成TSV頂端之間生成互連來形成的，所述TSV頂端被焊接到封裝的引線框架的管芯焊盤。介電底部填充粘合劑342填充在間隙區(qū)域中。金屬蓋被示為315。在這個實施例中，互連是通過如下方式生成的導電蓋315 (例如Cu/焊料或焊料合金或Ni/焊料或焊料合金)加蓋在TSV頂端113的末端上，所述TSV頂端可以通過焊料333被焊接到管芯焊盤135和管腳131和132，之后在TSV頂端113旁的間隙區(qū)域中形成非導電底部填充粘合劑342。將焊料施加到TSV頂端113的示例性處理選擇包括直接化學Sn鍍或浸Sn鍍、使用光刻膠的鍍覆、Showa Denko Super Juffit應用工藝或SenjuPPS-Powder Prepreg覆蓋工藝(sheet process)。當含TSV的晶圓在合適的載體上時,可以對該晶圓實施這些工藝。
在一個實施例中，焊接包括回流工藝以附著IC管芯，之后是毛細管型底部填充，用于在IC管芯的底部表面和引線框架之間、在TSV頂端旁的間隙區(qū)域中形成介電底部填充 層。在另一個實施例中，該方法還包括在IC管芯的底部表面上布置層壓型底部填充薄膜，并且該焊接包括同時回流/固化工藝。在又一個實施例中，該方法還包括將無流動型底部填充薄膜布置在管芯焊盤上，其中該焊接包括同時回流/固化工藝。
圖4是根據(jù)本發(fā)明的實施例的管芯堆疊的電子器件400沿著封裝的中心看去的剖面圖，該電子器件包括圖IA中所示的IC管芯105，其包括具有突出的集成頂端113的TSV110，所述頂端113將IC管芯105的頂部表面118上的焊盤連接到類似于圖IC中所示的引線框架180的引線框架，所述IC管芯在其底部表面119上具有金屬RDL，所述引線框架包括用于P和G連接的分離的管芯焊盤170和用于I/O連接的周邊引線管腳190。所示的堆疊的管芯包括有源IC 415，其被示為附著到IC管芯105的倒裝芯片。無源元件(L，R，C)420被示為堆疊在主IC管芯105上并且相對于IC 415布置在側(cè)面。IC管芯105包括在其底部表面119上的RDL 419。雖然在圖4中沒有示出，但是可以提供額外的有源元件，以生成多芯片模塊或SiP，或堆疊的管芯(例如在存儲器IC的情況下)。
在組裝之前通常用BEOL晶圓級工藝來生成RDL 419。RDL 419可以連接任何一個TSV 110并且將橫向跡線(trace)提供到IC管芯105的底部119上的金屬焊盤421，其中金屬焊盤421被布置在與要鍵合到的引線框架管腳對準的位置上，以避免將TSV與這些位置對準的共同設計要求。這個實施例可以提供更靈活的IC管芯設計。
本發(fā)明的實施例可以使用各種組裝選擇。在一個實施例中，使用回流工藝來將IC管芯附著到引線框架，之后使用毛細管型底部填充。在另一個實施例中，將層壓型底部填充薄膜應用到IC管芯上，并且將IC管芯鍵合到引線框架可以包括同時回流/固化工藝。在又一個實施例中，無流動型底部填充被應用到管芯焊盤上，并且使用同時回流/固化工藝將IC管芯鍵合到引線框架。
下面描述了用于形成具有介電襯墊TSV的IC管芯的示例性工藝順序，所述TSV具有集成TSV頂端，所述頂端從管芯的底部面突出，并且具有沿著頂端高度的一部分的介電頂端襯墊。本發(fā)明的實施例也可以使用其他工藝順序。
通過以下步驟來常規(guī)形成嵌入式通孔在先TSV :從頂部面進行通孔刻蝕(例如通過RIE)，其深度小于襯底/晶圓的厚度，通過在該通孔中形成介電襯墊來架構通孔，之后用導電填充材料來填充通孔。通常還包括阻擋金屬層(例如Ta或TaN)，并且在一些實施例中，通常還包括種子層(例如用于銅)。接著，通常背磨晶圓以暴露嵌入式TSV的頂端。相比之下，下面所描述的工藝是示例性多步化學刻蝕工藝，該工藝處理具有嵌入式通孔在先TSV的晶圓，以形成突出的集成TSV頂端，該工藝不使用機械刻蝕，以避免TSV頂端與研磨工具接觸。在此所描述的多步化學刻蝕工藝完成襯底減薄處理，所述襯底減薄處理開始于背磨，接著典型的是化學機械拋光(CMP)，輕柔地去除(即非機械方式)嵌入式通孔在先TSV頂端的底部和機械去除工藝之后剩余的襯底的底部面之間的保護襯底的層，以形成突出的集成TSV頂端。
本發(fā)明者發(fā)現(xiàn)，避免TSV頂端與背磨工具直接物理接觸避免了或至少明顯減小了對導電填充材料、擴散阻擋層金屬(如果存在)和圍繞TSV的介電襯墊的機械損傷，也減少了或消除了弄臟底部襯底表面上的導電填充材料(例如金屬)。如在此所限定的，“化學刻蝕”是指無機械刻蝕的濕法或干法(例如等離子體)刻蝕。如果CMP工藝被配置為通過提 供在晶圓材料(例如硅)和介電襯墊之間大于10 I的選擇比而類似于化學刻蝕的作用并且因此至多具有最小機械成分，則在此所使用的“無機械刻蝕的化學刻蝕”可以包括CMP。例如，在特定的布置中，不具有磨蝕粒子的CMP工藝(例如沒有粒子具有大于等于硅石的莫氏硬度的莫氏硬度)可以提供最小機械成分。
可以使用第一背面刻蝕、以相對于襯墊的選擇比刻蝕晶圓的底部表面，以形成具有初始頂端高度為Hinitial的突出的集成TSV頂端。用于第一背面刻蝕的刻蝕選擇比通常是足夠高，以避免去除介電襯墊而暴露突出的集成TSV頂端的導電填充材料。第一背面刻蝕通常具有晶圓材料(例如硅)和介電襯墊之間大于10 I的選擇比，典型的是100 I到1000 1，或更大。小于大約10的選擇比通常將引起介電襯墊的過度損耗。
第一背面刻蝕工藝可以包括多種濕法刻蝕選擇，所述多種濕法刻蝕選擇包括季銨堿(例如通常被稱為TMAH的((CH3)4NOH ;四甲基氨氫氧化物))、K0H、膽堿、酸(例如HF、硝酸、硫酸和磷酸)的混合物。替換地，通常也可以使用干法刻蝕工藝，例如含氟的等離子體刻蝕。作為另一替換，如果CMP被配置為提供晶圓材料(例如硅)和介電襯墊之間大于10 I的選擇比，則可以使用CMP。
由第一背面刻蝕去除的晶圓的厚度范圍通常是在晶圓內(nèi)小于6%，其中晶圓之間平均變化小于5%。在第一背面刻蝕中所刻蝕的總的襯底量通常是從5 y m到50 y m。
第二背面刻蝕用于從突出的集成TSV頂端的至少末端去除介電襯墊。這個處理可以包括濕法刻蝕工藝(例如HF或稀釋的HF)或基于氟的等離子體刻蝕。介電襯墊可能從襯底的底部表面變得凹陷，在突出的集成TSV頂端的周邊上形成介電襯墊凹口，因為通常以與晶圓(例如硅)的背面表面的刻蝕速率相比明顯較大的刻蝕速率來去除介電襯墊。然而，第二背面刻蝕工藝可以被選擇為以相對于刻蝕介電襯墊的速率足夠高的速率來刻蝕襯底的底部表面，以避免或至少限制這類介電凹口的形成。
第二背面刻蝕通常應該具有刻蝕介電襯墊和刻蝕導電填充材料之間大于2 I的選擇比，典型的是大于10 I。低于大約2 I的較低的選擇比可以引起導電填充材料的過度損耗。
由第二背面刻蝕去除的介電襯墊的厚度范圍通常應該是在晶圓內(nèi)小于10%，其中在晶圓之間平均變化小于10%。介電襯墊的總的刻蝕量通常是從0. 2 i! m到10 u m。
第二背面刻蝕也可以是一系列兩個或多于兩個的刻蝕條件，其用來去除介電襯墊的全部厚度，以暴露突出的集成TSV頂端的導電填充材料的表面。導電填充材料的被暴露的表面通常應當是沒有明顯腐蝕(即氧化物)。如上面所指出的，第二背面刻蝕也可以被選擇為去除突出的集成TSV頂端的導電填充材料的表面上的阻擋金屬層(如果存在)。
第三背面刻蝕用于從襯底的底部表面去除襯底材料(例如硅)，以實現(xiàn)所期望的TSV頂端高度。如上面所描述的，頂端高度通?？梢允菑腎 y m到50 ii m的范圍，并且典型的是依賴于特定封裝設計的相隔距離(standoff distance)和用來將TSV鍵合到工件的焊點而選擇。第三背面刻蝕工藝具有對導電填充材料的選擇比，并且通常還具有對介電襯墊的選擇比。得到的在集成TSV頂端上的介電襯墊(在此稱為介電頂端襯墊)的高度具有高度Hdielectric0 Hdielectric通常范圍從0. Ium到50 u m,并且典型的是頂端高度的10%到90%，例如3 ii m到頂端高度減去3 ii m。突出的集成TSV頂端可以包括暴露的頂端部分，其包括在突出的集成TSV頂端的末端上的暴露的導電填充材料。從而,暴露的頂端部分延伸超過介電頂端襯墊?！?br>與第一背面刻蝕類似，第三背面刻蝕工藝通常具有晶圓材料(例如硅)和介電襯墊之間大于10 I的選擇比，并且典型的是100 I到1000 1，或更大，并且可以包括具有各種選擇的濕法刻蝕，所述各種選擇包括TMAH、K0H、膽堿、酸(例如HF、硝酸、硫酸和磷酸)的混合物。替換地，通常可以使用干法刻蝕工藝，例如含氟的等離子體刻蝕。作為另一替換，如果CMP被配置為提供晶圓材料(例如硅)和介電襯墊之間大于10 I的選擇比，則可以使用CMP。
第三背面刻蝕通常提供襯底(例如硅)刻蝕和TSV的導電填充材料之間大于2 I的選擇比，典型的是大于10 I的選擇比。較低的選擇比可以引起導電填充材料的過度損耗。
本發(fā)明的實施例可以被集成到多種工藝流程中，以形成多種器件和相關產(chǎn)品。半導體襯底可以包括在其中的各種元件和/或在其上的各種層。這些可以包括阻擋層、其他介電層、器件結(jié)構、有源元件和無源元件(包括源極區(qū)域、漏極區(qū)域、位線、基極、發(fā)射極、集電極、導電線、導電通孔等)。而且，本發(fā)明可以用在多種工藝中，包括雙極、CM0S、BiCM0S和MEMS。
本發(fā)明涉及的本領域技術人員應理解，有許多其他實施例和修改落入所主張的發(fā)明的范圍內(nèi)。
權利要求
1.一種已封裝的電子器件，其特征在于，包括 封裝，其包括引線框架，所述引線框架具有管芯焊盤和互相之間電隔離并且與所述管芯焊盤電隔離的多個引線管腳；以及 第一集成電路管芯，其以面朝上配置方式位于所述引線框架上；所述第一集成電路管芯包括 襯底，其具有頂部表面和底部表面；所述頂部表面包括電路，所述電路具有輸入焊盤、輸出焊盤、電源焊盤和地焊盤；以及 具有導電材料的多個通孔，所述多個通孔從所述頂部表面穿過所述襯底延伸到所述底部表面；所述多個通孔中第一通孔和第二通孔的導電材料將所述輸入焊盤和輸出焊盤穿過所述襯底耦合到所述多個引線管腳中相應的第一引線管腳和第二引線管腳；以及所述多個通孔中第三通孔和第四通孔的導電材料將所述電源焊盤和所述地焊盤耦合到所述多個引線管腳中相應的第三引線管腳和第四引線管腳，或耦合到所述管芯焊盤的相應的第一部分和第二部分；所述第一、第二和第三通孔包括圍繞所述導電材料的介電襯墊。
2.根據(jù)權利要求
I所述的已封裝的電子器件，其特征在于，其中所述導電材料存在于從所述通孔突出的集成頂端，其中突出的頂端高度在I y m和50 ii m之間。
3.根據(jù)權利要求
2所述的已封裝的電子器件，其特征在于，其中所述介電襯墊延伸到所述突出的集成頂端的側(cè)壁上一定距離，所述距離是所述頂端高度的至少I %。
4.根據(jù)權利要求
I所述的已封裝的電子器件，其特征在于，其中所述多個通孔中的其它通孔將所述地焊盤耦合到所述多個引線管腳的同一額外引線管腳或相應的不同的額外引線管腳，或耦合到所述管芯焊盤的同一部分或相應的不同的部分。
5.根據(jù)權利要求
I所述的已封裝的電子器件，其特征在于，其中所述第一集成電路管芯至少部分地延伸在所述多個引線管腳上；所述第一、第二、第三和第四通孔分別與所述第一、第二、第三和第四引線管腳對準。
6.根據(jù)權利要求
I所述的已封裝的電子器件，其特征在于，其中所述管芯焊盤包括分離的管芯焊盤；以及所述電源焊盤和所述地焊盤被耦合到所述分離的管芯焊盤提供的所述管芯焊盤的所述相應的不同的第一和第二部分。
7.根據(jù)權利要求
2所述的已封裝的電子器件，其特征在于，其中所述突出的集成頂端包括焊料，所述焊料包括鍵合到所述突出的集成頂端的末端的蓋層。
8.根據(jù)權利要求
7所述的已封裝的電子器件，其特征在于，其中所述第一集成電路管芯包括金屬，所述金屬包括布置在所述底部表面上的再分布層，所述再分布層包括至少ー個鍵合焊盤和至少ー個金屬跡線，所述金屬跡線用于將所述多個通孔的至少ー個的導電材料耦合到所述鍵合焊盤，并且所述鍵合焊盤接觸所述多個引線管腳的至少ー個。
9.根據(jù)權利要求
8所述的已封裝的電子器件，其特征在于，其中所述多個通孔分別與所述多個引線管腳直接對準。
10.根據(jù)權利要求
9所述的已封裝的電子器件，其特征在于，還包括第二集成電路管芯，所述第二集成電路管芯以倒裝芯片配置方式被安裝在所述第一集成電路管芯的頂部上。
專利摘要
本實用新型公開一種已封裝電子器件，其包括具有引線框架的封裝，該引線框架具有管芯焊盤和互相之間電隔離并且與該管芯焊盤電隔離的多個引線管腳；以及第一集成電路管芯，其以面朝上配置方式位于該引線框架上；該第一集成電路管芯包括襯底，其具有頂部表面和底部表面；該頂部表面包括電路，該電路具有輸入焊盤、輸出焊盤、電源焊盤和地焊盤；以及具有導電材料的多個通孔，該多個通孔從該頂部表面穿過該襯底延伸到該底部表面。本實用新型公開的已封裝的電子器件改善了地連接和熱耗散。
文檔編號H01L23/12GKCN202534641SQ200990100242
公開日2012年11月14日 申請日期2009年5月12日
發(fā)明者G·P·莫里森, M·穆爾圖扎, R·鄧恩, S·S·肖漢, T·D·博尼費爾德 申請人:德克薩斯儀器股份有限公司導出引文BiBTeX, EndNote, RefMan