本發(fā)明涉及半導體，尤其涉及一種提升sic晶圓片內(nèi)閾值電壓一致性的方法。

背景技術(shù)：

1、在電力電子行業(yè)的發(fā)展過程中，半導體技術(shù)起到了決定性作用。其中，功率半導體器件一直被認為是電力電子設(shè)備的關(guān)鍵組成部分。隨著電力電子技術(shù)在工業(yè)、醫(yī)療、交通、消費等行業(yè)的廣泛應用，功率半導體器件直接影響著這些電力電子設(shè)備的成本和效率。功率半導體器件幾乎用于所有的電子制造業(yè)，包括計算機領(lǐng)域的筆記本、pc、服務器、顯示器以及各種外設(shè)；網(wǎng)絡(luò)通信領(lǐng)域的手機、電話以及其它各種終端和局端設(shè)備。常用的功率器件包括二極管，mosfet、igbt等。硅基器件經(jīng)過幾十年的發(fā)展，由于其材料特性限制已經(jīng)很難繼續(xù)提升性能，因此第三代半導體材料sic由于材料特性優(yōu)于硅材料被廣泛研究。

2、碳化硅mosfet屬于新型的功率半導體器件，由于碳化硅材料高擊穿電場，高飽和漂移速度，碳化硅mosfet具有高擊穿電壓和高頻特性。與傳統(tǒng)的硅基mosfet相比，碳化硅mosfet具有更高的工作頻率、更低的導通電阻和開關(guān)損耗，并且具有更好的?高溫穩(wěn)定性。這些特性使得碳化硅mosfet在?電力電子系統(tǒng)中具有更高的效率和可靠性。

3、目前，碳化硅晶圓制造主要在6寸晶圓產(chǎn)線進行，由于碳化硅材料片內(nèi)摻雜濃度的一致性差異、以及晶圓制作過程中晶圓片內(nèi)柵氧厚度差異等原因，導致碳化硅晶圓在制造完成后片內(nèi)的閾值電壓參數(shù)差異比較大，閾值電壓參數(shù)的一致性比較差，影響最后生產(chǎn)出來的sic?mosfet的整體性能、壽命和可靠性。

4、在實現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在如下問題：

5、現(xiàn)有的碳化硅晶圓在制造完成后晶圓片內(nèi)的閾值電壓差異比較大，閾值電壓的一致性較差。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的在于提供一種提升sic晶圓片內(nèi)閾值電壓一致性的方法，以解決現(xiàn)有技術(shù)中存在的碳化硅晶圓在制造完成后晶圓片內(nèi)的閾值電壓差異比較大，閾值電壓的一致性較差的技術(shù)問題。

2、本發(fā)明提供的諸多技術(shù)方案中的優(yōu)選技術(shù)方案所能產(chǎn)生的諸多技術(shù)效果詳見下文闡述。

3、為實現(xiàn)上述目的，本發(fā)明提供了以下技術(shù)方案：

4、本發(fā)明提供的一種提升sic晶圓片內(nèi)閾值電壓一致性的方法，包括：

5、對sic晶圓中的每個芯片進行測試，得到測試參數(shù)，并對所述測試參數(shù)進行分析，得到閾值電壓參數(shù)差異分布圖，其中，所述測試參數(shù)包括每個所述芯片的坐標以及每個所述芯片的閾值電壓；

6、對所述閾值電壓參數(shù)差異分布圖進行分析，得到掩膜區(qū)域和非掩膜區(qū)域，并計算所述掩膜區(qū)域和非掩膜區(qū)域之間的閾值電壓差值；

7、基于所述掩膜區(qū)域，制作閾值電壓掩膜板；

8、在制造sic晶圓流片的過程中，在所述sic晶圓流片完成第零層之后，使用所述閾值電壓掩膜板做掩蔽，并根據(jù)所述閾值電壓差值往所述sic晶圓流片中未被所述閾值電壓掩膜板掩蔽的區(qū)域注入相應劑量的p型元素。

9、可選的，所述對所述測試參數(shù)進行分析，得到閾值電壓參數(shù)差異分布圖，包括：

10、對每個所述芯片的坐標和每個所述芯片的閾值電壓進行數(shù)據(jù)分析，得到閾值電壓按照坐標排布的map圖；

11、根據(jù)閾值電壓的數(shù)值大小對所述map圖進行色階填充，得到閾值電壓參數(shù)差異分布圖。

12、可選的，所述對每個所述芯片的坐標和每個所述芯片的閾值電壓進行數(shù)據(jù)分析，包括：

13、使用數(shù)據(jù)透視表功能對每個所述芯片的坐標和每個所述芯片的閾值電壓進行數(shù)據(jù)分析。

14、可選的，所述對sic晶圓中的每個芯片進行測試，得到測試參數(shù)，包括：

15、使用探針臺對所述sic晶圓中的每個芯片進行cp測試，得到每個所述芯片的測試參數(shù)。

16、可選的，所述對所述閾值電壓參數(shù)差異分布圖進行分析，得到掩膜區(qū)域和非掩膜區(qū)域，包括：

17、基于所述閾值電壓參數(shù)差異分布圖分析，得到閾值電壓差異區(qū)域，其中，所述閾值電壓差異區(qū)域根據(jù)所述閾值電壓的高低，分為高閾值電壓區(qū)域、中閾值電壓區(qū)域和低閾值電壓區(qū)域；

18、將所述高閾值電壓區(qū)域和中閾值電壓區(qū)域進行區(qū)域整合，得到所述掩膜區(qū)域；

19、將所述低閾值電壓區(qū)域進行區(qū)域整合，得到所述非掩膜區(qū)域。

20、可選的，所述得到掩膜區(qū)域和非掩膜區(qū)域之間的閾值電壓差值，包括：

21、計算所述掩膜區(qū)域的平均閾值電壓值；

22、計算所述非掩膜區(qū)域的平均閾值電壓值；

23、使用掩膜區(qū)域的平均閾值電壓值減去所述非掩膜區(qū)域的平均閾值電壓值，得到所述掩膜區(qū)域和非掩膜區(qū)域之間的閾值電壓差值。

24、可選的，所述基于所述掩膜區(qū)域，制作閾值電壓掩膜板，包括：

25、根據(jù)所述掩膜區(qū)域確定掩膜板的所需直徑；

26、根據(jù)所述掩膜板的所需直徑制作出閾值電壓掩膜板。

27、可選的，所述在所述sic晶圓流片完成第零層之后，使用所述閾值電壓掩膜板做掩蔽，并根據(jù)所述閾值電壓差值往所述sic晶圓流片中未被所述閾值電壓掩膜板掩蔽的區(qū)域注入相應劑量的p型元素，包括：

28、在所述sic晶圓流片完成第零層之后，使用所述閾值電壓掩膜板在所述sic晶圓流片上做掩蔽；

29、根據(jù)所述閾值電壓差值和仿真結(jié)果計算出所述sic晶圓流片中未被所述閾值電壓掩膜板掩蔽的區(qū)域所需的注入劑量；

30、往所述sic晶圓流片中未被所述閾值電壓掩膜板掩蔽的區(qū)域中注入相應劑量的p型元素。

31、可選的，所述往所述sic晶圓流片中未掩蔽的區(qū)域注入相應劑量的p型元素時，注入能量為200kev-500kev。

32、可選的，所述p型元素為ai離子。

33、實施本發(fā)明上述技術(shù)方案中的一個技術(shù)方案，具有如下優(yōu)點或有益效果：

34、在本實施例中，對sic晶圓中的每個芯片進行測試，得到測試參數(shù)，并對測試參數(shù)進行分析，得到閾值電壓參數(shù)差異分布圖，其中，測試參數(shù)包括每個芯片的坐標以及每個芯片的閾值電壓；對閾值電壓參數(shù)差異分布圖進行分析，得到掩膜區(qū)域和非掩膜區(qū)域，并計算掩膜區(qū)域和非掩膜區(qū)域之間的閾值電壓差值；基于掩膜區(qū)域，制作閾值電壓掩膜板；在制造sic晶圓流片的過程中，在sic晶圓流片完成第零層之后，使用閾值電壓掩膜板在sic晶圓流片上做掩蔽，并根據(jù)閾值電壓差值往sic晶圓流片中未被閾值電壓掩膜板掩蔽的區(qū)域中注入p型元素。本實施例根據(jù)晶圓中芯片實際的測試情況分析出掩膜區(qū)域和非掩膜區(qū)域，并根據(jù)掩膜區(qū)域制作閾值電壓掩膜板，在后續(xù)sic晶圓流片的過程中，使用閾值電壓掩膜板做掩蔽，往未被所述閾值電壓掩膜板掩蔽的區(qū)域進行p型元素注入，提升表面溝道處的離子濃度的同時，提升了晶圓外緣處的閾值電壓，最終提升晶圓片內(nèi)閾值電壓一致性。

技術(shù)特征：

1.一種提升sic晶圓片內(nèi)閾值電壓一致性的方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的提升sic晶圓片內(nèi)閾值電壓一致性的方法，其特征在于，所述對所述測試參數(shù)進行分析，得到閾值電壓參數(shù)差異分布圖，包括：

3.根據(jù)權(quán)利要求2所述的提升sic晶圓片內(nèi)閾值電壓一致性的方法，其特征在于，所述對每個所述芯片的坐標和每個所述芯片的閾值電壓進行數(shù)據(jù)分析，包括：

4.根據(jù)權(quán)利要求1所述的提升sic晶圓片內(nèi)閾值電壓一致性的方法，其特征在于，所述對sic晶圓中的每個芯片進行測試，得到測試參數(shù)，包括：

5.根據(jù)權(quán)利要求1所述的提升sic晶圓片內(nèi)閾值電壓一致性的方法，其特征在于，所述對所述閾值電壓參數(shù)差異分布圖進行分析，得到掩膜區(qū)域和非掩膜區(qū)域，包括：

6.根據(jù)權(quán)利要求1所述的提升sic晶圓片內(nèi)閾值電壓一致性的方法，其特征在于，所述得到掩膜區(qū)域和非掩膜區(qū)域之間的閾值電壓差值，包括：

7.根據(jù)權(quán)利要求1所述的提升sic晶圓片內(nèi)閾值電壓一致性的方法，其特征在于，所述基于所述掩膜區(qū)域，制作閾值電壓掩膜板，包括：

8.根據(jù)權(quán)利要求1所述的提升sic晶圓片內(nèi)閾值電壓一致性的方法，其特征在于，所述在所述sic晶圓流片完成第零層之后，使用所述閾值電壓掩膜板做掩蔽，并根據(jù)所述閾值電壓差值往所述sic晶圓流片中未被所述閾值電壓掩膜板掩蔽的區(qū)域注入相應劑量的p型元素，包括：

9.根據(jù)權(quán)利要求8所述的提升sic晶圓片內(nèi)閾值電壓一致性的方法，其特征在于，所述往所述sic晶圓流片中未掩蔽的區(qū)域注入相應劑量的p型元素時，注入能量為200kev-500kev。

10.根據(jù)權(quán)利要求8所述的提升sic晶圓片內(nèi)閾值電壓一致性的方法，其特征在于，所述p型元素為ai離子。

技術(shù)總結(jié)
本發(fā)明公開了一種提升SiC晶圓片內(nèi)閾值電壓一致性的方法，該方法包括：對SiC晶圓中的每個芯片進行測試，得到測試參數(shù)，并對測試參數(shù)進行分析，得到閾值電壓參數(shù)差異分布圖，其中，測試參數(shù)包括每個芯片的坐標以及每個芯片的閾值電壓；對閾值電壓參數(shù)差異分布圖進行分析，得到掩膜區(qū)域和非掩膜區(qū)域，并計算掩膜區(qū)域和非掩膜區(qū)域之間的閾值電壓差值；基于掩膜區(qū)域，制作閾值電壓掩膜板；在制造SiC晶圓流片的過程中，在SiC晶圓流片完成第零層之后，使用閾值電壓掩膜板做掩蔽，并根據(jù)閾值電壓差值往SiC晶圓流片中未被閾值電壓掩膜板掩蔽的區(qū)域注入相應劑量的P型元素。本方法提升了晶圓外緣處的閾值電壓，最終提升晶圓片內(nèi)閾值電壓一致性。

技術(shù)研發(fā)人員：楊承晉,劉勇強,楊嘯,李佩珊,劉旭
受保護的技術(shù)使用者：深圳市森國科科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/23