本發(fā)明涉及mosfet器件，尤其涉及一種超結(jié)mosfet器件及制備方法。

背景技術(shù)：

1、與傳統(tǒng)mosfet器件相比，超結(jié)（super?junction，簡稱sj）mosfet（metal?oxidesemiconductor?field?effect?transistor，金屬氧化物半導(dǎo)體場效應(yīng)晶體管）存在一個特性是，通過p柱保持器件的阻斷能力，p柱提供局域的電荷補償，從而確保整個器件的電場較低。同時，在n摻雜垂直電子傳導(dǎo)路徑中可使用更高的摻雜濃度。因此，超結(jié)mosfet不但具有超強(qiáng)的阻斷能力、高的擊穿電壓，還具有超低的導(dǎo)通電阻。

2、然而，現(xiàn)有的超結(jié)mosfet器件的單脈沖雪崩擊穿能量（energy?during?avalanchefor?single?pulse，簡稱eas）較差，擊穿時電場可能會靠近器件的表面，從而影響器件表面柵氧的質(zhì)量，造成器件的損壞。如此，現(xiàn)有的超結(jié)mosfet器件存在可靠性和穩(wěn)定性較低的問題。

技術(shù)實現(xiàn)思路

1、本申請實施例通過提供一種超結(jié)mosfet器件及制備方法，解決了現(xiàn)有技術(shù)中現(xiàn)有的超結(jié)mosfet器件的單脈沖雪崩擊穿能量較差，引發(fā)現(xiàn)有的超結(jié)mosfet器件的可靠性和穩(wěn)定性較低的技術(shù)問題，實現(xiàn)了提高超結(jié)mosfet器件的可靠性和穩(wěn)定性，使器件具有更好的雪崩耐量，反向恢復(fù)電荷更少，導(dǎo)通電阻更低，正向特性更好等優(yōu)勢的技術(shù)效果。

2、第一方面，本發(fā)明實施例提供一種超結(jié)mosfet器件，包括：襯底、m層外延層、截止層、阱區(qū)、源極金屬層、柵極和漏極金屬層；

3、所述m層外延層位于所述襯底之上；

4、所述截止層位于所述m層外延層之上；

5、所述截止層內(nèi)的左右兩個區(qū)域分別設(shè)有一個所述阱區(qū)；

6、所述源極金屬層和所述柵極均位于所述截止層之上，所述源極金屬層位于所述阱區(qū)之上，所述柵極位于所述源極金屬層之間，且所述柵極覆蓋所述阱區(qū)之間的間隔區(qū)域和所述阱區(qū)的部分區(qū)域，所述漏極金屬層位于所述襯底之下；

7、其中，每層所述外延層設(shè)有一個浮空p+區(qū)，每層所述外延層的浮空p+區(qū)與一個所述阱區(qū)對應(yīng)設(shè)置，相鄰兩層所述外延層的浮空p+區(qū)為交錯設(shè)置，m為大于0的偶數(shù)。

8、可選的，m層所述外延層包括：按照所述襯底至所述截止層的方向，依次層疊設(shè)置的第一外延區(qū)的外延層、第二外延區(qū)的外延層和第三外延區(qū)的外延層，其中，每個外延區(qū)的外延層的層數(shù)為偶數(shù)，m層所述外延層用于通過增加某個外延區(qū)的外延層的浮空p+區(qū)的厚度，確定該外延區(qū)為目標(biāo)承壓區(qū)。

9、可選的，在所述第一外延區(qū)的浮空p+區(qū)的厚度大于所述第二外延區(qū)的浮空p+區(qū)的厚度，且所述第二外延區(qū)的浮空p+區(qū)的厚度和所述第三外延區(qū)的浮空p+區(qū)的厚度一致的情形下，所述第一外延區(qū)為所述目標(biāo)承壓區(qū)，所述第一外延區(qū)用于提高抗沖擊能力。

10、可選的，在所述第二外延區(qū)的浮空p+區(qū)的厚度大于所述第一外延區(qū)的浮空p+區(qū)的厚度，且所述第一外延區(qū)的浮空p+區(qū)的厚度和所述第三外延區(qū)的浮空p+區(qū)的厚度一致的情形下，所述第二外延區(qū)為所述目標(biāo)承壓區(qū)，所述第二外延區(qū)用于提高擊穿電壓。

11、可選的，在所述第三外延區(qū)的浮空p+區(qū)的厚度大于所述第一外延區(qū)的浮空p+區(qū)的厚度，且所述第一外延區(qū)的浮空p+區(qū)的厚度和所述第二外延區(qū)的浮空p+區(qū)的厚度一致的情形下，所述第三外延區(qū)為所述目標(biāo)承壓區(qū)，所述第三外延區(qū)用于降低導(dǎo)通電阻。

12、可選的，所述目標(biāo)承壓區(qū)中的浮空p+區(qū)的厚度呈依次逐漸減小設(shè)置，所述目標(biāo)承壓區(qū)中的最小的外延層的浮空p+區(qū)厚度與除所述目標(biāo)承壓區(qū)之外的外延區(qū)的外延層的浮空p+區(qū)的厚度一致。

13、可選的，在每層所述外延層中，所述外延層的浮空p+區(qū)的厚度與所述外延層的厚度一致。

14、可選的，所述阱區(qū)包括：p阱區(qū)、n+接觸區(qū)和p+接觸區(qū)；

15、所述p阱區(qū)位于所述截止層內(nèi)，所述n+接觸區(qū)和所述p+接觸區(qū)位于所述p阱區(qū)內(nèi)，所述n+接觸區(qū)的表面、所述p+接觸區(qū)的表面、所述p阱區(qū)的表面和所述截止層的表面位于同一水平面；

16、所述n+接觸區(qū)對應(yīng)設(shè)置在所述柵極和所述源極金屬層之下；

17、所述p+接觸區(qū)接觸所述n+接觸區(qū)，且所述p+接觸區(qū)對應(yīng)設(shè)置在所述源極金屬層之下。

18、可選的，還包括：鈍化層，所述鈍化層位于所述柵極和所述源極金屬層之間，且所述鈍化層包裹住所述柵極；

19、所述柵極包括：柵氧層和多晶硅柵；

20、所述柵氧層位于所述截止層之上，所述柵氧層位于所述源極金屬層之間，且所述柵氧層覆蓋所述阱區(qū)之間的間隔區(qū)域和所述阱區(qū)的部分區(qū)域；

21、所述多晶硅柵位于所述柵氧層之上。

22、基于同一發(fā)明構(gòu)思，第二方面，本發(fā)明還提供一種超結(jié)mosfet器件的制備方法，用于制備如第一方面所述的超結(jié)mosfet器件，所述方法包括：

23、在襯底之上形成m層外延層；

24、在所述m層外延層之上形成截止層；

25、在所述截止層內(nèi)的左右兩個區(qū)域分別設(shè)有一個阱區(qū)；

26、在所述截止層之上形成源極金屬層和柵極，所述源極金屬層位于所述阱區(qū)之上，所述柵極位于所述源極金屬層之間，且所述柵極覆蓋所述阱區(qū)之間的間隔區(qū)域和所述阱區(qū)的部分區(qū)域；

27、在所述襯底之下形成漏極金屬層；

28、其中，每層所述外延層設(shè)有一個浮空p+區(qū)，每層所述外延層的浮空p+區(qū)與一個所述阱區(qū)對應(yīng)設(shè)置，相鄰兩層所述外延層的浮空p+區(qū)為交錯設(shè)置，m為大于0的偶數(shù)。

29、本發(fā)明實施例中的一個或多個技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點：

30、在本發(fā)明實施例中，m層外延層位于襯底之上，m為大于0的偶數(shù)。截止層位于m層外延層之上，在截止層內(nèi)的左區(qū)域和右區(qū)域各設(shè)有一個景區(qū)。源極金屬層和柵極均位于截止層之上，源極金屬層位于阱區(qū)之上。柵極位于源極金屬層之間，且柵極覆蓋阱區(qū)之間的間隔區(qū)域和阱區(qū)的部分區(qū)域。漏極金屬層位于襯底之下。如此，實現(xiàn)整個超結(jié)mosfet器件結(jié)構(gòu)。在整個器件中，每層外延層設(shè)有一個浮空p+區(qū)，每層外延層的浮空p+區(qū)與一個阱區(qū)對應(yīng)設(shè)置，相鄰兩層外延層的浮空p+區(qū)為交錯設(shè)置。m層外延層中的浮空p+區(qū)呈左右交替排列，實現(xiàn)更好的電荷平衡。通過浮空p+區(qū)的設(shè)置，能精準(zhǔn)控制器件的擊穿位置，提高器件的雪崩耐量，避免損失柵氧層，提升器件的可靠性和穩(wěn)定性。并且，由于浮空p+區(qū)的設(shè)置，使得m層外延層中的漂移區(qū)面積增大，導(dǎo)通電阻減小，且二極管反向恢復(fù)電荷減小。

技術(shù)特征：

1.一種超結(jié)mosfet器件，其特征在于，包括：襯底、m層外延層、截止層、阱區(qū)、源極金屬層、柵極和漏極金屬層；

2.如權(quán)利要求1所述的超結(jié)mosfet器件，其特征在于，m層所述外延層包括：按照所述襯底至所述截止層的方向，依次層疊設(shè)置的第一外延區(qū)的外延層、第二外延區(qū)的外延層和第三外延區(qū)的外延層，其中，每個外延區(qū)的外延層的層數(shù)為偶數(shù)，m層所述外延層用于通過增加某個外延區(qū)的外延層的浮空p+區(qū)的厚度，確定該外延區(qū)為目標(biāo)承壓區(qū)。

3.如權(quán)利要求2所述的超結(jié)mosfet器件，其特征在于，在所述第一外延區(qū)的浮空p+區(qū)的厚度大于所述第二外延區(qū)的浮空p+區(qū)的厚度，且所述第二外延區(qū)的浮空p+區(qū)的厚度和所述第三外延區(qū)的浮空p+區(qū)的厚度一致的情形下，所述第一外延區(qū)為所述目標(biāo)承壓區(qū)，所述第一外延區(qū)用于提高抗沖擊能力。

4.如權(quán)利要求2所述的超結(jié)mosfet器件，其特征在于，在所述第二外延區(qū)的浮空p+區(qū)的厚度大于所述第一外延區(qū)的浮空p+區(qū)的厚度，且所述第一外延區(qū)的浮空p+區(qū)的厚度和所述第三外延區(qū)的浮空p+區(qū)的厚度一致的情形下，所述第二外延區(qū)為所述目標(biāo)承壓區(qū)，所述第二外延區(qū)用于提高擊穿電壓。

5.如權(quán)利要求2所述的超結(jié)mosfet器件，其特征在于，在所述第三外延區(qū)的浮空p+區(qū)的厚度大于所述第一外延區(qū)的浮空p+區(qū)的厚度，且所述第一外延區(qū)的浮空p+區(qū)的厚度和所述第二外延區(qū)的浮空p+區(qū)的厚度一致的情形下，所述第三外延區(qū)為所述目標(biāo)承壓區(qū)，所述第三外延區(qū)用于降低導(dǎo)通電阻。

6.如權(quán)利要求2所述的超結(jié)mosfet器件，其特征在于，所述目標(biāo)承壓區(qū)中的浮空p+區(qū)的厚度呈依次逐漸減小設(shè)置，所述目標(biāo)承壓區(qū)中的最小的外延層的浮空p+區(qū)厚度與除所述目標(biāo)承壓區(qū)之外的外延區(qū)的外延層的浮空p+區(qū)的厚度一致。

7.如權(quán)利要求1所述的超結(jié)mosfet器件，其特征在于，在每層所述外延層中，所述外延層的浮空p+區(qū)的厚度與所述外延層的厚度一致。

8.如權(quán)利要求1所述的超結(jié)mosfet器件，其特征在于，所述阱區(qū)包括：p阱區(qū)、n+接觸區(qū)和p+接觸區(qū)；

9.如權(quán)利要求1所述的超結(jié)mosfet器件，其特征在于，還包括：鈍化層，所述鈍化層位于所述柵極和所述源極金屬層之間，且所述鈍化層包裹住所述柵極；

10.一種超結(jié)mosfet器件的制備方法，其特征在于，用于制備如權(quán)利要求1-9中任一權(quán)利要求所述的超結(jié)mosfet器件，所述方法包括：

技術(shù)總結(jié)
本發(fā)明涉及MOSFET器件技術(shù)領(lǐng)域，尤其涉及一種超結(jié)MOSFET器件及制備方法，該器件包括：襯底、M層外延層、截止層、阱區(qū)、源極金屬層、柵極和漏極金屬層；M層外延層位于襯底之上；截止層位于M層外延層之上；截止層內(nèi)的左右兩個區(qū)域分別設(shè)有一個阱區(qū)；源極金屬層和柵極均位于截止層之上，源極金屬層位于阱區(qū)之上，柵極位于源極金屬層之間，且柵極覆蓋阱區(qū)之間的間隔區(qū)域和阱區(qū)的部分區(qū)域，漏極金屬層位于襯底之下；每層外延層設(shè)有浮空P+區(qū)，每層外延層的浮空P+區(qū)與一個阱區(qū)對應(yīng)設(shè)置，相鄰兩層外延層的浮空P+區(qū)為交錯設(shè)置。該器件提高超結(jié)MOSFET器件的可靠性和穩(wěn)定性，使器件具有更好的雪崩耐量，更低的導(dǎo)通電阻。

技術(shù)研發(fā)人員：楊嘯,楊承晉,劉濤
受保護(hù)的技術(shù)使用者：深圳市森國科科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19