本發(fā)明涉及集成電路制造，尤其涉及一種埋溝道晶體管器件及其形成方法。

背景技術(shù)：

1、埋溝道晶體管器件(buried-channel?mosfet)是向埋入式溝道區(qū)注入與襯底相反類型的摻雜離子而形成。由于埋溝道晶體管器件的結(jié)構(gòu)、開啟特性以及載流子在溝道中的運輸過程等要比表面溝道器件復雜得多，因而埋溝道晶體管器件的制造工藝也與表面溝道器件存在較大的差別。當前工藝形成的埋溝道晶體管器件在開啟時，表面更易反型，從而形成表面溝道器件的工作狀態(tài)。然而，表面溝道器件的噪聲受襯底表面si-o表面態(tài)的影響，從而導致表面開啟低頻噪聲(noise)值較大，難以達到埋溝道晶體管器件的正常工作狀態(tài)。

2、因此，如何改善埋溝道晶體管器件的性能，降低埋溝道晶體管器件工作時的噪聲，是當前亟待解決的技術(shù)問題。

技術(shù)實現(xiàn)思路

1、本發(fā)明提供一種埋溝道晶體管器件及其形成方法，用于改善埋溝道晶體管器件的性能，降低埋溝道晶體管器件工作時的噪聲。

2、根據(jù)一些實施例，本發(fā)明提供了一種埋溝道晶體管器件，包括：

3、襯底；

4、柵極結(jié)構(gòu)，位于所述襯底的上方；

5、阱區(qū)，位于所述襯底內(nèi)，所述阱區(qū)內(nèi)包括第一摻雜離子；

6、埋入式溝道區(qū)，位于所述阱區(qū)內(nèi)，所述埋入式溝道區(qū)的深度小于所述阱區(qū)的深度，所述埋入式溝道區(qū)內(nèi)包括第二摻雜離子，且所述第二摻雜離子的導電類型與所述第一摻雜離子的導電類型相反；

7、外延層，位于所述埋入式溝道區(qū)與所述柵極結(jié)構(gòu)之間，所述外延層內(nèi)包括所述第一摻雜離子。

8、在一些實施例中，所述第一摻雜離子為n型離子，所述第二摻雜離子為p型離子。

9、在一些實施例中，還包括至少位于所述阱區(qū)內(nèi)且分布于所述埋入式溝道區(qū)相對兩側(cè)的源極區(qū)和漏極區(qū)；

10、所述源極區(qū)的深度和所述漏極區(qū)的深度均小于所述阱區(qū)的深度，且所述源極區(qū)的深度和所述漏極區(qū)的深度均大于所述埋入式溝道區(qū)的深度。

11、在一些實施例中，所述外延層位于所述襯底的正面上，所述源極區(qū)的表面、所述漏極區(qū)的表面和所述外延層背離所述埋入式溝道區(qū)的表面平齊。

12、在一些實施例中，所述外延層的深度大于或者等于所述源極區(qū)深度的1/5且小于或者等于所述源極區(qū)深度的2/3。

13、在一些實施例中，所述外延層的寬度大于或者等于所述埋入式溝道區(qū)的寬度，且所述外延層的寬度大于或者等于所述柵極結(jié)構(gòu)的寬度。

14、根據(jù)另一些實施例，本發(fā)明還提供了一種埋溝道晶體管器件的形成方法，包括如下步驟：

15、提供襯底，所述襯底包括相對分布的正面和背面；

16、于所述襯底內(nèi)形成阱區(qū)以及位于所述阱區(qū)內(nèi)的埋入式溝道區(qū)，所述阱區(qū)內(nèi)包括第一摻雜離子，所述埋入式溝道區(qū)的深度小于所述阱區(qū)的深度，所述埋入式溝道區(qū)內(nèi)包括第二摻雜離子，且所述第二摻雜離子的導電類型與所述第一摻雜離子的導電類型相反；

17、采用外延生長工藝于所述襯底的正面上形成外延層，所述外延層內(nèi)包括所述第一摻雜離子；

18、于所述外延層上形成柵極結(jié)構(gòu)。

19、在一些實施例中，于所述襯底內(nèi)形成阱區(qū)以及位于所述阱區(qū)內(nèi)的埋入式溝道區(qū)的具體步驟包括：

20、注入第一摻雜離子至所述襯底內(nèi)，形成所述阱區(qū)；

21、注入第二摻雜離子至所述襯底內(nèi)，于所述阱區(qū)內(nèi)形成深度小于所述阱區(qū)的所述埋入式溝道區(qū)。

22、在一些實施例中，所述第一摻雜離子為n型離子，所述第二摻雜離子為p型離子。

23、在一些實施例中，采用外延生長工藝于所述襯底的正面上形成外延層，所述外延層內(nèi)包括所述第一摻雜離子的具體步驟包括：

24、采用外延生長工藝于所述襯底的正面上原位生長形成包括所述第一摻雜離子的所述外延層。

25、在一些實施例中，所述襯底內(nèi)還包括多個隔離結(jié)構(gòu)，相鄰所述隔離結(jié)構(gòu)之間包括有源區(qū)，所述埋入式溝道區(qū)位于所述有源區(qū)內(nèi)，且所述外延層覆蓋整個所述有源區(qū)的表面；于所述外延層上形成柵極結(jié)構(gòu)之后，還包括如下步驟：

26、自所述柵極結(jié)構(gòu)的相對兩側(cè)注入第二摻雜離子至所述外延層和所述阱區(qū)，形成分布于所述埋入式溝道區(qū)相對兩側(cè)的源極區(qū)和漏極區(qū)，所述源極區(qū)的深度和所述漏極區(qū)的深度均小于所述阱區(qū)的深度，且所述源極區(qū)的深度和所述漏極區(qū)的深度均大于所述埋入式溝道區(qū)的深度。

27、本發(fā)明提供的埋溝道晶體管器件及其形成方法，通過在埋入式溝道區(qū)與柵極結(jié)構(gòu)之間設(shè)置外延層，且所述埋入式溝道區(qū)中包括第二摻雜離子，所述外延層內(nèi)包括第一摻雜離子，所述第一摻雜離子的導電類型與所述第二摻雜離子的導電類型相反，一方面，能夠充分利用埋溝道晶體管器件內(nèi)埋入式溝道區(qū)的優(yōu)勢，使得載流子的傳輸不受襯底表面缺陷的影響，從而實現(xiàn)對晶體管性能的改善；另一方面，摻雜有所述第一摻雜離子的所述外延層使晶體管器件在工作時表面不易產(chǎn)生反型，使得埋溝道晶體管器件更易從所述埋入式溝道區(qū)開啟，而且所述埋溝道晶體管器件的噪聲不受襯底表面si-o表面態(tài)的影響，且所述埋溝道晶體管器件受短溝道效應(例如熱載流子效應)的影響較小。

技術(shù)特征：

1.一種埋溝道晶體管器件，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的埋溝道晶體管器件，其特征在于，所述第一摻雜離子為n型離子，所述第二摻雜離子為p型離子。

3.根據(jù)權(quán)利要求1所述的埋溝道晶體管器件，其特征在于，還包括至少位于所述阱區(qū)內(nèi)且分布于所述埋入式溝道區(qū)相對兩側(cè)的源極區(qū)和漏極區(qū)；

4.根據(jù)權(quán)利要求3所述的埋溝道晶體管器件，其特征在于，所述外延層位于所述襯底的正面上，所述源極區(qū)的表面、所述漏極區(qū)的表面和所述外延層背離所述埋入式溝道區(qū)的表面平齊。

5.根據(jù)權(quán)利要求3所述的埋溝道晶體管器件，其特征在于，所述外延層的深度大于或者等于所述源極區(qū)深度的1/5且小于或者等于所述源極區(qū)深度的2/3。

6.根據(jù)權(quán)利要求1所述的埋溝道晶體管器件，其特征在于，所述外延層的寬度大于或者等于所述埋入式溝道區(qū)的寬度，且所述外延層的寬度大于或者等于所述柵極結(jié)構(gòu)的寬度。

7.一種埋溝道晶體管器件的形成方法，其特征在于，包括如下步驟：

8.根據(jù)權(quán)利要求7所述的埋溝道晶體管器件的形成方法，其特征在于，于所述襯底內(nèi)形成阱區(qū)以及位于所述阱區(qū)內(nèi)的埋入式溝道區(qū)的具體步驟包括：注入第一摻雜離子至所述襯底內(nèi)，形成所述阱區(qū)；

9.根據(jù)權(quán)利要求7所述的埋溝道晶體管器件的形成方法，其特征在于，所述第一摻雜離子為n型離子，所述第二摻雜離子為p型離子。

10.根據(jù)權(quán)利要求7所述的埋溝道晶體管器件的形成方法，其特征在于，采用外延生長工藝于所述襯底的正面上形成外延層，所述外延層內(nèi)包括所述第一摻雜離子的具體步驟包括：

11.根據(jù)權(quán)利要求10所述的埋溝道晶體管器件的形成方法，其特征在于，所述襯底內(nèi)還包括多個隔離結(jié)構(gòu)，相鄰所述隔離結(jié)構(gòu)之間包括有源區(qū)，所述埋入式溝道區(qū)位于所述有源區(qū)內(nèi)，且所述外延層覆蓋整個所述有源區(qū)的表面；

技術(shù)總結(jié)
本發(fā)明涉及一種埋溝道晶體管器件及其形成方法。所述埋溝道晶體管器件包括：襯底；柵極結(jié)構(gòu)，位于所述襯底的上方；阱區(qū)，位于所述襯底內(nèi)，所述阱區(qū)內(nèi)包括第一摻雜離子；埋入式溝道區(qū)，位于所述阱區(qū)內(nèi)，所述埋入式溝道區(qū)的深度小于所述阱區(qū)的深度，所述埋入式溝道區(qū)內(nèi)包括第二摻雜離子，且所述第二摻雜離子的導電類型與所述第一摻雜離子的導電類型相反；外延層，位于所述埋入式溝道區(qū)與所述柵極結(jié)構(gòu)之間，所述外延層內(nèi)包括所述第一摻雜離子。本發(fā)明的晶體管器件在工作時表面不易產(chǎn)生反型，使得埋溝道晶體管器件更易從所述埋入式溝道區(qū)開啟，而且噪聲不受襯底表面Si?O表面態(tài)的影響。

技術(shù)研發(fā)人員：屈佳,楊凱,趙菊蘭,陳佳瑋,葉蕾,黃永彬
受保護的技術(shù)使用者：上海積塔半導體有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/17