本申請是如下發(fā)明專利申請的分案申請：發(fā)明名稱：半導體器件的制造方法；申請日：2012年1月12日；申請?zhí)枺?01210022755.2。本發(fā)明涉及包含氧化物半導體的半導體器件及其制造方法。在本說明書中，半導體器件是指能通過利用半導體特性起作用的所有器件。在本說明書中描述的晶體管是半導體器件，而且包含該晶體管的電光器件、半導體電路以及電子器件均為半導體器件。
背景技術：
：用于以液晶顯示器件和發(fā)光顯示器件為代表的大多數(shù)平板顯示器的晶體管利用在玻璃襯底上設置的硅半導體諸如非晶硅、單晶硅以及多晶硅而形成。另外，利用這樣的硅半導體形成的晶體管用于集成電路（ic）等。將呈現(xiàn)半導體特性的金屬氧化物代替上述硅半導體而用于晶體管的技術受到密切關注。請注意，在本說明書中，將呈現(xiàn)半導體特性的金屬氧化物稱為氧化物半導體。例如，公開了，通過利用氧化鋅或in-ga-zn基的金屬氧化物作為氧化物半導體來制造晶體管，且該晶體管用作顯示器件的像素的開關元件等的技術（參照專利文獻1及2）。專利文獻1：日本專利申請公開第2007-123861號；專利文獻2：日本專利申請公開第2007-096055號。技術實現(xiàn)要素：當氧化物半導體中發(fā)生氧缺陷（oxygendeficiency）時，部分氧缺陷成為施主而產(chǎn)生電子作為載流子。因此，在包含氧化物半導體的晶體管中，在包含溝道形成區(qū)的氧化物半導體中的氧缺陷導致晶體管的閾值電壓的負偏移。從上述來看，本發(fā)明的一個實施例要提供電特性良好且不大可能變化的半導體器件，以及該半導體器件的制造方法。為了解決上述問題，在這樣的過程中制造半導體器件，即在該過程中減少包含溝道形成區(qū)的氧化物半導體中的氧缺陷。本發(fā)明的一個實施例是半導體器件的制造方法，包含以下步驟：在襯底上形成柵極電極；在柵極電極上形成柵極絕緣膜；在柵極絕緣膜上形成第一氧化物半導體膜；在形成第一氧化物半導體膜的步驟之后進行熱處理，由此形成第二氧化物半導體膜；在第二氧化物半導體膜上形成第一導電膜；在第一導電膜上形成包含厚度不同的區(qū)域的第一抗蝕劑掩模；利用第一抗蝕劑掩模選擇性地除去第二氧化物半導體膜的一部分及第一導電膜的一部分，由此形成第三氧化物半導體膜及第二導電膜；減小第一抗蝕劑掩模的尺寸以暴露至少第二導電膜與第三氧化物半導體膜的溝道形成區(qū)重疊的區(qū)域，由此形成第二抗蝕劑掩模；以及利用第二抗蝕劑掩模選擇性地除去第二導電膜的一部分，由此形成源極電極及漏極電極。在上述的半導體器件的制造方法中，利用多色調(diào)掩模（multi-tonemask）形成包含厚度不同的區(qū)域的第一抗蝕劑掩模。通過使用多色調(diào)掩模，利用一個光掩模能將第二氧化物半導體膜加工為第三氧化物半導體膜并能將第一導電膜加工為源極電極及漏極電極。在柵極絕緣膜上形成第一氧化物半導體膜之后，或者在第一氧化物半導體膜上形成第一導電膜之后，可進行熱處理，其中第一氧化物半導體膜形成于柵極絕緣膜上。在形成源極電極及漏極電極之后，可在柵極絕緣膜、第三氧化物半導體膜、源極電極以及漏極電極上形成保護絕緣膜。在形成保護絕緣膜之后，可進一步進行熱處理。柵極絕緣膜及保護絕緣膜的至少一個可為氧化物絕緣膜。在氧化物絕緣膜用作柵極絕緣膜的情況下，從用作柵極絕緣膜的氧化物絕緣膜釋放的氧能擴散至形成于柵極絕緣膜上的第一氧化物半導體膜中。備選地，除了氧化物絕緣膜外，柵極絕緣膜及保護絕緣膜還可為這樣的絕緣膜，即當從該絕緣膜釋放的氧的量在熱脫附譜法分析（thermaldesorptionspectroscopyanalysis）中轉(zhuǎn)換為氧原子時，該量大于或等于1.0×1018atoms/cm3。用于柵極絕緣膜及保護絕緣膜的至少一個的氧化物絕緣膜優(yōu)選為包含的氧多于其化學計量比的氧化物絕緣膜。在包含的氧多于其化學計量比的氧化物絕緣膜中，通過加熱更多的氧被釋放；因此，更多的氧可擴散至形成于柵極絕緣膜上的第一氧化物半導體膜或第三氧化物半導體膜中。在上述半導體器件的制造方法中，優(yōu)選在這一溫度進行熱處理，即在該溫度氫被從第一氧化物半導體膜除去，且在該溫度柵極絕緣膜中所含的氧擴散至第一氧化物半導體膜中。第二氧化物半導體膜的氫濃度以及第三氧化物半導體膜的氫濃度均低于1×1020atoms/cm3。根據(jù)上述半導體器件的制造方法形成的氧化物半導體膜包含選自in、ga、sn及zn的兩種或更多種元素。另外，在柵極絕緣膜上形成的氧化物半導體膜為非單晶（non-single-crystal）且包含c軸取向（c-axis-aligned）晶體區(qū)。根據(jù)本發(fā)明的一個實施例，能夠提供電特性良好且不大可能變化的半導體器件以及該半導體器件的制造方法。附圖說明在附圖中：圖1a至1c是示出本發(fā)明的一個實施例的半導體器件的例子的俯視圖及截面圖；圖2a至2c是示出本發(fā)明的一個實施例的半導體器件的例子的俯視圖及截面圖；圖3a至3c是示出本發(fā)明的一個實施例的半導體器件的例子的俯視圖及截面圖；圖4a至4d是示出本發(fā)明的一個實施例的半導體器件的制造方法的例子的截面圖；圖5a及5b是示出本發(fā)明的一個實施例的半導體器件的制造方法的例子的截面圖；圖6a及6b是示出本發(fā)明的一個實施例的半導體器件的制造方法的例子的截面圖；圖7a及7b是示出本發(fā)明的一個實施例的半導體器件的制造方法的例子的截面圖；圖8a1、8a2、8b1及8b2是示出多色調(diào)掩模的圖；圖9a及9b是示出本發(fā)明的一個實施例的例子的電路圖；圖10是示出本發(fā)明的一個實施例的例子的電路圖；圖11a及11b是示出本發(fā)明的一個實施例的例子的電路圖；圖12a及12b是示出本發(fā)明的一個實施例的例子的電路圖；圖13a是示出cpu的一個特例的框圖而圖13b及13c是示出部分該cpu的電路圖；圖14a及14b是示出本發(fā)明的一個實施例的顯示器件的例子的框圖及電路圖；圖15a1及15a2是俯視圖而圖15b是截面圖，各自示出本發(fā)明的一個實施例的顯示器件的例子；圖16a1、16a2、16b1、16b2、16c1及16c2是示出本發(fā)明的一個實施例的液晶顯示器件的操作模式的例子的截面圖；圖17a1、17a2、17b1及17b2是示出本發(fā)明的一個實施例的液晶顯示器件的操作模式的例子的截面圖；圖18a1、18a2、18b1及18b2是示出本發(fā)明的一個實施例的液晶顯示器件的操作模式的例子的截面圖；圖19a及19b是示出本發(fā)明的一個實施例的液晶顯示器件中的電極排列的例子的俯視圖及截面圖；圖20a至20c是示出本發(fā)明的一個實施例的液晶顯示器件中的電極排列的例子的俯視圖；圖21a至21c是各自示出本發(fā)明的一個實施例的液晶顯示器件中的電極排列的例子的俯視圖；圖22a是俯視圖而圖22b及22c是截面圖，示出本發(fā)明的一個實施例的半導體器件的例子；圖23a及23b是示出本發(fā)明的一個實施例的保護電路的例子的電路圖及俯視圖；圖24a及24b是示出各自包含本發(fā)明的一個實施例的半導體器件的電子器件的例子的透視圖；圖25是示出用于在本發(fā)明的一個實施例的半導體器件中包含的氧化物半導體膜的計算的晶體結構的圖；以及圖26a至26c是示出用于在本發(fā)明的一個實施例的半導體器件中包含的氧化物半導體膜的計算的晶體結構的圖。具體實施方式參照附圖詳細描述本發(fā)明的實施例。請注意，本發(fā)明并不限于以下的描述，而且本領域的技術人員容易理解在不背離本發(fā)明的思想和范圍的情況下，可做出各種變化和修改。因此，本發(fā)明不應解釋為限于下文實施例中的描述。請注意，在以下描述的本發(fā)明的結構中，不同圖中的相同部分或具有相似功能的部分標注為相同參考標號，且不重復其描述。請注意，在本說明書中描述的每個圖中，在一些情況下，為清楚起見，使尺寸、膜厚或者每個部件的區(qū)域擴大。因此，本發(fā)明的實施例并不限于這樣的比例。在本說明書中，在一些情況下，術語“膜”也用于描述經(jīng)受過半導體器件的制造過程中的處理的對象。請注意，為了避免部件之間的混淆，在本說明書中使用術語諸如“第一”、“第二”及“第三”，且該術語并不從數(shù)字上限制部件。因此，例如，能夠適當?shù)貙⑿g語“第一”替換為術語“第二”、“第三”等。請注意，在本說明書中，“導通狀態(tài)（on-state）電流”是當晶體管處于傳導狀態(tài)（conductionstate）時在源極與漏極之間流動的電流。例如，在n溝道薄膜晶體管的情況下，導通狀態(tài)電流是當晶體管的柵極電壓高于其閾值電壓時在源極與漏極之間流動的電流。此外，“截止狀態(tài)（off-state）電流”是當晶體管處于非傳導狀態(tài)時在源極與漏極之間流動的電流。例如，在n溝道薄膜晶體管的情況下，截止狀態(tài)電流是當晶體管的柵極電壓低于其閾值電壓時在源極與漏極之間流動的電流。請注意，這里術語“柵極電壓”是指當源極電位用作參考電位時源極與柵極之間的電位差。例如，當電路操作中的電流方向改變時，“源極”及“漏極”的功能可互相替換。因此，在本說明書中，術語“源極”及“漏極”可分別用于指代漏極及源極。（實施方式1）在本實施方式中，參照圖1a至1c、圖2a至2c、圖3a至3c、圖4a至4d、圖5a及5b、圖6a及6b以及圖7a及7b描述了各自為本發(fā)明的一個實施例的晶體管及其制造方法。圖1a是示出本發(fā)明的一個實施例的晶體管100的結構的俯視圖。圖1b是沿著圖1a中的點劃線a-b的截面圖，而圖1c是沿著圖1a中的點劃線c-d的截面圖。請注意，為簡潔起見，在圖1a中未示出基底絕緣膜102、柵極絕緣膜104以及保護絕緣膜107。在圖1b及1c中，晶體管100包含：襯底101；基底絕緣膜102，設置在襯底101上；柵極電極103，設置在基底絕緣膜102上；柵極絕緣膜104，設置在柵極電極103上；氧化物半導體膜105，設置在柵極絕緣膜104上；源極電極106a及漏極電極106b，設置在氧化物半導體膜105上；以及保護絕緣膜107，設置在柵極電極103、氧化物半導體膜105、源極電極106a及漏極電極106b上。在晶體管100中，源極電極106a及漏極電極106b的末端位于氧化物半導體膜105的末端之內(nèi)。換言之，源極電極106a及漏極電極106b并沒有覆蓋由柵極絕緣膜104及氧化物半導體膜105形成的臺階部，且僅在氧化物半導體膜105的上表面與氧化物半導體膜105接觸。圖2a是示出本發(fā)明的一個實施例的晶體管200的結構的俯視圖。圖2b是沿著圖2a中的點劃線e-f的截面圖，以及圖2c是沿著圖2a中的點劃線g-h的截面圖。請注意，為簡潔起見，在圖2a中未示出基底絕緣膜102、柵極絕緣膜104以及保護絕緣膜107。晶體管200具有類似于晶體管100的層疊結構，且晶體管200中包含的源極電極106a及漏極電極106b的形狀不同于晶體管100中的形狀。在晶體管200中，源極電極106a及漏極電極106b的末端也位于氧化物半導體膜105的末端之內(nèi)，且源極電極106a及漏極電極106b也僅在氧化物半導體膜105的上表面與氧化物半導體膜105接觸。在晶體管200中，源極電極106a為u形（或者c形、類似方括號的形狀或馬蹄形）以環(huán)繞漏極電極106b。利用這樣的形狀，即使當晶體管占用的面積較小時，也能保證足夠的溝道寬度，且能因此增加晶體管的導通狀態(tài)電流的量。一般而言，溝道寬度越大，柵極電極103與源極電極106a之間的寄生電容以及柵極電極103與漏極電極106b之間的寄生電容就變得越大。然而，利用由u形源極電極106a環(huán)繞漏極電極106b的結構，能夠抑制寄生電容、特別是柵極電極103與漏極電極106b之間的寄生電容的增加。例如，在有源矩陣液晶顯示器件的像素晶體管中，當柵極電極與電連接至像素電極的漏極電極之間產(chǎn)生的寄生電容較大時，液晶顯示器件容易受到饋入（feedthrough）的影響，且供給至像素的電位（視頻數(shù)據(jù)）不能保持精確，這會降低顯示質(zhì)量。通過利用本發(fā)明的一個實施例的晶體管200作為有源矩陣液晶顯示器件的像素晶體管，能保證足夠的溝道寬度且能減小漏極電極106b與柵極電極103之間產(chǎn)生的寄生電容；因此，能改善顯示器件的顯示質(zhì)量。圖3a是示出本發(fā)明的一個實施例的晶體管310的結構的俯視圖。圖3b是沿著圖3a中的點劃線o-p的截面圖，而圖3c是沿著圖3a中的點劃線q-r的截面圖。請注意，為簡潔起見，在圖3a中未示出基底絕緣膜102、柵極絕緣膜104以及保護絕緣膜107。晶體管310具有在利用圖1a至1c描述的晶體管100中額外設置溝道保護膜108的結構。溝道保護膜108設置在氧化物半導體膜105上。在晶體管310中，源極電極106a及漏極電極106b的末端也位于氧化物半導體膜105的末端之內(nèi)，且源極電極106a及漏極電極106b也僅在氧化物半導體膜105的上表面與氧化物半導體膜105接觸。盡管溝道保護膜108的設置導致比晶體管100更多數(shù)量的制造步驟，但在形成溝道保護膜108后的制造步驟中，能抑制在背溝道（backchannel）側產(chǎn)生的氧缺陷的增加。因此，在形成溝道保護膜108后的制造步驟中，能放寬處理條件的范圍，實現(xiàn)具有高生產(chǎn)率和高可靠性的半導體器件。請注意，在本說明書中，術語“背溝道”是指氧化物半導體膜與另一膜之間的界面的附近，其相對于氧化物半導體膜與柵極絕緣膜之間的界面。晶體管100、晶體管200以及晶體管310各自是底柵（bottomgate）晶體管的一個模式以及倒置交錯（invertedstaggered）晶體管。晶體管100及晶體管200也稱為溝道蝕刻晶體管，而晶體管310也稱為溝道保護（溝道阻擋）晶體管。接著，參照圖4a至4d、圖5a及5b、圖6a及6b、圖7a及7b以及圖8a1、8a2、8b1及8b2描述圖1a至1c所示的晶體管100的制造方法。請注意，圖4a至4d、圖5a及5b、圖6a及6b以及圖7a及7b是示出晶體管100的制造方法的截面圖且對應于沿著圖1a中的點劃線a-b及點劃線c-d的截面。請注意，晶體管200僅在源極電極106a和漏極電極106b（包含源極布線及漏極布線）的形狀方面與晶體管100不同；因此，晶體管100的制造方法將描述為能應用于晶體管200的方法。如圖4a所示，在襯底101上形成基底絕緣膜102，且在基底絕緣膜102上形成柵極電極103。請注意，在一些情況下，并不需要形成基底絕緣膜102。只要材料具有承受至少以后進行的熱處理的足夠高的耐熱性，襯底101的材料等的性質(zhì)就沒有特別限制。例如，玻璃襯底、陶瓷襯底、石英襯底或藍寶石襯底可用作襯底101。備選地，可使用單晶半導體襯底諸如硅襯底或碳化硅襯底、多晶半導體襯底、化合物半導體襯底諸如硅鍺襯底、導電襯底諸如金屬襯底或不銹鋼襯底、利用絕緣材料覆蓋任何這些半導體襯底及導電襯底的表面而獲得的襯底等。再備選地，在其上設置有半導體元件的任何這些襯底的可用作襯底101。進一步備選地，柔性玻璃襯底或柔性塑料襯底能用作襯底101。優(yōu)選使用具有低的折射率各向異性的襯底作為塑料襯底，且典型地可使用聚醚砜（polyethersulfone，pes）膜、聚酰亞胺、聚萘二甲酸乙二醇酯（pen）膜、聚氟乙烯（pvf）膜、聚酯膜、聚碳酸酯（pc）膜、丙烯酸樹脂膜、在部分固化的有機樹脂中包含的纖維體的預浸漬材料（prepreg）等?；捉^緣膜102防止雜質(zhì)（例如，堿金屬諸如li或na）擴散到襯底101且還防止晶體管100的制造過程中的蝕刻步驟蝕刻襯底101。盡管沒有特別限制，但優(yōu)選基底絕緣膜102的厚度大于或等于50nm?；捉^緣膜102可按照類似于以后描述的柵極絕緣膜104的方式使用從能用于柵極絕緣膜104的材料中選擇的材料來形成。為了防止堿金屬的進入，優(yōu)選使用以后描述的氮化物絕緣膜作為基底絕緣膜102。通過使用具有高的熱傳導率的絕緣膜作為基底絕緣膜102，能改善晶體管100的放熱性質(zhì)。具有高的熱傳導率的絕緣膜的例子包含：氮化鋁膜、氮氧化鋁膜以及氮化硅膜。請注意，基底絕緣膜102可具有單層結構或?qū)盈B結構。接著，在基底絕緣膜102上形成待成為柵極電極103的導電膜。請注意，柵極電極103也用作柵極布線。能用于導電膜的導電材料為單體金屬（elementalmetal）諸如鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢；包含任何這些金屬元素作為其主要組分的合金；或者任何這些金屬元素的氮化物。待成為柵極電極103的導電膜可具有包含任意上述的導電材料的單層結構或?qū)盈B結構。例如，舉出含硅的鋁膜的單層結構、在鋁膜上形成有鈦膜的雙層結構、在鎢膜上形成有鈦膜的雙層結構、在銅－鎂－鋁合金膜上形成有銅膜的雙層結構、以及按照鈦膜、鋁膜及鈦膜的順序?qū)盈B的三層結構。另外，可使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。利用任意上述的導電材料通過濺射法、真空蒸鍍法或者電鍍法在基底絕緣膜102上形成待成為柵極電極103的導電膜。備選地，可通過用噴墨法在襯底上排出銀、金、銅等的導電納米膏并烘焙該導電納米膏，以便形成待成為柵極電極103的導電膜。通過光刻法、噴墨法、印刷法等在該導電膜上形成掩模，然后利用該掩模選擇性地除去（蝕刻）部分導電膜，以便能夠形成柵極電極103。這里，通過利用鈦靶的dc濺射法形成鈦膜，且該鈦膜經(jīng)受利用由光刻法形成的抗蝕劑掩模的蝕刻，由此形成柵極電極103。用于形成柵極電極103的蝕刻可為濕蝕刻或干蝕刻。柵極電極103的厚度并未特別限制且能依據(jù)上述導電材料的電阻以及制造步驟的時間期間來適當?shù)貨Q定。例如，柵極電極103的厚度可大于或等于10nm且小于或等于500nm。為了改善以后形成的柵極絕緣膜104的覆蓋，優(yōu)選柵極電極103的端面具有漸窄的形狀。為使柵極電極103的端面具有漸窄的形狀，可在抗蝕劑掩模的尺寸逐漸減小的同時進行蝕刻。為了改善柵極電極103與襯底101之間的附著力，可在襯底101與柵極電極103之間設置任意上述的單體金屬的氮化物膜。另外，優(yōu)選在柵極電極103與以后描述的柵極絕緣膜104之間設置含氮的in-ga-zn-o膜、含氮的in-sn-o膜、含氮的in-ga-o膜、含氮的in-zn-o膜、含氮的sn-o膜、含氮的in-o膜、金屬氮化物（例如，inn或znn）膜。這些膜均能具有5ev以上的功函數(shù)，優(yōu)選為5.5ev以上；因此，作為晶體管100的電特性的閾值電壓可為正值，以便晶體管100可為所謂的常斷型（normally-off）晶體管。例如，在利用含氮的in-ga-zn-o膜的情況下，使用具有高于至少第一氧化物半導體膜115的氮濃度的in-ga-zn-o膜，具體地，使用具有7at.%以上的氮濃度的in-ga-zn-o膜。接著，如圖4b所示，在柵極電極103上形成柵極絕緣膜104。柵極絕緣膜104的厚度大于或等于1nm且小于或等于300nm，且優(yōu)選大于或等于5nm且小于或等于50nm。對于柵極絕緣膜104，使用選自如下絕緣膜的單層結構或?qū)盈B結構，即氧化物絕緣膜諸如氧化硅膜、氧化鎵膜或氧化鋁膜；氮化物絕緣膜諸如氮化硅膜或氮化鋁膜；氧氮化硅膜；氧氮化鋁膜；以及氮氧化硅膜。請注意，優(yōu)選柵極絕緣膜104在與以后描述的第一氧化物半導體膜115接觸的部分中包含氧。備選地，高k（high-k）材料的單層結構或者高k材料與上述的絕緣膜的層疊結構可用于柵極絕緣膜104，其中，該高k材料諸如氧化鉿、氧化釔、硅酸鉿（hfsixoy（x>0,y>0））、加入了氮的硅酸鉿（hfsixoynz（x>0,y>0,z>0）或者鋁酸鉿（hfalxoy（x>0,y>0））。由于高k材料具有高的介電常數(shù)，例如，柵極絕緣膜在維持電容與氧化硅膜用作柵極絕緣膜的情況相同時可具有較大物理厚度；因此，能降低柵極泄漏電流。在本說明書中，氧氮化硅是指含氧比氮多的物質(zhì)；另外，氮氧化硅是指含氮比氧多的物質(zhì)。由于優(yōu)選柵極絕緣膜104在與以后描述的第一氧化物半導體膜115接觸的部分中包含氧，所以通過加熱從其中釋放氧的絕緣膜可用作柵極絕緣膜104。請注意，表述“通過加熱釋放氧”指的是在熱脫附譜法（tds）分析中轉(zhuǎn)換為氧原子的所釋放的氧的量大于或等于1.0×1018atoms/cm3，優(yōu)選為大于或等于3.0×1020atoms/cm3。借助于tds分析，以下描述用于對轉(zhuǎn)換為氧原子的所釋放的氧的量的進行定量的一種方法。tds分析中釋放的氣體的量與譜的積分值成正比。因此，通過絕緣膜的譜的積分值與標準樣本的參考值之間的比，能計算出釋放的氣體的量。標準樣本的參考值是指樣本中所含的既定原子的密度對于譜的積分值的比。例如，利用含有既定密度的氫的硅片的標準樣本的tds分析結果以及絕緣膜的tds分析結果，能根據(jù)算式1獲得從絕緣膜釋放的氧分子的數(shù)量（no2）。這里，假設利用tds分析獲得的具有質(zhì)量數(shù)為32的所有譜源于氧分子。在該假設下，作為具有質(zhì)量數(shù)為32的化合物而舉出的ch3oh，由于其不太可能出現(xiàn)而未考慮。另外，也未考慮包含具有質(zhì)量數(shù)為17或18的氧原子（為氧原子的同位素）的氧分子，因為在自然界這種分子的比例極微小。算式1no2=nh2/sh2×so2×αnh2是通過將從標準樣本脫附的氫分子的數(shù)量轉(zhuǎn)換為密度而獲得的值。sh2是當標準樣本經(jīng)受tds分析時的譜的積分值。這里，標準樣本的參考值設定為nh2/sh2。so2是當絕緣膜經(jīng)受tds分析時的譜的積分值，α是tds分析中影響譜強度的系數(shù)。關于算式1的詳細情況，請參照日本專利申請公開第h6-275697號。請注意，釋放的氧的量利用escoltd.生產(chǎn)的熱脫附譜法裝置emd-wa1000s/w進行測量，利用含氫原子為1×1016atoms/cm3的硅片作為標準樣本。另外，在tds分析中，部分氧作為氧原子被檢測到。氧分子與氧原子之間的比值可由氧分子的電離率來計算。請注意，由于上述α包含了氧分子的電離率，所以也能通過所釋放的氧分子的數(shù)量的評估來評估釋放的氧原子的數(shù)量。請注意，no2是釋放的氧分子的數(shù)量。對于氧化物絕緣膜，當轉(zhuǎn)換為氧原子時的釋放的氧的量是所釋放的氧分子的數(shù)量的兩倍。作為通過加熱從其中釋放氧的絕緣膜的例子，舉出包含比其化學計量比更多的氧的氧化物絕緣膜，特別是氧過剩的氧化硅（siox（x>2））膜。在過氧化硅（siox（x>2））中，每單位體積的氧原子的數(shù)量大于每單位體積的硅原子的數(shù)量的兩倍。每單位體積的硅原子的數(shù)量及氧原子的數(shù)量通過盧瑟福背散射能譜法（rutherfordbackscatteringspectrometry）測出。通過將利用加熱從其中釋放氧的絕緣膜用作柵極絕緣膜104，氧供給至以后描述的第一氧化物半導體膜115，由此可減小柵極絕緣膜104與以后描述的第一氧化物半導體膜115之間的界面態(tài)（interfacestate）。其結果，能防止由于晶體管100的操作而產(chǎn)生的電荷等在界面態(tài)被捕獲；因此，晶體管100可為電特性惡化較少的晶體管。通過濺射法、cvd法等形成柵極絕緣膜104。在本實施例中，描述濺射法用于柵極絕緣膜104的形成的情況。在通過cvd法形成柵極絕緣膜104的情況下，能使用熱cvd法、等離子體cvd法、利用微波（例如，頻率為2.45ghz）的高密度等離子體cvd法等。在通過濺射法形成柵極絕緣膜104的情況下，可利用硅靶、石英靶、鋁靶、氧化鋁靶等在含氧的氣氛氣體中形成柵極絕緣膜104。氧在整個氣氛氣體中的比例為6vol.%以上，優(yōu)選為50vol.%以上。通過增加氧氣體在氣氛氣體中的比例，能夠形成利用加熱從其中釋放氧的絕緣膜。優(yōu)選盡可能地除去靶中的氫。具體地，使用的氧化物靶包含100ppm以下的oh基，優(yōu)選為10ppm以下，更優(yōu)選1ppm以下，由此，能降低柵極絕緣膜104的氫濃度且能因此改善晶體管100的電特性及可靠性。例如，優(yōu)選熔凝石英（fusedquartz），因為其容易以包含10ppm以下的oh基的方式形成且廉價。當然，可使用具有低的oh基濃度的合成石英（syntheticquartz）靶。另外，由于堿金屬諸如li或na是晶體管100的制造過程中的雜質(zhì)，所以優(yōu)選其含量較小。在含雜質(zhì)諸如堿金屬的玻璃襯底用作襯底101的情況下，為了防止堿金屬的進入，優(yōu)選形成上述的氮化物絕緣膜作為柵極絕緣膜104，且優(yōu)選在該氮化物絕緣膜上再形成上述的氧化物絕緣膜。接著，如圖4c所示，在柵極絕緣膜104上形成第一氧化物半導體膜115。可通過濺射法、分子束外延法（molecularbeamepitaxymethod）、原子層沉積法（atomiclayerdepositionmethod）或者脈沖激光沉積法（pulsedlaserdepositionmethod）在柵極絕緣膜104上形成第一氧化物半導體膜115。這里，通過濺射法形成第一氧化物半導體膜115。第一氧化物半導體膜115的厚度可大于或等于1nm且小于或等于50nm。含有選自in、ga、sn及zn的兩種或更多種元素的金屬氧化物可用于第一氧化物半導體膜115。請注意，金屬氧化物的帶隙為2ev以上，優(yōu)選為2.5ev以上，更優(yōu)選為3ev以上。使用具有寬的帶隙的金屬氧化物能減小晶體管100的截止狀態(tài)電流。對于第一氧化物半導體膜115，可使用例如，四元金屬氧化物諸如in-sn-ga-zn基金屬氧化物；三元金屬氧化物諸如in-ga-zn基金屬氧化物、in-sn-zn基金屬氧化物、in-al-zn基金屬氧化物、sn-ga-zn基金屬氧化物、al-ga-zn基金屬氧化物或sn-al-zn基金屬氧化物；或者二元金屬氧化物諸如in-zn基金屬氧化物、sn-zn基金屬氧化物、al-zn基金屬氧化物、zn-mg基金屬氧化物、sn-mg基金屬氧化物、in-mg基金屬氧化物或in-ga基金屬氧化物。備選地，可使用in基金屬氧化物、sn基金屬氧化物、zn基金屬氧化物等。請注意，n元金屬氧化物包含n種金屬氧化物。這里，例如，in-ga-zn基金屬氧化物是指包含銦（in）、鎵（ga）及鋅（zn）的氧化物且并未特別限制其組成比例。另外，in-ga-zn基金屬氧化物可包含in、ga及zn之外的元素。請注意，優(yōu)選與化學計量比中的氧相比、金屬氧化物中含有過量的氧（o）。當含有過量的氧（o）時，能夠防止待形成的第一氧化物半導體膜115中的氧缺陷導致的載流子的產(chǎn)生。請注意，例如，在利用in-zn基金屬氧化物形成第一氧化物半導體膜115的情況下，靶具有其中原子比in/zn為0.5至50的組成比例，優(yōu)選為1至20，更優(yōu)選為1.5至15。當zn的原子比處于上述優(yōu)選范圍時，能改善晶體管的場效應遷移率。這里，當化合物的原子比為in:zn:o=x:y:z時，優(yōu)選滿足z>1.5x+y的關系，以便過量地含有氧（o）。第一氧化物半導體膜115可為非晶氧化物半導體膜或者包含晶體區(qū)的氧化物半導體膜。這里，下面詳細描述用于形成第一氧化物半導體膜115的濺射裝置。形成第一氧化物半導體膜115的處理室的泄漏率優(yōu)選低于或等于1×10-10pa·m3/s；因此，在通過濺射法的形成中，能抑制雜質(zhì)進入膜中。為了降低泄漏率，需要減小內(nèi)部泄漏以及外部泄漏。外部泄漏是指通過微孔、密封缺陷等的來自真空系統(tǒng)外部的氣體的流入。內(nèi)部泄漏是起因于通過真空系統(tǒng)中的隔離物諸如閥的泄漏或者起因于從內(nèi)部構件釋放的氣體。需要從外部泄漏及內(nèi)部泄漏兩方面采取措施以使泄漏率低于或等于1×10-10pa·m3/s。為了減小外部泄漏，優(yōu)選處理室的開/閉部分用金屬墊片密封。優(yōu)選用氟化鐵（ironfluoride）、氧化鋁或氧化鉻覆蓋的金屬材料用于金屬墊片。金屬墊片實現(xiàn)比o形環(huán)（o-ring）高的附著力，且能減小外部泄漏。另外，通過使用用氟化鐵、氧化鋁、氧化鉻或處于鈍化狀態(tài)的類似物質(zhì)覆蓋的金屬材料，從金屬墊片產(chǎn)生的含氫的釋放氣體得到抑制，以便也能減小內(nèi)部泄漏。作為處理室的內(nèi)壁的構件，可使用從其中不太可能釋放含氫氣體的鋁、鉻、鈦、鋯、鎳或釩，或者含鐵、鉻、鎳等的至少一個且用任意這些元素來覆蓋的合金材料。含鐵、鉻、鎳等的至少一個的合金材料具有剛性，耐熱且適合于處理。這里，當通過拋光等降低構件的表面不平整度以減小處理室的內(nèi)壁的表面面積時，能減少釋放氣體。備選地，該構件可用氟化鐵、氧化鋁、氧化鉻或處于鈍化狀態(tài)的類似物質(zhì)覆蓋。而且，優(yōu)選正在處理室的之前設置用于氣氛氣體的精制器。此時，精制器與處理室之間的管道的長度小于或等于5m，優(yōu)選為小于或等于1m。當管道的長度小于或等于5m或者小于或等于1m時，能因此減小來自管道的釋放氣體的影響。優(yōu)選適當?shù)亟M合粗真空泵諸如干燥泵以及高真空泵諸如濺射離子泵、渦輪分子泵及低溫泵來進行處理室的排氣。渦輪分子泵在大分子的排氣方面具有突出的能力，但是在氫和水的排氣方面具有的能力低。因此，組合對水的排氣具有高能力的低溫泵和對氫的排氣具有高能力的濺射離子泵是有效果的。存在于處理室內(nèi)的吸附物雖然因為吸附于內(nèi)壁上而不會影響處理室內(nèi)的壓力，但是該吸附物導致處理室排氣時的氣體釋放。因此，盡管泄漏率和排氣速率之間沒有關聯(lián)，但是重要的是：借助于具有高的排氣能力的泵，盡可能地使存在于處理室內(nèi)的吸附物脫附，且預先進行排氣。請注意，處理室可經(jīng)過烘焙以促進吸附物的脫附。通過烘焙，能夠使吸附物的脫附速率增加大約10倍?？稍诟哂诨虻扔?00℃且低于或等于450℃的溫度進行焙烤。此時，當導入惰性氣體同時除去吸附物，能夠使僅通過排氣難以脫附的水等的脫附速率得到進一步提高。在濺射法中，rf電源器件、ac電源器件、dc電源器件等可以適當?shù)赜米饔糜诋a(chǎn)生等離子體的電源器件。當通過濺射法形成第一氧化物半導體膜115時，含有選自銦、鎵、錫及鋅的兩種或更多種元素的金屬氧化物靶能夠用作靶。作為靶的例子，含in、ga及zn的金屬氧化物靶具有組成比例為in2o3:ga2o3:zno=1:1:1[摩爾數(shù)比]。備選地，可使用具有組成比例為in2o3:ga2o3:zno=1:1:2[摩爾數(shù)比]的靶，具有組成比例為in2o3:ga2o3:zno=1:1:4[摩爾數(shù)比]的靶或者具有組成比例為in2o3:ga2o3:zno=2:1:8[摩爾數(shù)比]的靶。稀有氣體（典型地為氬）氣氛、氧氣氛或者稀有氣體及氧的混合氣體可適當?shù)赜米鳉夥諝怏w。優(yōu)選從其中除去雜質(zhì)諸如氫、水、具有氫氧基的化合物及氫化物的高純度氣體用作氣氛氣體。利用上述濺射裝置，能形成在其中混入較少的氫的第一氧化物半導體膜115。請注意，即使當使用濺射裝置時，第一氧化物半導體膜115仍包含氮。例如，通過次級離子質(zhì)譜法（sims）測出的第一氧化物半導體膜115的氮濃度小于5×1018atoms/cm3?？稍谡婵罩羞B續(xù)形成柵極絕緣膜104及第一氧化物半導體膜115。例如，可進行以下步驟：通過熱處理或等離子體處理除去附著在襯底101上的基底絕緣膜102的表面及柵極電極103的表面的含氫雜質(zhì)，然后不暴露于大氣地按柵極絕緣膜104及第一氧化物半導體膜115的順序連續(xù)形成。因此，能減少附著在基底絕緣膜102的表面及柵極電極103的表面的含氫雜質(zhì)，能防止大氣組分附著到基底絕緣膜102與柵極絕緣膜104之間的界面、柵極電極103與柵極絕緣膜104之間的界面以及柵極絕緣膜104與第一氧化物半導體膜115之間的界面。因此，能形成具有良好的電特性的高可靠性的晶體管100。另外，在形成第一氧化物半導體膜115的期間或者之后，在一些情況下，由于第一氧化物半導體膜115中的氧缺陷而產(chǎn)生電荷。一般而言，當氧化物半導體中發(fā)生氧缺陷時，部分氧缺陷成為施主而產(chǎn)生電子作為載流子。即，在晶體管100中，第一氧化物半導體膜115中的部分氧缺陷也成為施主而產(chǎn)生電子作為載流子且因此晶體管100的閾值電壓負偏移。此外，第一氧化物半導體膜115中的電子的產(chǎn)生往往由第一氧化物半導體膜115與柵極絕緣膜104之間的界面附近的發(fā)生的氧缺陷引起。因此，在第一氧化物半導體膜115形成之后，進行第一熱處理以形成第二氧化物半導體膜117（參照圖4d）。通過第一熱處理，從第一氧化物半導體膜115釋放氫（包含水、氫氧基及氫化物），包含于柵極絕緣膜104的部分氧被釋放，而且氧擴散至第一氧化物半導體膜115以及柵極絕緣膜104與第一氧化物半導體膜115之間的界面附近。在氧化氣氛或者惰性氣氛中在能發(fā)生上述現(xiàn)象的溫度進行第一熱處理，特別是，高于或等于150℃且低于襯底的應變點，優(yōu)選高于或等于250℃且低于或等于450℃，更優(yōu)選高于或等于300℃且低于或等于450℃。這里，氧化氣氛是指包含10ppm以上的氧化氣體諸如氧、臭氧或氧化氮的氣氛。惰性氣氛是指包含低于10ppm的氧化氣體且用氮或稀有氣體填充的氣氛。處理時間為3分鐘至24小時。超過24小時的熱處理因降低了生產(chǎn)率而不是優(yōu)選的。用于第一熱處理的熱處理裝置沒有特別限制，且該裝置可設置有這樣的器件，即該器件通過來自加熱元件諸如電阻加熱元件的熱輻射或熱傳導來加熱待處理的對象。例如，可使用電爐或者快速熱退火（rta）裝置諸如氣體快速熱退火（grta）裝置或者燈快速熱退火（lrta）裝置。lrta裝置是通過從諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈的燈發(fā)射的光（電磁波）的輻射來加熱待處理的對象的裝置。grta裝置是利用高溫氣體來進行熱處理的裝置。第一熱處理致使柵極絕緣膜104所含的部分氧釋放且擴散至第一氧化物半導體膜115中，以便補償?shù)谝谎趸锇雽w膜115中的氧缺陷。換言之，足夠的氧從柵極絕緣膜104釋放到第一氧化物半導體膜115中，由此第一氧化物半導體膜115中的引起閾值電壓的負偏移的氧缺陷能夠得到補償。另外，第一氧化物半導體膜115中的氫用作施主以產(chǎn)生電子作為載流子。通過第一熱處理，減小第一氧化物半導體膜115的氫濃度，因此，變?yōu)楦呒兌鹊牡诙趸锇雽w膜117。第二氧化物半導體膜117的氫濃度小于5×1018atoms/cm3，優(yōu)選為1×1018atoms/cm3或更低，更優(yōu)選為5×1017atoms/cm3或更低，更進一步優(yōu)選為1×1016atoms/cm3。請注意，第二氧化物半導體膜117的氫濃度通過次級離子質(zhì)譜法（sims）測出。通過第一熱處理由氫濃度的充分減小而得到純化的第二氧化物半導體膜117，其中由于足夠的氧供給而減小了氧缺陷導致的能隙的缺陷程度，具有依賴于施主諸如氫的1×1013/cm3或更低的載流子濃度。室溫（25℃）下的截止狀態(tài)電流（這里，每單位溝道寬度（1μm））為100za（1za（zeptoampere）為1×10-21a）或更低，優(yōu)選為10za或更低。因此，借助于第二氧化物半導體膜117能獲得具有良好的截止狀態(tài)電流特性的晶體管100。由于堿金屬諸如li或na是雜質(zhì)，所以優(yōu)選減小堿金屬的含量。第二氧化物半導體膜117中的堿金屬的含量優(yōu)選為2×1016cm-3或更低，優(yōu)選為1×1015cm-3或更低。另外，因為堿土金屬（alkalineearthmetal）也是雜質(zhì)，所以優(yōu)選減小堿土金屬的含量。因此，通過第一熱處理制造的晶體管100是具有良好的電特性的晶體管。接著，在第二氧化物半導體膜117上形成待成為源極電極106a及漏極電極106b的導電膜118（參照圖5a）。能以與待成為柵極電極103的導電膜類似的方式形成導電膜118。利用從能用于柵極電極103的導電材料中選擇的導電材料適當?shù)貙щ娔?18形成為具有單層結構或?qū)盈B結構。這里，使用鎢膜。在本實施例中，在形成待成為源極電極106a及漏極電極106b的導電膜118之前進行第一熱處理；然而，也可在第一氧化物半導體膜115形成之后進行第一熱處理且在其上形成導電膜118。換言之，可對于以下對象進行第一熱處理：（1）包含襯底101、基底絕緣膜102、柵極電極103以及第一氧化物半導體膜115的對象；或者（2）包含襯底101、基底絕緣膜102、柵極電極103、第一氧化物半導體膜115以及導電膜118的對象。在情況（1）中，通過第一熱處理，第一氧化物半導體膜115變?yōu)榈诙趸锇雽w膜117，而當在第二氧化物半導體膜117上形成了導電膜118時，可能在第二氧化物半導體膜117中形成缺陷。在情況（2）中，在形成導電膜118之后形成第二氧化物半導體膜117；因此，能降低在第二氧化物半導體膜117中形成缺陷的可能性。接著，進行光刻法以便在導電膜118上形成包含厚度不同的區(qū)域的抗蝕劑掩模119（參照圖5b）。形成包含厚度不同的區(qū)域的抗蝕劑掩模119，以便使覆蓋待成為源極電極106a及漏極電極106b的區(qū)域的抗蝕劑的厚度與覆蓋晶體管100的溝道形成區(qū)的抗蝕劑的厚度彼此不同。具體地，覆蓋晶體管100的溝道形成區(qū)的抗蝕劑的厚度小于覆蓋待成為源極電極106a及漏極電極106b的區(qū)域的抗蝕劑的厚度。可利用多色調(diào)掩模形成包含厚度不同的區(qū)域的抗蝕劑掩模119。多色調(diào)掩模的使用可減少所使用的光掩模的數(shù)量以及晶體管100的制造中的步驟的數(shù)量，是優(yōu)選的。在不使用多色調(diào)掩模的情況下，晶體管100的制造在以下步驟中需要兩個光掩模及兩個光刻過程，即將第二氧化物半導體膜117加工為具有島狀的步驟以及加工待成為源極電極106a及漏極電極106b的導電膜118的步驟；然而在使用多色調(diào)掩模的情況下，可利用一個光掩模通過一個光刻步驟制造晶體管100。多色調(diào)掩模是能夠用多種級別的光強度曝光的掩模；典型地，用三種級別的光強度進行曝光以設置曝光區(qū)、半曝光區(qū)以及非曝光區(qū)。借助于多色調(diào)掩模，可通過一次曝光及顯影（development）過程形成具有多個厚度（典型地，兩種厚度）的抗蝕劑掩模。因此，通過使用多色調(diào)掩模，可減少光掩模的數(shù)量。參照圖8a1、8a2、8b1及8b2來描述多色調(diào)掩模。圖8a1及8b1是典型的多色調(diào)光掩模的截面圖。圖8a1示出灰階掩模（gray-tonemask）403，以及圖8b1示出半色調(diào)掩模（half-tonemask）414。圖8a1所示的灰階掩模403包含：在透光襯底400上利用阻光層形成的阻光部401以及通過阻光層的圖案形成的衍射光柵部402。衍射光柵部402具有以小于或等于用于曝光的光的分辨極限的間隔而設置的狹縫、點、網(wǎng)格等，由此控制透光率。請注意，可周期性地或非周期性地在衍射光柵部402設置該狹縫、點或網(wǎng)格。石英等可用于透光襯底400。阻光部401及衍射光柵部402所包含的阻光層可利用金屬膜形成，而且優(yōu)選利用鉻、氧化鉻等形成。在利用曝光用光來照射灰階掩模403的情況下，如圖8a2所示，在與阻光部401重疊的區(qū)域中的透光率為0%，而未設置阻光部401或衍射光柵部402的區(qū)域中的透光率為100%。另外，在衍射光柵部402的透光率大約處于10%至70%的范圍，該范圍可通過衍射光柵的狹縫、點或網(wǎng)格的間隔進行調(diào)整。圖8b1所示的半色調(diào)掩模414包含：在透光襯底411上的半透光部412及阻光部413，分別利用半透光層及阻光層形成。半透光部412可利用mosin、mosi、mosio、mosion、crsi、等的層形成。阻光部413可利用與灰階掩模的阻光層類似的金屬膜形成，且優(yōu)選利用鉻、氧化鉻等形成。在利用曝光用光來照射半色調(diào)掩模414的情況下，如圖8b2所示，與阻光部413重疊的區(qū)域中的透光率為0%，而在未設置阻光部413或半透光部412的區(qū)域中的透光率為100%。另外，在半透光部412的透光率大約處于10%至70%的范圍，該范圍可通過所利用的材料的種類、厚度等進行調(diào)整。由于多色調(diào)光掩模能實現(xiàn)三種級別的曝光以獲得曝光部分、半曝光部分以及非曝光部分，所以可通過一次曝光及顯影過程形成具有多個厚度（典型地，兩種厚度）的區(qū)域的抗蝕劑掩模。因此，通過利用多色調(diào)掩模，能減少在晶體管100的制造過程中使用的光掩模的數(shù)量。圖5b所示的半色調(diào)掩模包含透光襯底300上的半透光層301a和阻光層301b及301c。因此，在導電膜118上形成抗蝕劑掩模，使得覆蓋待成為源極電極106a及漏極電極106b的區(qū)域的抗蝕劑掩模的厚度較大，而覆蓋待成為溝道形成區(qū)的區(qū)域的抗蝕劑掩模的厚度較?。▍⒄請D5b）。在考慮晶體管100的溝道長度的情況下來決定覆蓋待成為溝道形成區(qū)的區(qū)域的抗蝕劑掩模的厚度。然后，利用抗蝕劑掩模119對第二氧化物半導體膜117及導電膜118進行選擇性地除去（蝕刻）。通過蝕刻，形成島狀的第三氧化物半導體膜120以及加工為具有尺寸小于導電膜118的尺寸的導電膜121。請注意，第三氧化物半導體膜120對應于圖1a至1c所示的氧化物半導體膜105。盡管第三氧化物半導體膜120在形狀上與第二氧化物半導體膜117不同，但第三氧化物半導體膜120與第二氧化物半導體膜117同樣，也是氧化物半導體膜，其中氫濃度充分減小且高度純化，而且通過足夠的氧供給，減小氧缺陷導致的能隙中的缺陷程度。第三氧化物半導體膜120包含晶體管100的溝道形成區(qū)（參照圖6a）。接著，減小抗蝕劑掩模119的尺寸以形成抗蝕劑掩模122a及122b，它們在第三氧化物半導體膜120中的溝道形成區(qū)上的部分分開?？刮g劑掩模119的尺寸減少至少第三氧化物半導體膜120中的溝道形成區(qū)上的抗蝕劑掩模的厚度。換言之，減少抗蝕劑掩模119的尺寸，以便暴露導電膜121與第三氧化物半導體膜120中的溝道形成區(qū)重疊的區(qū)域。為了減小抗蝕劑掩模119的尺寸，可使用通過氧等離子體的灰化（ashing）。抗蝕劑掩模119經(jīng)受灰化以便在晶體管100的柵極電極103上分開，因此形成抗蝕劑掩模122a及122b（參照圖6b）。接著，利用抗蝕劑掩模122a及122b蝕刻導電膜121以形成源極電極106a及漏極電極106b（參照圖7a）。在蝕刻之后，除去抗蝕劑掩模122a及122b。此時，第三氧化物半導體膜120可被部分蝕刻且具有凹陷（depressed）部。請注意，源極電極106a及漏極電極106b也用作源極布線及漏極布線。由于抗蝕劑掩模122a及122b用于形成源極電極106a及漏極電極106b，所以源極電極106a及漏極電極106b的末端位于第三氧化物半導體膜120的末端之內(nèi)（參照圖1a至1c），其中抗蝕劑掩模122a及122b通過減小抗蝕劑掩模119的尺寸使得其在第三氧化物半導體膜120中的溝道形成區(qū)上的部分分開而獲得。與抗蝕劑掩模119相比，抗蝕劑掩模122a及122b的尺寸小了至少第三氧化物半導體膜120中形成的溝道形成區(qū)上的抗蝕劑掩模的厚度。因此，源極電極106a及漏極電極106b的末端位于第三氧化物半導體膜120的末端之內(nèi)，以便離第三氧化物半導體膜120的末端具有至少對應于第三氧化物半導體膜120中的溝道形成區(qū)上的抗蝕劑掩模的厚度的距離。因此，源極電極106a及漏極電極106b形成為：不覆蓋由柵極絕緣膜104及第三氧化物半導體膜120形成的臺階部，且僅在第三氧化物半導體膜120的上表面與第三氧化物半導體膜120接觸。但是如以后所述，在第三氧化物半導體膜120的末端容易產(chǎn)生作為載流子的電子（第三氧化物半導體膜120的末端容易具有n型導電性）。因此，優(yōu)選地決定抗蝕劑掩模119的厚度以及抗蝕劑掩模119中的減小量，使得第三氧化物半導體膜120的末端位于源極電極106a及漏極電極106b的末端之外，以便距源極電極106a及漏極電極106b的末端具有大于或等于1μm且小于或等于10μm的距離。因此，可減小通過第三氧化物半導體膜120的端面（或側壁）在源極電極106a及漏極電極106b之間產(chǎn)生的泄漏電流。當抗蝕劑掩模119的減小量較大、晶體管100的溝道長度較長時（這會減小晶體管100的導通狀態(tài)電流及場效應遷移率），需要考慮該情況。這里，描述在第三氧化物半導體膜120中發(fā)生的氧缺陷。加工為所希望形狀諸如島狀的氧化物半導體膜的第三氧化物半導體膜120的端面（或側壁）是活性的。請注意，“活性”是指具有不飽和鍵（danglingbond）的不穩(wěn)定結合狀態(tài)。該狀態(tài)由以下現(xiàn)象引起。在將氧化物半導體膜加工為所希望的形狀時，例如，在以后描述的條件下對氧化物半導體膜進行干蝕刻時，當氧化物半導體膜的端面暴露于包含氯自由基（chlorineradical）、氟自由基（fluorineradical）等的等離子體，暴露在氧化物半導體膜的端面上的金屬原子與氯自由基、氟自由基等結合。此時，與氯原子或氟原子結合的金屬原子被脫附，以致氧化物半導體膜中的之前與金屬原子結合的氧原子被激活。激活的氧原子容易反應而脫附。因此，在氧化物半導體膜的端面中容易發(fā)生氧缺陷。當加工為所希望的形狀的氧化物半導體膜的端面為活性時，在減壓氣氛或還原氣氛中提取氧，并且在氧化物半導體膜的端面中發(fā)生氧缺陷。減壓氣氛或還原氣氛是經(jīng)常用于晶體管的制造步驟諸如膜形成、熱處理或干蝕刻的處理氣氛。特別地，在經(jīng)受熱處理的氣氛中，容易在氧化物半導體膜的端面中發(fā)生氧缺陷。另外，部分氧缺陷成為施主且產(chǎn)生電子作為載流子，以致氧化物半導體膜的端面具有n型導電型。晶體管的源極電極及漏極電極與包含具有n型導電性的端面的氧化物半導體膜的端面接觸，使得通過氧化物半導體膜的端面在源極電極及漏極電極之間產(chǎn)生泄漏電流。該泄漏電流增加晶體管的截止狀態(tài)電流。另外，通過流過氧化物半導體膜的端面的電流，在其中氧化物半導體膜的端面用作溝道區(qū)域的晶體管成為可能。在晶體管100中，盡管島狀的第三氧化物半導體膜120的端面也是活性的，但源極電極106a及漏極電極106b不與第三氧化物半導體膜120的端面接觸且僅在第三氧化物半導體膜120的上表面與第三氧化物半導體膜120接觸；因此，能減小通過第三氧化物半導體膜120的端面在源極電極106a及漏極電極106b之間產(chǎn)生的泄漏電流?？赏ㄟ^干蝕刻或者濕蝕刻或者干蝕刻及濕蝕刻的組合進行第二氧化物半導體膜117、導電膜118及導電膜121的蝕刻。作為用于干蝕刻的蝕刻氣體，優(yōu)選使用含氯氣體（氯基氣體諸如氯（cl2）、三氯化硼（bcl3）、四氯化硅（sicl4）或四氯化碳（ccl4））。備選地，可使用含氟氣體（氟基氣體諸如四氟化碳（cf4）、六氟化硫（sf6）、三氟化氮（nf3）或三氟甲烷（chf3））；溴化氫（hbr）；氧（o2）；向其加入稀有氣體諸如氦（he）或氬（ar）的任意這些氣體；或類似物質(zhì)。作為干蝕刻法，可使用平行平板反應離子蝕刻（rie）法或感應耦合等離子體（inductivelycoupledplasma：icp）蝕刻法。為了將膜加工為所希望的形狀，適當?shù)卣{(diào)節(jié)蝕刻條件（例如，施加到線圈形電極的電力量、施加到襯底側的電極的電力量、以及襯底側的電極溫度）。例如，在作為導電膜118而形成的鎢膜經(jīng)受干蝕刻的情況下，條件如下：25sccm的四氟化碳、25sccm的氯以及10sccm的氧用于蝕刻氣體；干蝕刻裝置的處理室中的壓力為1.0pa；電極溫度為70℃；icp功率為500w；以及偏置功率為150w。另外，例如在第二氧化物半導體膜117經(jīng)受干蝕刻的情況下，條件如下：60sccm的氯化硼以及20sccm的氯用于蝕刻氣體；干蝕刻裝置的處理室中的壓力為1.9pa；電極溫度為70℃；icp功率為450w；以及偏置功率為100w。請注意，關于第二氧化物半導體膜117的干蝕刻，在上述的條件之外可進行氧的導入。通過在干蝕刻過程引入氧能減小干蝕刻中產(chǎn)生的氧缺陷。另外，在蝕刻導電膜118及第二氧化物半導體膜117之后，進行氧等離子體灰化以減小抗蝕劑掩模119的尺寸，由此能較好地加工導電膜121；然而，即使對導電膜118進行干蝕刻時，也能減小抗蝕劑掩模119的尺寸。因此，關于第二氧化物半導體膜117及導電膜118的蝕刻，可用這樣的方式形成源極電極106a及漏極電極106b，即不使用氧等離子體灰化，而對導電膜118進行干蝕刻，以便減小抗蝕劑掩模119的尺寸且蝕刻導電膜118。當對于第二氧化物半導體膜117進行干蝕刻時，存在在干蝕刻期間被除去的部分第二氧化物半導體膜117附著于抗蝕劑掩模119的可能性，且因此第二氧化物半導體膜117不能被加工為所希望的形狀。由此，關于第二氧化物半導體膜117及導電膜118的蝕刻，可對導電膜118進行干蝕刻以形成導電膜121而可對第二氧化物半導體膜117進行濕蝕刻以形成第三氧化物半導體膜120。通過用該方式的第二氧化物半導體膜117的濕蝕刻，能防止通過蝕刻除去的部分第二氧化物半導體膜117的附著于抗蝕劑掩模119，由此能將第二氧化物半導體膜117加工為所希望的形狀。作為用于濕蝕刻的蝕刻劑，可使用磷酸、乙酸以及硝酸的混合溶液，氨水過氧化氫混合物（31wt%過氧化氫水:28wt%氨水:水=5:2:2（體積比））等。備選地，可使用ito07n（由kantochemicalco.,inc.生產(chǎn)）。在形成第三氧化物半導體膜120、源極電極106a以及漏極電極106b之后，除去抗蝕劑掩模122a及122b。此時，盡管可使用化學溶液（抗蝕劑剝離劑），但也可通過氧等離子體灰化來除去抗蝕劑掩模122a及122b。通過氧等離子體灰化來進行抗蝕劑掩模122a及122b的除去，由此能防止化學溶液導致的第三氧化物半導體膜120的表面上的污染，而且通過氧等離子體，氧可供給至第三氧化物半導體膜120。另外，可在氧化物半導體膜105（圖6a、6b、圖7a及7b中的第三氧化物半導體膜120）與源極電極106a及漏極電極106b（參照圖22a至22c）之間設置具有高于源極電極106a及漏極電極106b且低于氧化物半導體膜105的電阻率的導電膜110a及110b。請注意，在本說明書中，導電膜110a及110b被稱為低電阻膜110a及110b。導電金屬氧化膜諸如氧化銦（in2o3）、氧化錫（sno2）、氧化鋅（zno）、氧化銦錫（in2o3-sno2，簡寫為ito）或者氧化銦鋅（in2o3-zno）可用于低電阻膜110a及110b。備選地，含氮的銦鎵氧化鋅、含氮的氧化銦錫、含氮的氧化銦鎵、含氮的氧化銦鋅、含氮的氧化錫、含氮的氧化銦或金屬氮化物（例如，inn或znn）可用于低電阻膜110a及110b。進一步備選地，含有一個到十個的石墨片（graphenesheet）的材料可用于低電阻膜110a及110b。低電阻膜110a及110b設置在源極電極106a及漏極電極106b與氧化物半導體膜105之間，以此方式，能減小源極電極106a及漏極電極106b與氧化物半導體膜105之間的接觸電阻。為了在源極電極106a及漏極電極106b與氧化物半導體膜105之間設置低電阻膜110a及110b，形成第二氧化物半導體膜117，并且形成如上所述的導電金屬氧化物膜或者包含一個到十個石墨片的材料的膜，然后在其上形成待成為源極電極106a及漏極電極106b的導電膜118。接著，形成包含厚度不同的區(qū)域的抗蝕劑掩模119。此時，形成抗蝕劑掩模119以便滿足以下三個條件。（1）抗蝕劑掩模119在覆蓋待成為源極電極106a及漏極電極106b的導電膜118的區(qū)域的部分中具有最大厚度。（2）抗蝕劑掩模119在覆蓋晶體管的溝道形成區(qū)的部分中具有最小厚度。（3）抗蝕劑掩模119在覆蓋待成為低電阻膜的區(qū)域的部分中具有的厚度小于（1）的厚度且大于（2）的厚度。此后，重復進行如上所述的用于減小包含厚度不同的區(qū)域的抗蝕劑掩模119的尺寸的蝕刻及處理，由此能在源極電極106a及漏極電極106b與氧化物半導體膜105之間形成低電阻膜110a及110b。請注意，分別形成低電阻膜110a及110b，使得低電阻膜110a及110b的末端位于氧化物半導體膜105的末端之內(nèi)；并且形成源極電極106a及漏極電極106b，使得源極電極106a及漏極電極106b的末端位于低電阻膜110a及110b的末端之內(nèi)。優(yōu)選決定抗蝕劑掩模119的厚度及抗蝕劑掩模119中的減小量，使得氧化物半導體膜105的末端位于低電阻膜110a及110b的末端和源極電極106a及漏極電極106b的末端之外，以便距離低電阻膜110a及110b的末端和源極電極106a及漏極電極106b的末端具有大于或等于1μm且小于或等于10μm的距離。在源極電極106a及漏極電極106b形成之后，緊接著在柵極絕緣膜104、第三氧化物半導體膜120以及源極電極106a及漏極電極106b上形成保護絕緣膜107（參照圖7b）。能用與柵極絕緣膜104類似的方式形成保護絕緣膜107。利用從能用于柵極絕緣膜104的材料中選擇的材料適當?shù)匦纬杀Ｗo絕緣膜107以具有單層結構或?qū)盈B結構。優(yōu)選保護絕緣膜107中的與第三氧化物半導體膜120接觸的區(qū)域是含氧的絕緣膜或者通過加熱從其中釋放氧的絕緣膜。如同柵極絕緣膜104，保護絕緣膜107的厚度可大于或等于1nm且小于或等于300nm，優(yōu)選為大于或等于5nm且小于或等于50nm。通過在保護絕緣膜107形成后進行第二熱處理，使保護絕緣膜107中所含的部分氧釋放，使得氧擴散至第三氧化物半導體膜120以及保護絕緣膜107與第三氧化物半導體膜120之間的界面附近。特別地，能補償在第三氧化物半導體膜120的端面中產(chǎn)生的氧缺陷，這實現(xiàn)晶體管100的良好的電特性。請注意，只要第二熱處理能使得保護絕緣膜107中所含的部分氧釋放，就可參照第一熱處理的描述來適當?shù)貨Q定加熱方法及加熱裝置?？稍诟哂诨虻扔?50℃且低于或等于450℃的溫度進行第二熱處理，優(yōu)選為高于或等于250℃且低于或等于325℃。備選地，可在溫度從250℃逐漸增加到325℃時，進行第二熱處理。如有必要，除去部分柵極絕緣膜104以及部分保護絕緣膜107以暴露部分柵極布線、部分源極布線以及部分漏極布線。通過上述步驟，能制造晶體管100。請注意，在晶體管100中，通過在保護絕緣膜107與氧化物半導體層105中的溝道形成區(qū)重疊的區(qū)域上設置電極，晶體管100能起到雙柵極型（dual-gatetype）晶體管的作用。這里，描述晶體管310的制造方法與晶體管100的制造方法的不同點。首先，如晶體管100的制造方法那樣地直到包括第一氧化物半導體膜115的部件被形成。接著，在第一氧化物半導體膜115上形成待成為溝道保護膜108的絕緣膜，其厚度大于或等于10nm且小于或等于500nm，優(yōu)選為大于或等于20nm且小于或等于300nm?？衫脧恼f明柵極絕緣膜104時舉出的膜中選擇的膜適當?shù)赝ㄟ^上述方法形成待成為溝道保護膜108的絕緣膜。請注意，溝道保護膜最終與氧化物半導體膜105接觸；因此，優(yōu)選含氧的絕緣膜或者通過加熱從其中釋放氧的絕緣膜用作溝道保護膜。這里，通過濺射法形成200nm厚的氧化硅膜。然后，進行第一熱處理以便形成第二氧化物半導體膜117。當在第一氧化物半導體膜115夾在柵極絕緣膜104與待成為溝道保護膜108的絕緣膜之間的狀態(tài)下進行第一熱處理時，氧從柵極絕緣膜104及待成為溝道保護膜108的絕緣膜供給至第一氧化物半導體膜115，使得能夠提高第一氧化物半導體膜115中產(chǎn)生的氧缺陷的補償效果。優(yōu)選不暴露于大氣地連續(xù)形成柵極絕緣膜104、第一氧化物半導體膜115及待成為溝道保護膜108的絕緣膜。不暴露于大氣地連續(xù)形成使得能防止含氫及大氣組分的雜質(zhì)附著于柵極絕緣膜104與第一氧化物半導體膜115之間的界面、以及待成為溝道保護膜108的絕緣膜與第一氧化物半導體膜115之間的界面；因此，能改善所制造的晶體管的可靠性。接著，通過印刷法、光刻法、噴墨法等在待成為溝道保護膜108的絕緣膜上形成抗蝕劑掩模，并選擇性地除去（蝕刻）絕緣膜以形成溝道保護膜108。接著，除去抗蝕劑掩模并在第二氧化物半導體膜117上形成待成為源極電極106a及漏極電極106b的導電膜118?？捎门c晶體管100的制造過程中的步驟類似的方式進行以下步驟。通過上述步驟，能制造晶體管310。請注意，在晶體管310中，通過在保護絕緣膜107與氧化物半導體層105中的溝道形成區(qū)重疊的區(qū)域上設置電極，晶體管310能起到雙柵極型晶體管的作用。如上所述，根據(jù)本發(fā)明的一個實施例的晶體管的制造方法，能制造電特性良好且不大可能變化的半導體器件。請注意，本實施方式能與在其他實施方式中描述的任何結構適當?shù)亟M合實施。（實施方式2）在本實施方式中，描述了實施方式1中的晶體管100、晶體管200及晶體管310的每一個中的氧化物半導體膜105是包含晶體區(qū)的氧化物半導體膜的方式?？赏ㄟ^與實施方式1中描述制造過程部分不同的制造過程來獲得該方式。請注意，對于與實施方式1中的部件相同的部件，使用相同參照標號，并且這里省略具有相同參照標號的部件的具體描述。在本實施例中描述的包含晶體區(qū)的氧化物半導體膜為非單晶。特別地，當從與a-b平面垂直的方向觀察時，氧化物半導體膜包含的晶體區(qū)具有三角形、六角形、正三角形或正六角形的原子排列；以及其中當從與c軸方向垂直的方向觀察時，金屬原子以成層的方式排列或者金屬原子及氧原子以成層的方式排列。請注意，在本說明書中，晶體區(qū)被稱為c軸取向晶體，且包含該c軸取向晶體的氧化物半導體被稱為c軸取向晶體氧化物半導體（caacoxidesemiconductor，caac-os）。caac氧化物半導體膜用作包含溝道形成區(qū)的氧化物半導體膜105，由此能抑制光例如可見光或紫外光照射前后二者之間的閾值電壓的偏移、或bt（柵極偏置－溫度）應力測試前后二者之間的閾值電壓的偏移，這實現(xiàn)晶體管的可靠性的改善。caac氧化物半導體不是單晶，但并不意味著caac氧化物半導體僅由非晶組分組成。盡管caac氧化物半導體包含晶化的部分（晶體部），但在某些情況下，一個晶體部與另一個晶體部之間的邊界并不明顯。另外，可用caac氧化物半導體包含的部分氧取代氮。caac氧化物半導體中包含的各個晶體部的c軸可取向為一個方向（例如，與在其上形成caac氧化物半導體的襯底表面垂直的方向、與caac氧化物半導體的表面垂直的方向等）。備選地，caac氧化物半導體中包含的各個晶體部的a-b平面的法線可取為同一方向（例如，與在其上形成caac氧化物半導體的襯底表面垂直的方向、與caac氧化物半導體的表面垂直的方向等）。請注意，依據(jù)其組成等，caac氧化物半導體可為導體或絕緣體。另外，依據(jù)其組成等，caac氧化物半導體透射或不透射可見光。作為caac氧化物半導體的例子，舉出以下材料，即其中從與該沉積材料的表面、在其上沉積了該材料的襯底的表面或該材料的界面垂直的方向能觀察到三角形或六角形的原子排列，以及其中在該沉積材料的截面中能觀察到金屬原子的成層的排列或者金屬原子及氧原子（或氮原子）的成層的排列。請注意，在非晶氧化物半導體中，可根據(jù)鄰近的金屬的種類來調(diào)整與金屬原子配位的氧原子的數(shù)量。作為對照，在caac氧化物半導體中，與金屬原子配位的氧原子的數(shù)量大體上相同。存在兩種caac氧化物半導體膜的制造方法。一種方法在襯底加熱時，進行一次氧化物半導體膜的形成。另一種方法將氧化物半導體膜的形成分為兩次，并且在每次形成氧化物半導體膜之后進行熱處理。首先描述晶體管100的一種制造方法，其中通過在襯底的加熱時形成氧化物半導體膜來形成caac氧化物半導體膜。首先，如實施方式1中那樣，在襯底101上形成基底絕緣膜102，然后在基底絕緣膜102上形成柵極電極103。接著，在柵極電極103上形成柵極絕緣膜104。可如實施方式1中那樣形成柵極絕緣膜104。然后，在加熱設置有基底絕緣膜102、柵極電極103及柵極絕緣膜104的襯底101時，在柵極絕緣膜104上沉積實施方式1中描述的金屬氧化物以用作第一氧化物半導體膜115。這里，如實施方式1那樣使用濺射。襯底101的加熱溫度高于或等于150℃且低于或等于450℃，且優(yōu)選襯底溫度高于或等于200℃且低于或等于350℃。請注意，在第一氧化物半導體膜115形成期間的襯底的加熱溫度設得較高，使得能提供在其中晶體區(qū)與非晶區(qū)之比較高的第一氧化物半導體膜115。第一氧化物半導體膜115的厚度可大于或等于1nm且小于或等于50nm。接著，通過上述方法形成的第一氧化物半導體膜115經(jīng)受實施方式1中描述的第一熱處理。通過第一熱處理，能使氫（包含水、氫氧基及氫化物）從第一氧化物半導體膜115釋放，且能釋放柵極絕緣膜104中含有的部分氧，使得氧可擴散至第一氧化物半導體膜115以及柵極絕緣膜104與第一氧化物半導體膜115之間的界面附近?？捎门c實施方式1中描述的制造步驟類似的方式進行以后的步驟。接著，描述晶體管100的制造方法，其中氧化物半導體膜的形成被分為兩次，且在每次形成氧化物半導體膜之后進行熱處理，使得caac氧化物半導體膜形成。將襯底101的溫度保持為200℃以上且400℃或更低的溫度時，在柵極絕緣膜104上形成作為第一層的氧化物半導體膜，然后在溫度為200℃以上且450℃或更低、且在氮、氧、稀有氣體或干空氣（dryair）的氣氛中進行熱處理。通過該熱處理，在包含作為第一層的氧化物半導體膜的上表面的區(qū)域形成晶體區(qū)。接著，形成比作為第一層的氧化物半導體膜厚的氧化物半導體膜作為第二層。此后，再次在200℃以上且450℃或更低的溫度進行熱處理，由此利用在包含上表面的區(qū)域中包含晶體區(qū)的作為第一層的氧化物半導體膜作為晶體生長的晶種向上進行晶體生長；因此，整個作為第二層的氧化物半導體膜被晶化。請注意，實施方式1中描述的金屬氧化物能用作作為第一層的氧化物半導體膜以及作為第二層的氧化物半導體膜。優(yōu)選作為第一層的氧化物半導體膜的厚度大于或等于1nm且小于或等于10nm。例如，作為第一層的氧化物半導體膜在以下條件下形成：使用金屬氧化物靶（in-ga-zn基金屬氧化物靶（in2o3:ga2o3:zno=1:1:2[摩爾數(shù)比]）），襯底與靶之間的距離為170mm，襯底溫度為250℃，壓力為0.4pa，直流（dc）電源為0.5kw，濺射氣體為純氧、純氬、或氬及氧，以及厚度為5nm；而作為第二層的氧化物半導體膜在以下條件下形成：使用金屬氧化物靶（in-ga-zn基金屬氧化物靶（in2o3:ga2o3:zno=1:1:2[摩爾數(shù)比]）），襯底與靶之間的距離為170mm，襯底溫度為400℃，壓力為0.4pa，直流（dc）電源為0.5kw，濺射氣體為純氧、純氬、或者氬及氧，以及厚度為25nm。該方法中用于熱處理的熱處理器件可為用于實施方式1中描述的第一熱處理的任何熱處理器件。如實施方式1中所述，可在真空中連續(xù)形成柵極絕緣膜104及第一氧化物半導體膜115。通過在形成作為第二層的氧化物半導體膜之后進行熱處理，氫（包含水、氫氧基或氫化物）從在包含上表面的區(qū)域中包含晶體區(qū)的作為第一層的氧化物半導體膜以及作為第二層的氧化物半導體膜釋放，且從柵極絕緣膜104供給氧，使得能減小在包含上表面的區(qū)域中包含晶體區(qū)的作為第一層的氧化物半導體膜以及作為第二層的氧化物半導體膜中的氧缺陷。因此，在該方法中，將氧化物半導體膜的形成分為兩次，且在每次形成氧化物半導體膜之后進行熱處理，使得caac氧化物半導體膜形成，可省略實施方式1中描述的第一熱處理，或者在形成caac氧化物半導體膜之后，可用與實施方式1中類似的方式進行第一熱處理，使得氧從柵極絕緣膜104供給?？捎门c實施方式1中描述的制造步驟類似的方式進行后續(xù)的步驟。請注意，本實施方式能與在其他實施方式中描述的任何結構適當?shù)亟M合實施。（實施方式3）在本實施方式中，描述通過利用以下模型的計算而獲得的、關于在根據(jù)實施方式1和2中描述的任何制造方法制造的晶體管所包含的氧化物半導體膜的上表面及端面產(chǎn)生氧缺陷的容易度的驗證結果。請注意，由于實施方式2中描述的caac氧化物半導體在一個端面上具有多個晶面，所以其用作計算模型是復雜的。因此，這里利用具有有c軸取向的纖維鋅礦（wurtzite）結構的zno單晶進行計算。如圖25所示，將通過沿著與c軸平行的平面以及與c軸垂直的平面切割晶體結構而獲得的（001）平面、（100）平面及（110）平面用作晶體模型。按照以下方式獲得本實施方式中的計算結果：在制作表面結構之后，對從如圖26a至26c所示的（100）平面、（110）平面及（001）平面釋放的氧的情況進行計算，且比較該表面結構之間的釋放的容易度。首先，通過將晶體結構切割為在表面上具有（001）面來制作模型。由于利用三維周期性結構進行計算，所以該模型是具有兩個（001）平面且具有1nm的真空區(qū)的厚片（slab）模型。類似地，因為假設端面與（001）平面垂直，所以制作在表面上具有（100）平面的厚片模型及在表面上具有（110）平面的厚片模型作為端面的例子。通過計算這兩個平面，能分析出從與（001）平面垂直的平面釋放氧的趨勢。在該情況下，真空區(qū)域也為1nm。（100）平面模型、（110）平面模型及（001）平面模型中的原子的數(shù)量分別設定為64、108及108。另外，制作出通過從上述三種結構的各自的表面除去一個氧原子而獲得的結構。castep用于計算，其為利用密度泛函理論（densityfunctionaltheory）的程序。利用平面波基本贗勢法（planewavebasispseudopotentialmethod）作為用于密度泛函理論的方法，以及gga-pbe用于泛函。首先，在纖維鋅礦結構的四原子單位單元中，使包含晶格常數(shù)的該結構最優(yōu)化。接著，基于該最優(yōu)化的結構制作表面結構。然后，使具有氧缺陷的表面結構及沒有氧缺陷的表面結構經(jīng)受具有固定晶格常數(shù)的結構最優(yōu)化。使用結構最優(yōu)化之后的能量。假設截止能量（cut-offenergy）在單位單元計算中為380ev而在表面結構計算中為300ev。k點在單位單元計算中為9×9×6，在（100）平面模型計算中為3×2×1，在（110）平面模型計算中為1×2×2，在（001）平面模型計算中為2×2×1。對于上述表面結構進行以下計算以獲得能量差（這里，也稱為結合能）：將具有氧缺陷的結構的能量與氧分子的能量的一半相加，且從其中減去沒有氧缺陷的結構的能量。從該結果，在具有較低結合能的表面上，更有可能釋放氧。[算式2]（結合能）=（具有氧缺陷的結構的能量）+（氧分子的能量的一半）－（沒有氧缺陷的結構的能量）在表1中示出根據(jù)算式2獲得的各個表面的結合能。[表1]結合能（100）平面模型2.89（110）平面模型2.64（001）平面模型3.38從表1的結果可以說明：（100）平面及（110）平面的結合能低于（001）平面的結合能，以及相比（001）平面，氧更有可能從（100）平面及（110）平面釋放。換言之，能得出：相對于在與上表面垂直的方向具有c軸取向的zno膜的上表面，更有可能從其端面釋放氧。盡管作為caac氧化物半導體的例子的zno具有混合的多種晶面，但在其端面上具有與zno單晶相同種類的平面。因此，可以說明：作為caac氧化物半導體的zno的釋放氧的趨勢類似于zno單晶的釋放氧的趨勢。請注意，本實施方式能與在其他實施方式中描述的任何結構適當?shù)亟M合實施。（實施方式4）圖9a中示出半導體器件中包含的存儲元件（在下文中也稱為存儲單元）的電路圖的例子。存儲單元包含晶體管1160及晶體管1162，在晶體管1160中，利用除氧化物半導體以外的材料（例如，硅、鍺、碳化硅、砷化鎵、氮化鎵或有機化合物）形成溝道形成區(qū)；在晶體管1162中，利用氧化物半導體形成溝道形成區(qū)。在其中利用氧化物半導體形成溝道形成區(qū)的晶體管1162可根據(jù)實施方式1及2進行制造。如圖9a所示，晶體管1160的柵極電極電連接至晶體管1162的源極電極及漏極電極的一個。第一布線sl（1stline，也稱為源極線）電連接至晶體管1160的源極電極。第二布線bl（2ndline，也稱為位線）電連接至晶體管1160的漏極電極。第三布線s1（3rdline，也稱為第一信號線）電連接至晶體管1162的源極電極及漏極電極中的另一個。第四布線s2（4thline，也稱為第二信號線）電連接至晶體管1162的柵極電極。在其中利用除了氧化物半導體以外的材料例如單晶硅形成溝道形成區(qū)的晶體管1160，能以足夠高的速度進行操作。因此，通過使用晶體管1160，能實現(xiàn)存儲內(nèi)容的高速讀取等。在其中利用氧化物半導體形成溝道形成區(qū)的晶體管1162的特性是其極小的截止狀態(tài)電流。因此，當使晶體管1162截止時，可長時間保持晶體管1160的柵極電極的電位。通過利用能保持晶體管1160的柵極電極的電位的特性，能進行如以下描述的數(shù)據(jù)的寫入、保持及讀取。首先，描述數(shù)據(jù)的寫入及保持。首先，第四布線s2的電位設定為導通晶體管1162的電位，以便導通晶體管1162。因此，第三布線s1的電位供給至晶體管1160的柵極電極（寫入）。此后，第四布線s2的電位設定為使晶體管1162截止的電位以便使晶體管1162截止，且因此保持晶體管1160的柵極電極的電位（保持）。由于晶體管1162的截止狀態(tài)電流極小，晶體管1160的柵極電極的電位長時間得到保持。例如，當晶體管1160的柵極電極的電位是使晶體管1160處于導通狀態(tài)的電位時，晶體管1160的導通狀態(tài)長時間得到保持。此外，當晶體管1160的柵極電極的電位是使晶體管1160處于截止狀態(tài)的電位時，晶體管1160的截止狀態(tài)長時間得到保持。然后，描述數(shù)據(jù)的讀取。當在如上所述的保持晶體管1160保持為導通狀態(tài)或截止狀態(tài)的狀態(tài)下向第一布線sl供給既定電位（低電位）時，第二布線bl的電位依據(jù)晶體管1160的導通狀態(tài)或截止狀態(tài)而變化。例如，當晶體管1160處于導通狀態(tài)時，第二布線bl的電位變得更接近第一布線sl的電位。另一方面，當晶體管1160處于截止狀態(tài)時，第二布線bl的電位不變。以此方式，在保持數(shù)據(jù)的狀態(tài)下將第二布線bl的電位及既定電位相互比較，由此能讀出數(shù)據(jù)。然后，描述數(shù)據(jù)的重寫。以與數(shù)據(jù)的寫入及保持類似的方式來進行數(shù)據(jù)的重寫。即，第四布線s2的電位設定為導通晶體管1162的電位，以便導通晶體管1162。因此，第三布線s1的電位（用于新數(shù)據(jù)的電位）供給至晶體管1160的柵極電極。此后，第四布線s2的電位設定為使晶體管1162截止的電位，以便使晶體管1162截止，且因此保持新數(shù)據(jù)。在根據(jù)所公開的本發(fā)明的存儲單元中，如上所述，數(shù)據(jù)可直接被另一個數(shù)據(jù)的寫入重寫。由此，不需要閃速存儲器等所必需的擦除操作，以便能抑制擦除操作導致的操作速度的降低。換言之，能實現(xiàn)包含存儲單元的半導體器件的高速操作。圖9b是示出圖9a所示的存儲單元的應用例子的電路圖。圖9b所示的存儲單元1100包含第一布線sl（源極線）、第二布線bl（位線）、第三布線s1（第一信號線）、第四布線s2（第二信號線）、第五布線wl（字線）、晶體管1164（第一晶體管）、晶體管1161（第二晶體管）以及晶體管1163（第三晶體管）。在晶體管1164及1163的每一個中，溝道形成區(qū)利用除氧化物半導體以外的材料形成，而在晶體管1161中，溝道形成區(qū)利用氧化物半導體形成。這里，晶體管1164的柵極電極電連接至晶體管1161的源極電極及漏極電極的一個。此外，第一布線sl電連接至晶體管1164的源極電極，以及晶體管1164的漏極電極電連接至晶體管1163的源極電極。第二布線bl電連接至晶體管1163的漏極電極，以及第三布線s1電連接至晶體管1161的源極電極及漏極電極的另一個。第四布線s2電連接至晶體管1161的柵極電極，以及第五布線wl電連接至晶體管1163的柵極電極。接著，描述該電路的操作的具體例。請注意以下描述中的電位、電壓等的數(shù)值可適當改變。當數(shù)據(jù)寫入存儲單元1100時，第一布線sl設定為0v，第五布線wl設定為0v，第二布線bl設定為0v，以及第四布線s2設定為2v。第三布線s1設定為2v以寫入數(shù)據(jù)“1”以及設定為0v以寫入數(shù)據(jù)“0”。此時，晶體管1163處于截止狀態(tài)以及晶體管1161處于導通狀態(tài)。請注意，在第三布線s1的電位改變之前，將第四布線s2設定為0v以便使晶體管1161截止以完成寫入。其結果是，在寫入數(shù)據(jù)“1”之后，將連接至晶體管1164的柵極電極的節(jié)點（稱為節(jié)點a）的電位設定為大約2v以及在寫入數(shù)據(jù)“0”之后，設定為大約0v。對應于第三布線s1的電位的電荷在節(jié)點a累積；由于晶體管1161的截止狀態(tài)電流極小，所以長時間保持晶體管1164的柵極電極的電位。當從存儲單元讀取數(shù)據(jù)時，第一布線sl設定為0v，第五布線wl設定為2v，第四布線s2設定為0v，第三布線s1設定為0v，以及連接至第二布線bl的讀取電路設定為操作狀態(tài)。此時，晶體管1163處于導通狀態(tài)而晶體管1161處于截止狀態(tài)。當寫入了數(shù)據(jù)“0”時，晶體管1164處于截止狀態(tài)，即節(jié)點a設定為大約0v，以便第二布線bl及第一布線sl之間的電阻為高。另一方面，當寫入了數(shù)據(jù)“1”時，晶體管1164處于導通狀態(tài)，即節(jié)點a設定為大約2v，以便第二布線bl及第一布線sl之間的電阻為低。依據(jù)存儲單元的電阻狀態(tài)的不同，讀取電路能讀取數(shù)據(jù)“0”或數(shù)據(jù)“1”。寫入時的第二布線bl設定為0v；然而，其可處于浮動狀態(tài)或可充電為具有高于0v的電位。讀取時的第三布線s1設定為0v；然而，其可處于浮動狀態(tài)或可充電為具有高于0v的電位。請注意，數(shù)據(jù)“1”及數(shù)據(jù)“0”是為方便起見而定義的且可反過來。此外，上述操作電壓是例子。設定操作電壓使得晶體管1164在數(shù)據(jù)“0”的情況下截止而在數(shù)據(jù)“1”的情況下導通，晶體管1161在寫入時導通而在除寫入時之外的其他時間內(nèi)截止，以及晶體管1163在讀取時導通?？梢彩褂猛庠O邏輯電路的電源電位vdd來代替2v。在本實施方式中，為容易理解起見，描述了具有最小存儲單位（一位）的存儲單元；然而，存儲單元的結構并不限定于此。也可適當?shù)刂瞥鼍哂斜舜诉B接的多個存儲單元的更高級的半導體器件。例如，可通過利用多于一個上述存儲單元做出nand型或nor型半導體器件。布線結構并不限于圖9a或圖9b中的布線結構且能適當?shù)馗淖?。圖10是根據(jù)本發(fā)明的一個實施例的半導體器件的電路框圖。該半導體器件具有m×n位的存儲能力。圖10所示的半導體器件包含：m個第四布線s2（l）至s2（m）、m個第五布線wl（1）至wl（m）、n個第二布線bl（1）至bl（n）、n個第三布線sl（l）至sl（n）、排列成m行乘n列的矩陣的多個存儲單元1100（1,1）至1100（m,n）（m及n均為自然數(shù)）以及外設電路諸如連接至第二布線bl及第三布線s1的驅(qū)動電路1111、連接至第四布線s2及第五布線wl的驅(qū)動器電路1113以及讀取電路1112?？稍O置刷新電路等作為另一個外設電路。考慮存儲單元1100（i,j）是存儲單元的典型例子。這里，存儲單元1100（i,j）（i是大于或等于1且小于或等于m的整數(shù)，以及j是大于或等于1且小于或等于n的整數(shù)）連接至第二布線bl（j）、第三布線sl（j）、第四布線s2（i）、第五布線wl（i）以及第一布線sl。第一布線sl的電位vs供給至第一布線sl。第二布線bl（1）至bl（n）及第三布線sl（l）至sl（n）連接至驅(qū)動器電路1111及讀取電路1112。第五布線wl（1）至wl（m）及第四布線s2（l）至s2（m）連接至驅(qū)動電路1113。描述圖10所示的半導體器件的操作。在此結構中，以行為單位寫入及讀取數(shù)據(jù)。當數(shù)據(jù)寫入第i行的存儲單元1100（i,1）至1100（i,n）時，第一布線sl的電位vs設定為0v，第五布線wl（i）設定為0v，第二布線bl（1）至bl（n）設定為0v，以及第四布線s2（i）設定為2v。此時，晶體管1161導通。在第三布線sl（l）至sl（n）中，位于待寫入數(shù)據(jù)“1”的列中的第三布線設定為2v而位于待寫入數(shù)據(jù)“0”的列中的第三布線設定為0v。請注意，在第三布線sl（l）至s1（n）的電位改變之前，將第四布線s2（i）設定為0v，以便使晶體管1161截止以完成寫入。此外，除第五布線wl（i）之外的第五布線wl以及除第四布線s2（i）的第四布線s2設定為0v。其結果是，連接至向其中寫入了“1”的存儲單元的晶體管1164的柵極電極的節(jié)點（稱為節(jié)點a）的電位設定為大約2v，而向其中寫入了“0”的存儲單元的節(jié)點a的電位設定為大約0v。未選擇的存儲單元的節(jié)點a的電位不變。當從第i行的存儲單元1100（i,l）至1100（i,n）讀取數(shù)據(jù)時，第一布線sl的電位vs設定為0v，第五布線wl（i）設定為2v，第四布線s2（i）設定為0v，第三布線s1（1）至s1（n）設定為0v，以及連接至第二布線bl（1）至bl（n）的讀取電路設定為操作狀態(tài)。例如根據(jù)存儲單元的電阻狀態(tài)的不同，讀取電路可讀取數(shù)據(jù)“0”或數(shù)據(jù)“1”。請注意，除了第五布線wl（i）以外的第五布線wl以及除第四布線s2（i）以外的第四布線s2設定為0v。在寫入時，第二布線bl設定為0v；然而，其可為浮動狀態(tài)或可充電至具有高于0v的電位。在讀取時第三布線s1設定為0v；然而其可為浮動狀態(tài)或可充電至具有高于0v的電位。請注意，數(shù)據(jù)“1”及數(shù)據(jù)“0”是為了方便起見而定義的且可反過來。此外，上述操作電壓是例子。設定該操作電壓使得晶體管1164在數(shù)據(jù)“0”的情況下截止而在數(shù)據(jù)“1”的情況下導通，晶體管1161在寫入時導通而在除寫入時之外的其他時間內(nèi)截止，以及晶體管1163在讀取時導通?？梢彩褂猛庠O邏輯電路的電源電位vdd來代替2v。根據(jù)此實施方式，連接至在其中利用氧化物半導體形成溝道區(qū)域的晶體管的節(jié)點的電位能長時間保持，由此能夠制造能利用低的功率消耗進行數(shù)據(jù)的寫入、保持及讀取的存儲元件。請注意，在本實施方式中描述的結構、方法等可與其他實施方式中的任何結構、方法等適當?shù)亟M合。（實施方式5）在本實施方式中，示出了包含電容器的存儲單元的電路圖的例子。圖11a所示的存儲單元1170包含：第一布線sl、第二布線bl、第三布線s1、第四布線s2、第五布線wl、晶體管1171（第一晶體管）、晶體管1172（第二晶體管）以及電容器1173。在晶體管1171中利用除氧化物半導體以外的材料形成溝道形成區(qū)，而在晶體管1172中利用氧化物半導體形成溝道形成區(qū)。可根據(jù)實施方式1及2來制造在其中利用氧化物半導體形成溝道形成區(qū)的晶體管1172。這里，晶體管1171的柵極電極、晶體管1172的源極電極及漏極電極的一個以及電容器1173的一個電極彼此電連接。此外，第一布線sl及晶體管1171的源極電極彼此電連接。第二布線bl及晶體管1171的漏極電極彼此電連接。第三布線s1及晶體管1172的源極電極及漏極電極中的另一個彼此電連接。第四布線s2及晶體管1172的柵極電極彼此電連接。第五布線wl及電容器1173的另一個電極彼此電連接。接著，描述電路操作的具體例。請注意，以下描述的電位、電壓等的數(shù)值可適當?shù)馗淖儭．敂?shù)據(jù)寫入存儲單元1170時，第一布線sl設定為0v，第五布線wl設定為0v，第二布線bl設定為0v，以及第四布線s2設定為2v。第三布線s1設定為2v以寫入數(shù)據(jù)“1”而設定為0v以寫入數(shù)據(jù)“0”。此時，晶體管1172導通。請注意，在第三布線s1的電位改變之前，將第四布線s2設定為0v，以便使晶體管1172截止以完成寫入。其結果是，在寫入數(shù)據(jù)“1”之后，連接至晶體管1171的柵極電極的節(jié)點（稱為節(jié)點a）的電位設定為大約2v，而在寫入數(shù)據(jù)“0”之后，其設定為大約0v。當從存儲單元1170讀取數(shù)據(jù)時，第一布線sl設定為0v，第五布線wl設定為2v，第四布線s2設定為0v，第三布線s1設定為0v，以及連接至第二布線bl的讀取電路設定為操作狀態(tài)。此時，晶體管1172截止。描述第五布線wl設定為2v的情況下的晶體管1171的狀態(tài)。決定晶體管1171的狀態(tài)的節(jié)點a的電位取決于第五布線wl與節(jié)點a之間的電容c1，以及晶體管1171的柵極電極與晶體管1171的源極及漏極電極之間的電容c2。請注意，在讀取時第三布線s1設定為0v；然而，其可為浮動狀態(tài)或者可充電至具有高于0v的電位。數(shù)據(jù)“1”及數(shù)據(jù)“0”是為了方便起見而定義且可反過來。在第五布線wl的電位設定為0v的情況下，只要在寫入之后使晶體管1172截止且晶體管1171處于截止狀態(tài)，寫入時的第三布線s1的電位就可以從數(shù)據(jù)“0”及數(shù)據(jù)“1”的電位中選擇。設定讀取時的第五布線wl的電位，使得晶體管1171在數(shù)據(jù)“0”的情況下截止而在數(shù)據(jù)“1”的情況下導通。另外，晶體管1171的閾值電壓是例子。只要晶體管1171能按照如上所述的方式進行操作，晶體管1171就可以具有任何閾值電壓。參照圖11b描述這樣的nor型半導體存儲器件的例子，即在其中使用的存儲單元包含電容器以及具有第一柵極電極及第二柵極電極的選擇晶體管。請注意，由于選擇晶體管的例子包含第一柵極電極及第二柵極電極，所以可舉出實施方式1中描述的雙柵極晶體管作為例子。圖11b所示的存儲單元陣列包含：排列為i行（i為3以上的自然數(shù)）乘j列（j為3以上的自然數(shù)）的矩陣的多個存儲單元1180、i個字線wl（字線wl_1至wl_i）、i個電容器線cl（電容器線cl_1至cl_i）、i個柵極線bgl（柵極線bgl_l至bgl_i）、j個位線bl（位線bl_1至bl_j）以及源極線sl。這里，為方便起見，i及j均為3以上的自然數(shù)，本實施例中的存儲單元陣列的行數(shù)及列數(shù)并不限于3以上。存儲單元陣列可包含一行乘一列的存儲單元或者可包含兩行乘兩列的存儲單元。另外，該多個存儲單元1180中的每一個（也稱為存儲單元1180（m,n）（請注意n為大于或等于1且小于或等于j的自然數(shù)以及m為大于或等于1且小于或等于i的自然數(shù)））包含：晶體管1181（m,n）、電容器1183（m,n）以及晶體管1182（m,n）。請注意，在半導體存儲器件中，電容器包含第一電容器電極、第二電容器電極以及與第一電容器電極及第二電容器電極重疊的介電層。根據(jù)施加在第一電容器電極與第二電容器電極之間的電壓，在電容器中累積電荷。晶體管1181（m,n）為n溝道晶體管，其具有源極電極、漏極電極、第一柵極電極以及第二柵極電極。請注意，在本實施例的半導體存儲器件中，晶體管1181并不必要是n溝道晶體管。晶體管1181（m,n）的源極電極及漏極電極的一個連接至位線bl_n。晶體管1181（m,n）的第一柵極電極連接至字線wl_m。晶體管1181（m,n）的第二柵極電極連接至柵極線bgl_m。利用在其中晶體管1181（m,n）的源極電極及漏極電極的一個連接至位線bl_n的結構，可選擇性地從存儲單元讀取數(shù)據(jù)。晶體管1181（m,n）用作存儲單元1180（m,n）中的選擇晶體管。在其中利用氧化物半導體形成溝道形成區(qū)的晶體管可用作晶體管1181（m,n）。晶體管1182（m,n）為p溝道晶體管。請注意，在本實施例的半導體存儲器件中，晶體管1182并不必要是p溝道晶體管。晶體管1182（m,n）的源極電極及漏極電極的一個連接至源極線sl。晶體管1182（m,n）的源極電極及漏極電極的另一個連接至位線bl_n。晶體管1182（m,n）的柵極電極連接至晶體管1181（m,n）的源極電極及漏極電極的另一個。晶體管1182（m,n）用作存儲單元1180（m,n）中的輸出晶體管。例如，在其中利用單晶硅形成溝道形成區(qū)的晶體管可用作晶體管1182（m,n）。電容器1183（m,n）的第一電容器電極連接至電容器線cl_m。電容器1183（m,n）的第二電容器電極連接至晶體管1181（m,n）的源極電極及漏極電極的另一個。請注意，電容器1183（m,n）用作儲能電容器（storagecapacitor）。通過例如包含解碼器的驅(qū)動器電路來控制字線wl_1至wl_i的電壓。通過例如包含解碼器的驅(qū)動器電路來控制位線bl_1至bl_j的電壓。通過例如包含解碼器的驅(qū)動器電路來控制電容器線cl_1至cl_i的電壓。通過例如柵極線驅(qū)動器電路來控制柵極線bgl_1至bgl_i的電壓。例如，利用這樣的電路形成柵極線驅(qū)動器電路，該電路包含二極管及電容器，該電容器的第一電容器電極電連接至該二極管的正極及柵極線bgl。通過調(diào)整晶體管1181的第二柵極電極的電壓，能調(diào)整晶體管1181的閾值電壓。因此，通過調(diào)整起選擇晶體管作用的晶體管1181的閾值電壓，可使流過處于截止狀態(tài)的晶體管1181的源極電極及漏極電極之間的電流極小。因此，可延長存儲電路中的數(shù)據(jù)保持期間。此外，可使寫入及讀取數(shù)據(jù)所需要的電壓比現(xiàn)有的半導體器件低；因此，能減小功率消耗。根據(jù)此實施方式，連接至在其中利用氧化物半導體形成溝道區(qū)域的晶體管的節(jié)點的電位能很長時間保持，由此能夠制造能利用低的功率消耗進行數(shù)據(jù)的寫入、保持及讀取的存儲元件。請注意，本實施方式能與在其他實施方式中描述的任何結構適當?shù)亟M合實施。（實施方式6）在本實施方式中，參照圖12a及12b描述利用晶體管的半導體器件的例子，其中該晶體管根據(jù)實施方式1及2中所描述的任何制造方法制造。圖12a示出結構對應于所謂的動態(tài)隨機存取存儲器（dram）的半導體器件的例子。圖12a所示的存儲單元陣列1120具有在其中多個存儲單元1130排列為矩陣的結構。另外，存儲單元陣列1120包含m個第一布線bl及n個第二布線wl。請注意，在本實施方式中，第一布線bl及第二布線wl分別被稱為位線bl及字線wl。存儲單元1130包含晶體管1131及電容器1132。晶體管1131的柵極電極連接至第二布線wl。另外，晶體管1131的源極電極及漏極電極的一個連接至第一布線bl。晶體管1131的源極電極及漏極電極中的另一個連接至電容器1132的一個電極。電容器1132的另一個電極連接至電容器線cl且供以既定電位。根據(jù)實施方式1及2中描述的任何制造方法制造的晶體管應用于晶體管1131。根據(jù)實施方式1及2中描述的任何制造方法制造的晶體管的特性為具有極小的截止狀態(tài)電流。因此，當該晶體管應用于圖12a所示的半導體器件時，能獲得實質(zhì)上非易失性的存儲器，其中該半導體器件被視為所謂的dram。圖12b示出結構對應于所謂的靜態(tài)隨機存取存儲器（sram）的半導體器件的例子。圖12b所示的存儲單元陣列1140具有在其中多個存儲單元1150排列為矩陣的結構。另外，存儲單元陣列1140包含多個第一布線bl、多個第二布線blb以及多個第三布線wl。此外，特定位置分別連接至電源電位vdd及地電位gnd。存儲單元1150包含第一晶體管1151、第二晶體管1152、第三晶體管1153、第四晶體管1154、第五晶體管1155以及第六晶體管1156。第一晶體管1151及第二晶體管1152起選擇晶體管的作用。第三晶體管1153及第四晶體管1154的一個為n溝道晶體管（這里，第四晶體管1154為n溝道晶體管），而第三晶體管1153及第四晶體管1154的另一個為p溝道晶體管（這里，第三晶體管1153為p溝道晶體管）。換言之，第三晶體管1153及第四晶體管1154形成cmos電路。類似地，第五晶體管1155及第六晶體管1156形成cmos電路。第一晶體管1151、第二晶體管1152、第四晶體管1154以及第六晶體管1156為n溝道晶體管并且在實施方式1及2中描述的晶體管可應用于這些晶體管。第三晶體管1153及第五晶體管1155均為這樣的p溝道晶體管，在其中利用除氧化物半導體以外的材料形成溝道形成區(qū)。請注意，并沒有特別限制，實施方式1或?qū)嵤┓绞?中描述的晶體管可應用于第一至第六晶體管1151至1156中的p溝道晶體管，而在其中利用除氧化物半導體以外的材料形成溝道形成區(qū)的晶體管可應用于第一至第六晶體管1151至1156中的n溝道晶體管。請注意，在本實施方式中描述的結構、方法等可與任何其他實施方式中的結構、方法等適當?shù)亟M合。（實施方式7）可利用其中對至少部分cpu利用氧化物半導體來形成溝道形成區(qū)的晶體管來形成中央處理單元（cpu）。圖13a是示出cpu的具體結構的框圖。圖13a所示的cpu包含在襯底1190上的算術邏輯單元（alu）1191、alu控制器1192、指令解碼器1193、中斷控制器1194、定時控制器1195、寄存器1196、寄存器控制器1197、總線接口（busi/f）1198、可重寫的rom1199以及rom接口（romi/f）1189。半導體襯底、soi襯底、玻璃襯底等用作襯底1190?？稍趩为毜男酒显O置rom1199及romi/f1189。顯然，圖13a所示的cpu僅為在其中結構被簡化的例子，且根據(jù)應用，實際的cpu可具有各種結構。通過busi/f1198輸入至cpu的指令被輸入至指令解碼器1193且在其中解碼，然后，輸入至alu控制器1192、中斷控制器1194、寄存器控制器1197以及定時控制器1195。alu控制器1192、中斷控制器1194、寄存器控制器1197以及定時控制器1195根據(jù)解碼的指令進行各種控制。具體地，alu控制器1192產(chǎn)生用于控制alu1191的操作的信號。當cpu運行程序時，中斷控制器1194根據(jù)其優(yōu)先級或屏蔽狀態(tài)來判斷來自外部輸入/輸出器件或外設電路的中斷請求，并且處理該請求。寄存器控制器1197產(chǎn)生寄存器1196的地址，并且根據(jù)cpu的狀態(tài)從寄存器1196讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)至寄存器1196。定時控制器1195產(chǎn)生用于控制alu1191、alu控制器1192、指令解碼器1193、中斷控制器1194以及寄存器控制器1197的操作定時的信號。例如，定時控制器1195包含內(nèi)部時鐘產(chǎn)生器以基于參考時鐘信號clk1產(chǎn)生內(nèi)部時鐘信號clk2，且將時鐘信號clk2供給至上述電路。在圖13a所示的cpu中，在寄存器1196中設置存儲元件。在實施方式4至6中描述的任何存儲元件可用作在寄存器1196中設置的存儲元件。在圖13a所示的cpu中，寄存器控制器1197根據(jù)來自alu1191的指令來選擇在寄存器1196中保持數(shù)據(jù)的操作。即，寄存器控制器1197選擇由寄存器1196所包含的存儲元件中的倒相元件或者電容器來保持數(shù)據(jù)。當選擇由反相元件保持數(shù)據(jù)時，將電源電壓供給至寄存器1196中的存儲元件。當選擇由電容器保持數(shù)據(jù)時，將數(shù)據(jù)重寫至電容器，并且可停止向寄存器1196中的存儲元件的電源電壓的供給。如圖13b或圖13c所示，可通過在存儲元件組與這樣的節(jié)點之間設置開關元件來停止電力供給，其中高電平電源電位vdd或低電平電源電位vss供給至該節(jié)點。下文描述圖13b及13c所示的電路。圖13b及13c均示出包含如下晶體管的存儲器電路的結構的例子，即在該晶體管中利用氧化物半導體將溝道形成區(qū)形成為用于控制向存儲元件的電源電位的供給的開關元件。圖13b所示的存儲器件包含開關元件1141及包含多個存儲元件1142的存儲元件組1143。特別地，實施方式4至6中描述的任何存儲元件可用作每一個存儲元件1142。經(jīng)由開關元件1141向存儲元件組1143所包含的每一個存儲元件1142供給高電平電源電位vdd。另外，向存儲元件組1143所包含的每一個存儲元件1142供給信號in的電位及低電平電源電位vss。在圖13b中，其中利用氧化物半導體形成溝道形成區(qū)的晶體管用作開關元件1141，并且晶體管的開關由供給至其柵極電極的信號siga控制。請注意，圖13b示出的結構中的開關元件1141僅包含一個晶體管；然而，并不僅限于此，開關元件1141可包含多個晶體管。在開關元件1141包含多個用作開關元件的晶體管的情況下，該多個晶體管可用并聯(lián)、串聯(lián)、或者并聯(lián)連接及串聯(lián)連接的組合的方式彼此連接。盡管在圖13b中開關元件1141控制向存儲元件組1143所包含的每一個存儲元件1142的高電平電源電位vdd的供給，但開關元件1141可控制低電平電源電位vss的供給。在圖13c中，示出了經(jīng)由開關元件1141向存儲元件組1143所包含的每一個存儲元件1142供給低電平電源電位vss的存儲器件的例子。向存儲元件組1143所包含的每一個存儲元件1142的低電平電源電位vss的供給可由開關元件1141控制。當在存儲元件組與高電平電源電位vdd或低電平電源電位vss供給至的節(jié)點之間設置開關元件時，即使在臨時停止cpu的操作且停止電源電壓的供給的情況下，也能保持數(shù)據(jù)；因此，能減小功率消耗。具體地，例如，當個人計算機的用戶不向輸入器件諸如鍵盤輸入數(shù)據(jù)時，可停止cpu的操作，以便能減小功率消耗。盡管舉出cpu作為例子，但晶體管也可應用于lsi諸如數(shù)字信號處理器（dsp）、定制的lsi或現(xiàn)場可編程門陣列（fpga）。請注意，本實施方式能與在其他實施方式中描述的任何結構適當?shù)亟M合實施。（實施方式8）在本實施方式中，將根據(jù)實施方式1及2中描述的任何制造過程制造的晶體管用作像素部及驅(qū)動器電路，由此能制造具有顯示功能的半導體器件（也稱為顯示器件）。另外，包含該晶體管的部分或整個驅(qū)動器電路在形成有像素部的襯底上形成，由此能制造面板上的系統(tǒng)（system-on-panel）。顯示器件包含顯示元件。作為顯示元件，舉出液晶元件（也稱為液晶顯示元件）及發(fā)光元件（也稱為發(fā)光顯示元件）。另外，可使用諸如電子墨的通過電動作來改變其對比度的顯示介質(zhì)元件。發(fā)光元件按其類別包含通過電流或電壓控制其亮度的元件，并且具體包含有機場致發(fā)光（el）元件、無機el元件等。此外，顯示器件包含其中密封了顯示元件的面板以及其中包含控制器的ic等裝配在面板上的模塊。關于與顯示器件的制造過程中完成顯示元件之前的一個模式對應的元件襯底（元件襯底），元件襯底設置有用于向多個像素的每一個中的顯示元件供給電流的裝置。具體地，元件襯底可處于以下狀態(tài)，即在其中僅設置了顯示元件的像素電極的狀態(tài)、形成了待成為像素電極的導電膜之后且蝕刻導電膜以形成像素電極之前的狀態(tài)，或者任何其他狀態(tài)。請注意，本說明書中的顯示器件是指圖像顯示器件、顯示器件或光源（包含照明器件）。另外，顯示器件按其類別包含以下模塊：包含連接器的模塊，連接器諸如附有柔性印刷電路（fpc）、帶式自動結合（tab）帶或者帶式載體封裝件（tcp）；具有tab帶或tcp的模塊，該tab帶或tcp在其末端設置有印刷線路板；以及具有集成電路（ic）的模塊，該集成電路通過玻璃上芯片法（cog）直接裝配在顯示元件上。這里，描述與半導體器件的一個模式對應的液晶顯示器件。圖14a是示出有源矩陣液晶顯示器件4000的結構的框圖。在圖14a中，液晶顯示器件4000包含：包含像素部4002的液晶顯示面板、信號線驅(qū)動器電路4003、掃描線驅(qū)動器電路4004、背光源4100。盡管在圖14a中未示出，但液晶顯示器件4000還可包含操作液晶顯示器件所必需的電路，例如背光源控制電路、圖像處理電路（圖像引擎）、電源電路或保護電路。信號線驅(qū)動器電路4003、掃描線驅(qū)動器電路4004、背光源控制電路、圖像處理電路以及電源電路廣義分類為邏輯電路部、以及開關部或緩沖部。另外，部分或全部上述電路可利用半導體器件諸如ic進行裝配。液晶顯示面板所包含的像素部4002包含排列成矩陣的多個像素4200。掃描線驅(qū)動器電路4004是這樣的電路，其驅(qū)動像素4200并且具有輸出作為脈沖信號的多個顯示選擇信號的功能。信號線驅(qū)動器電路4003具有基于圖像信號輸入來產(chǎn)生電信號（電位）且將電信號輸入至以后描述的信號線的功能。圖14b是液晶顯示器件4000中的像素部4002的電路圖。液晶顯示器件4000為有源矩陣液晶顯示器件。像素部4002包含信號線sl_1至sl_a（a為自然數(shù)）、掃描線gl_1至gl_b（b為自然數(shù)）以及多個像素4200。每一個像素4200包含晶體管4010、電容器4120以及液晶元件4110。像素部4002可具有在其中未設置電容器4120的結構。在僅提及信號線或掃描線的情況下，其指示信號線sl或掃描線gl。晶體管4010是根據(jù)實施方式1及2中描述的任何制造方法制造的晶體管。通過使用該晶體管，能夠獲得具有小的功率消耗、良好的電特性且高可靠性的液晶顯示器件。掃描線gl連接至晶體管4010的柵極電極，信號線sl連接至晶體管4010的源極電極，以及晶體管4010的漏極電極連接至電容器4120的一個電容器電極及液晶元件4110的一個像素電極。電容器4120的另一個電容器電極及液晶元件4110的另一個像素電極（也稱為計數(shù)器電極）連接至公共（common）電極。請注意，通過將與掃描線gl相同的材料用于公共電極，公共電極可在形成掃描線gl的步驟中形成。信號線sl連接至信號線驅(qū)動器電路4003。掃描線gl連接至掃描線驅(qū)動器電路4004。信號線驅(qū)動器電路4003及掃描線驅(qū)動器電路4004可包含根據(jù)實施方式1及2中描述的任何制造方法制造的晶體管。請注意，信號線驅(qū)動器電路4003及掃描線驅(qū)動器電路4004可在其上形成有像素部4002的襯底上形成。備選地，信號線驅(qū)動器電路4003或者掃描線驅(qū)動器電路4004或者其二者可在另一襯底上形成，且該襯底可與通過以下方法在其上形成有像素部4002的襯底連接，即諸如玻璃上芯片（cog）法、引線接合法、帶式自動焊接（tab）法等方法。優(yōu)選像素部4002設置有保護電路以防止晶體管4010被靜電等損壞。非線性元件可用于保護電路。當施加至掃描線gl的電位高于或等于晶體管4010的閾值電壓時，來自信號線sl的電信號輸入成為晶體管4010的漏極電流，由此電荷存儲于電容器4120。在對一列進行充電之后，使該列中的晶體管4010截止且不從源極線sl輸入電信號。然而，顯示圖像信號輸入所需的電壓可由存儲在電容器4120中的電荷保持。然后，對下一列中的電容器4120充電。以此方式，對第一列至第a列進行充電。由于晶體管4010的截止狀態(tài)電流極小，存儲在電容器4120中的電荷不太可能放電，并且能減小電容器4120的電容，以便能減小充電所需的功率消耗。例如，配置具有小于或等于每一個像素4200的液晶電容的1/3的電容的儲能電容器4120即足夠，優(yōu)選為小于或等于1/5。由于存儲在電容器4120中的電荷不大可能放電，可使保持顯示圖像信號輸入所必需的電壓的時間期間更長。因此，在顯示具有較少動作的圖像（包含靜態(tài)圖像）的情況下，能減小顯示重寫頻率，該情況使得功率消耗進一步減小。接著，參照圖15a1、15a2及15b描述包含像素部4002的液晶顯示面板的外觀及截面圖。這里，所描述的液晶顯示面板包含掃描線驅(qū)動器電路4004以及像素部4002。圖15a1及15a2是液晶顯示面板的俯視圖。圖15b是沿著圖15a1及15a2中的點劃線m-n的截面圖。在圖15a1及15a2中，液晶顯示面板設置有密封劑4005，該密封劑4005環(huán)繞著在第一襯底4001上設置的像素部4002及掃描線驅(qū)動器電路4004。第二襯底4006設置在像素部4002及掃描線驅(qū)動器電路4004上。此外，信號線驅(qū)動器電路4003設置在第一襯底4001上的不同于被密封劑4005環(huán)繞的區(qū)域的區(qū)域，其中在單獨準備的襯底上利用單晶半導體層或多晶半導體層形成該信號線驅(qū)動器電路4003。請注意，對于單獨形成的信號線驅(qū)動器電路4003的連接方法并沒有特別限制。圖15a1示出通過cog法裝配的信號線驅(qū)動器電路4003的情況。圖15a2示出通過tab法裝配的信號線驅(qū)動器電路4003的情況。另外，在第一襯底4001上設置的像素部4002及掃描線驅(qū)動器電路4004均包含多個晶體管。圖15b示出液晶顯示面板中包含的像素部4002所包含的晶體管4010以及掃描線驅(qū)動器電路4004所包含的晶體管4011的例子。在圖15b的液晶顯示面板中，用密封劑4005將在第一襯底4001上形成的晶體管4010及4011、電容器4120以及液晶元件4110密封在第一襯底4001與第二襯底4006之間。在晶體管4010及4011上設置絕緣膜4021。根據(jù)實施方式1或2描述的制造方法制造的晶體管可用作晶體管4010及4011。液晶元件4110中包含的像素電極4030電連接至電容器4120中包含的電容器電極4121。液晶元件4110中包含的計數(shù)器電極4031形成于第二襯底4006上。像素電極4030、計數(shù)器電極4031以及液晶層4008彼此重疊的部分對應于液晶元件4110。請注意，像素電極4030及計數(shù)器電極4031分別設置有絕緣膜4032及絕緣膜4033，其均起到取向膜（alignmentfilm）的作用，且液晶層4008夾在像素電極4030與計數(shù)器電極4031之間，其中在其間設置了絕緣膜4032及4033。熱致液晶、低分子液晶、高分子液晶、聚合物分散（polymer-dispersed）液晶、鐵電液晶、反鐵電液晶等可用作液晶層4008。可利用透光導電材料形成像素電極4030及計數(shù)器電極4031。透光導電材料的例子包含含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅以及加入了氧化硅的氧化銦錫。備選地，含導電高分子（也稱為導電聚合物）的導電合成物可用作像素電極4030及計數(shù)器電極4031。在液晶顯示面板中，至少計數(shù)器電極4031即在觀察側的電極需要利用透光導電材料形成。除了透光導電材料及含導電高分子（也稱為導電聚合物）的導電合成物以外，金屬諸如鈦、鉬、鋁、銅、鎢或鉭的膜，包含任何這些金屬的的合金膜，或者包含任何這些金屬膜的成層的膜可用作計數(shù)器電極4031。濺射法、分子束外延法、原子層沉積法、脈沖激光沉積法或者真空蒸鍍法可用于像素電極4030及計數(shù)器電極4031的形成。請注意，作為第一襯底4001及第二襯底4006的每一個，襯底可從可用作實施方式1及2中描述的襯底101的襯底中適當?shù)剡x擇。間隙保持構件4035是通過選擇性地蝕刻絕緣膜而獲得的圓柱形的隔離件（spacer）并為了控制像素電極4030與計數(shù)器電極4031之間的距離（單元間隙）而設置。備選地，也可使用球形隔離器。計數(shù)器電極4031電連接至在形成有晶體管4010的襯底上設置的公共電極。計數(shù)器電極4031及公共電極設置有公共連接部，以及計數(shù)器電極4031及公共電極通過位于第一襯底4001與第二襯底4006之間的導電微粒而彼此電連接。請注意，該導電微粒包含在密封劑4005中。請注意，除了透射的液晶顯示器件外，反射的液晶顯示器件或者半透射的液晶顯示器件也可應用于本實施方式中描述的液晶顯示面板。在本實施方式中描述的液晶顯示面板中，為了減小晶體管的表面粗糙度且增加晶體管的可靠性，像素部4002中包含的晶體管4011以及掃描線驅(qū)動器電路4004中包含的晶體管4011被用作平面化絕緣膜的絕緣膜4021覆蓋。用作平面化絕緣膜的絕緣膜4021可利用具有耐熱性的有機材料形成，該材料諸如聚酰亞胺、丙烯酸、苯并環(huán)丁烯（benzocyclobutene）、聚酰胺或環(huán)氧化物。除了這些有機材料以外，還能使用低介電常數(shù)材料（低k材料）、硅氧烷基樹脂、psg（磷硅酸鹽玻璃）、bpsg（硼磷硅玻璃）等。請注意，可通過層疊利用任何這些材料形成的多個絕緣膜而形成絕緣膜4021。請注意，硅氧烷基樹脂對應于含有利用硅氧烷基材料作為起始材料而形成的si-o-si結合（bond）的樹脂。硅氧烷基樹脂可包含有機基（例如，烷基或芳基）或氟代基（fluorogroup）的作為代替物。此外，有機基可包含氟代基。用于形成絕緣膜4021的方法并未特別限制，并且取決于材料可使用以下方法：濺射法、sog法、旋涂法（spincoatingmethod）、浸入法（dippingmethod）、噴涂法（spraycoatingmethod）、液滴排出法（dropletdischargemethod（諸如噴墨法））、印刷法（諸如絲網(wǎng)印刷或膠?。┑?。另外，絕緣膜4021可用刮刀、輥涂機、幕涂機、刮刀涂布機等形成。另外，從fpc4018將信號的變化及電信號（電位）供給至單獨形成的信號線驅(qū)動器電路4003，以及掃描線驅(qū)動器電路4004或像素部4002。利用與液晶元件4110中包含的像素電極4030相同的導電膜形成連接末端電極4015，并利用與晶體管4010及晶體管4011的源極及漏極電極相同的導電膜形成末端電極4016。連接末端電極4015通過各向異性的導電膜4019電連接至fpc4018中包含的末端。接著，通過舉出一些操作模式作為例子來描述包含本實施例中所述的液晶顯示面板的液晶顯示器件4000的典型驅(qū)動方法。用于液晶顯示器件4000的液晶的驅(qū)動方法包含垂直電場法及水平電場法，在垂直電場法中垂直于襯底地施加電壓，在水平電場法中平行于襯底地施加電壓。首先，圖16a1及16a2是示出tn模式液晶顯示器件的像素結構的截面示意圖。液晶元件4110保持在相向設置的第一襯底4001與第二襯底4006之間。第一起偏振片4103形成于第一襯底4001側，以及第二起偏振片4104形成于第二襯底4006側。第一起偏振片4103的吸收軸及第二起偏振片4104的吸收軸處于正交尼科耳（cross-nicol）狀態(tài)。雖未示出，在第一起偏振片4103外設置有背光源等。像素電極4030設置于第一襯底4001上且計數(shù)器電極4031設置于第二襯底4006上。在背光源的對面?zhèn)燃从^察側的計數(shù)器電極4031，利用透光導電材料形成。在具有這樣的結構的液晶顯示器件4000處于常白模式（normallywhitemode）的情況下，當電壓施加在像素電極4030與計數(shù)器電極4031（稱為垂直電場法）之間時，如圖16a1所示，液晶分子4105垂直地排列。因此，來自背光源的光不能達到第二起偏振片4104的外部，該現(xiàn)象實現(xiàn)黑顯示。當沒有電壓施加在像素電極4030與計數(shù)器電極4031之間時，如圖16a2所示，液晶分子4105水平地排列且在平面表面扭曲。其結果是，來自背光源的光能到達第二起偏振片4104的外部，該現(xiàn)象實現(xiàn)白顯示?？赏ㄟ^調(diào)整施加在像素電極4030與計數(shù)器電極4031之間的電壓來表現(xiàn)灰度級（gradation）。因此，顯示既定圖像。已知的液晶材料可用于tn模式液晶顯示器件。圖16b1及16b2是示出va模式液晶顯示器件的像素結構的截面示意圖。在va模式中，當沒有電場時，液晶分子4105排列為垂直于襯底。如圖16a1及16a2中那樣，像素電極4030設置在第一襯底4001上且計數(shù)器電極4031設置在第二襯底4006上。在背光源的對面?zhèn)燃从^察側的計數(shù)器電極4031利用透光導電材料形成。第一起偏振片4103形成于第一襯底4001側，以及第二起偏振片4104形成于第二襯底4006側。第一起偏振片4103的吸收軸及第二起偏振片4104的吸收軸處于正交尼科耳狀態(tài)。在具有這樣的結構的液晶顯示器件4000中，當電壓施加在像素電極4030與計數(shù)器電極4031（垂直電場法）之間時，如圖16b1所示液晶分子4105水平地排列。因此，來自背光源的光可到達第二起偏振片4104的外側，該現(xiàn)象實現(xiàn)白顯示。當沒有電壓施加在像素電極4030與計數(shù)器電極4031之間時，如圖16b2所示，液晶分子4105垂直地排列。其結果是，由第一起偏振片4103偏振化的來自背光源的光不被液晶分子4105的雙折射影響地穿過單元。因此，來自背光源的偏振光不能達到第二起偏振片4104的外側，該現(xiàn)象實現(xiàn)黑顯示。可通過調(diào)整施加在像素電極4030與計數(shù)器電極4031之間的電壓來表現(xiàn)灰度級。因此，顯示既定圖像。圖16c1及16c2是示出mva模式液晶顯示器件的像素結構的截面示意圖。mva模式是在其中將一個像素分為多個部分的方法，且該多個部分具有液晶分子4105的不同排列方向（alignmentdirection）且補償彼此的觀察角度依賴性。如圖16c1所示，在mva模式中，在像素電極4030上設置截面為三角形的突出部4158且在計數(shù)器電極4031上設置截面為三角形的突出部4159以控制排列。請注意，除突出部以外的結構與va模式中的結構相同。如圖16c1所示，當電壓施加在像素電極4030與計數(shù)器電極4031（垂直電場法）之間時，排列液晶分子4105使得液晶分子4105的長軸大體上垂直于突出部4158及4159的表面，其中突出部4158及4159的截面均為三角形。因此，來自背光源的光能到達第二起偏振片4104的外側，該現(xiàn)象實現(xiàn)白顯示。當沒有電壓施加在像素電極4030與計數(shù)器電極4031之間時，如圖16c2所示，液晶分子4105垂直地排列。其結果是，來自背光源的光不能達到第二起偏振片4104的外側，該現(xiàn)象實現(xiàn)黑顯示?？赏ㄟ^調(diào)整施加在像素電極4030與計數(shù)器電極4031之間的電壓來表現(xiàn)灰度級。因此，顯示既定圖像。圖19a及19b分別是mva模式的另一例子的俯視圖及截面圖。在圖19a中，像素電極4030a、像素電極4030b以及像素電極4030c形成為連續(xù)的彎曲圖案（z字形狀）。如圖19b那樣，絕緣膜4032即取向膜在像素電極4030a、4030b及4030c上形成。截面為三角形的突出部4158形成在計數(shù)器電極4031上且在像素電極4030b上。絕緣膜4033即取向膜形成于計數(shù)器電極4031及截面為三角形的突出部4158上。圖17a1及17a2是示出ocb模式液晶顯示器件的像素結構的截面示意圖。在ocb模式中，液晶分子4105的排列形成液晶層中的光學補償狀態(tài)。該排列稱為彎曲排列。如圖16a1至16c2中那樣，像素電極4030設置在第一襯底4001上以及計數(shù)器電極4031設置在第二襯底4006上。在背光源對面?zhèn)燃从^察側的計數(shù)器電極4031，形成為具有透光特性。第一起偏振片4103形成在第一襯底4001側，以及第二起偏振片4104形成在第二襯底4006側。第一起偏振片4103的吸收軸以及第二起偏振片4104的吸收軸處于正交尼科耳狀態(tài)。在具有這樣的結構的液晶顯示器件中，當特定電壓施加在像素電極4030與計數(shù)器電極4031（垂直電場法）之間時，進行如圖17a1所示的黑顯示。此時，液晶分子4105垂直地排列。因此，來自背光源的光不能達到第二起偏振片4104的外側，該現(xiàn)象實現(xiàn)黑顯示。當沒有電壓施加在像素電極4030與計數(shù)器電極4031之間時，如圖17a2所示，液晶分子4105處于彎曲排列狀態(tài)。其結果是，來自背光源的光能穿過第二起偏振片4104，該現(xiàn)象實現(xiàn)白顯示。可通過調(diào)整施加在像素電極4030與計數(shù)器電極4031之間的電壓來表現(xiàn)灰度級。因此，顯示既定圖像。在ocb模式中，由于觀察角度依賴性可由液晶層中的液晶分子4105的排列而補償。此外，可通過包含起偏器的一對疊層來增加對比率。圖17b1及17b2是示出flc模式液晶顯示器件及aflc模式液晶顯示器件的像素結構的截面示意圖。如圖16a1至16c2中那樣，像素電極4030設置在第一襯底4001上，且計數(shù)器電極4031設置在第二襯底4006上。在背光源的對面?zhèn)燃从^察側上的計數(shù)器電極4031，利用透光導電材料形成。第一起偏振片4103形成在第一襯底4001側，以及第二起偏振片4104形成在第二襯底4006側。第一起偏振片4103的吸收軸以及第二起偏振片4104的吸收軸處于正交尼科耳狀態(tài)。在具有這樣的結構的液晶顯示器件4000中，當向像素電極4030與計數(shù)器電極4031（稱為垂直電場法）施加電壓時，液晶分子4105在偏離摩擦（rubbing）方向的方向水平地排列。因此，來自背光源的光能達到第二起偏振片4104的外側，該現(xiàn)象實現(xiàn)白顯示。當沒有電壓施加在像素電極4030與計數(shù)器電極4031之間時，如圖17b2所示，液晶分子4105沿著摩擦方向水平地排列。其結果是，來自背光源的光不能達到第二起偏振片4104的外側，該現(xiàn)象實現(xiàn)黑顯示。可通過調(diào)整施加在像素電極4030與計數(shù)器電極4031之間的電壓來表現(xiàn)灰度級。因此，顯示既定圖像。已知的液晶材料可用于flc模式液晶顯示器件及aflc模式液晶顯示器件。圖18a1及18a2是示出ips模式液晶顯示器件的像素結構的截面示意圖。在ips模式中，通過僅在一個襯底側設置的電極之間的水平電場，液晶分子4105在關于襯底的平面表面上旋轉(zhuǎn)。ips模式的特性為液晶由在一個襯底上設置的一對電極控制。即，一對電極4150及4151設置在第一襯底4001上。優(yōu)選該一對電極4150及4151具有透光性質(zhì)。第一起偏振片4103形成在第一襯底4001側，且第二起偏振片4104形成在第二襯底4006側。第一起偏振片4103的吸收軸以及第二起偏振片4104的吸收軸處于正交尼科耳狀態(tài)。一對電極4150及4151的均可利用像素電極4030及計數(shù)器電極4031那樣的透光導電材料形成。另外，除透光導電材料之外，可使用金屬諸如鈦、鉬、鋁、銅、鎢或鉭的膜；包含任何這些金屬的合金膜；或者包含任何這些金屬的成層的膜。如圖18a1所示，當電壓施加在具有這樣的結構的液晶顯示器件的一對電極4150與4151之間時，液晶分子4105沿著偏離摩擦方向的電力線排列。其結果是，來自背光源的光能穿過第二起偏振片4104，該現(xiàn)象實現(xiàn)白顯示。如圖18a2所示，當沒有電壓施加在一對電極4150與4151之間時，液晶分子4105沿著摩擦方向水平地排列。其結果是，來自背光源的光不能達到第二起偏振片4104的外側，該現(xiàn)象實現(xiàn)黑顯示。此外，可通過調(diào)整施加在像素電極4150與4151之間的電壓來表現(xiàn)灰度級。以此方式顯示既定圖像。圖20a至20c每一個示出可用于ips模式中的一對電極4150及4151的例子。如圖20a至20c的俯視圖所示，備選地形成一對電極4150及4151。在圖20a中，電極4150a及4151a具有波狀的波形（undulatingwaveshape）。在圖20b中，電極4150b及4151b的每一個具有類似梳形（comb-likeshape）且彼此部分重疊。在圖20c中，電極4150c及4151c具有類似梳形，在其中電極彼此嚙合。圖18b1及18b2均為示出ffs模式液晶顯示器件的像素結構的截面示意圖。如圖18b1及18b2所示，ffs模式也是如ips模式那樣的垂直電場型且具有其中電極4151形成在電極4150上的結構，且在其間設置了絕緣膜。換言之，利用在其間設置的絕緣膜4152，電極4150及電極4151彼此成對。絕緣膜4152與圖15b中的起取向膜的作用的絕緣膜4032對應。優(yōu)選一對電極4150及4151具有透光性質(zhì)。第一起偏振片4103形成在第一襯底4001側而第二起偏振片4104形成在第二襯底4006側。第一起偏振片4103的吸收軸以及第二起偏振片4104的吸收軸處于正交尼科耳狀態(tài)。當電壓施加在具有這樣的結構的液晶顯示器件中的電極4150與4151之間時，如圖18b1所示，液晶分子4105沿著偏離摩擦方向的電力線排列。其結果是，來自背光源的光能穿過第二起偏振片4104，該現(xiàn)象實現(xiàn)白顯示。當沒有電壓施加在電極4150與4151之間時，如圖18b2所示，液晶分子4105沿著摩擦方向水平地排列。其結果是，來自背光源的光不能達到第二起偏振片4104的外側，該現(xiàn)象實現(xiàn)黑顯示?？赏ㄟ^調(diào)整施加在像素電極4150與4151之間的電壓來表現(xiàn)灰度級。以此方式顯示既定圖像。以此方式顯示既定圖像。圖21a至21c每一個示出可用于ffs模式的電極4150及4151的例子。如圖21a至21c的俯視圖所示，在電極4150上的電極4151形成為各種圖案。在圖21a中，電極4150a上的電極4151a具有彎曲的類似狗腿（dogleg-like）形。在圖21b中，電極4150b上的電極4151b具有類似梳形，其中電極4151b與4150b彼此嚙合。在圖21c中，電極4150c上的電極4151c具有類似梳形。已知材料可用于ips模式液晶顯示器件及ffs模式液晶顯示器件。備選地，呈現(xiàn)藍相（bluephase）的液晶材料可用作ips模式及ffs模式的液晶材料。使用呈現(xiàn)藍相的液晶材料能夠進行不需要取向膜的液晶顯示面板的制造。藍相是液晶一種相位，其剛好在當膽甾相（cholestericphase）液晶的溫度增加而膽甾相變?yōu)榫|(zhì)相（isotropicphase）之前產(chǎn)生。由于藍相僅在狹窄的溫度范圍內(nèi)產(chǎn)生，含手性劑（chiralagent）5wt%以上的液晶合成物用于液晶層4008以改善溫度范圍。包含呈現(xiàn)藍相的液晶及手性劑的液晶合成物具有1msec或更少的短的響應時間，以及此外，具有光學均質(zhì)性，其使得不需要排列過程且觀察角度依賴性小。除上述操作模式之外，可舉出其他操作模式例如pva模式、asm模式及tba模式作為應用于本實施方式中描述的液晶顯示面板的驅(qū)動方法。在上述操作模式中，可通過設置濾色器（colorfilter）而進行全色顯示。濾色器可設置在第一襯底4001側或第二襯底4006側。備選地，通過使用多個發(fā)光二極管（led）作為背光源能夠使用時分顯示法（time-divisiondisplaymethod，（也稱為場序（field-sequential）驅(qū)動法）。通過使用場序驅(qū)動法，無需利用濾色器即可進行彩色顯示。請注意，本發(fā)明的一個實施例的顯示器件可具有在其中像素包括發(fā)光元件來代替液晶元件4110的結構。發(fā)光元件按其類別包含通過電流或電壓控制其亮度的任何元件；具體地，舉出有機場致發(fā)光（el）元件及無機el元件?？蓪⒂袡Cel元件或無機el元件用于像素以代替液晶元件4110。例如，有機el元件具有的結構中發(fā)光有機化合物層夾在至少一對電極與通常具有疊層結構的有機化合物層之間。例如，在具有疊層結構的有機化合物層中，在一對電極（像素電極與計數(shù)器電極）之間，按空穴注入層、空穴傳輸層、發(fā)光層以及電子傳輸層的順序進行層疊，或者在其間按空穴注入層、空穴傳輸層、發(fā)光層以及電子注入層的順序進行層疊。此外，發(fā)光層可摻入磷光色素等。el元件中包含的每一層可用低分子量材料或高分子量材料形成。在包含液晶元件4110的有源矩陣顯示器件中，液晶元件4110可由每個像素中的一個晶體管控制，然而在發(fā)光元件配置像素的情況下，優(yōu)選通過兩個以上晶體管來適當控制流入發(fā)光元件的電流。請注意，根據(jù)實施方式1及2中描述的任何制造方法制造的晶體管可用作該晶體管。以此方式，通過利用包含通過本發(fā)明的一個實施例的制造方法制造的晶體管的液晶顯示面板，能獲得具有高顯示質(zhì)量、高可靠性以及低功率消耗的液晶顯示器件。請注意，本實施方式能與在其他實施方式中描述的任何結構適當?shù)亟M合實施。（實施方式9）在本實施方式中，參照圖23a及23b描述包含根據(jù)本發(fā)明的一個實施例的任何制造方法制造的晶體管的保護電路。在圖23a中示出能應用于保護電路的電路的例子。保護電路997包含為n溝道晶體管的晶體管970a及970b。在晶體管970a及970b的每一個中，柵極電極及漏極電極彼此短路（二極管連接）以具有類似于二極管的特性。根據(jù)本發(fā)明的一個實施例的任何制造方法制造的晶體管可用作晶體管970a及970b。晶體管970a的第一末端（柵極電極）及第三末端（漏極電極）電連接至第一布線945，且晶體管970a的第二末端（源極電極）電連接至第二布線960。晶體管970b的第一末端（柵極電極）及第三末端（漏極電極）電連接至第二布線960，且晶體管970b的第二末端（源極電極）電連接至第一布線945。即，圖23a所示的保護電路包含整流方向彼此相反且均連接至第一布線945及第二布線960的兩個晶體管。換言之，保護電路包含在第一布線945與第二布線960之間的整流方向為從第一布線945至第二布線960的晶體管以及整流方向為從第二布線960至第一布線945的晶體管。在上述保護電路中，當靜電等導致第二布線960帶正電或帶負電時，電流沿電荷被消除的方向流動。例如，當?shù)诙季€960帶正電時，電流沿正電荷被釋放至第一布線945的方向流動。由于此操作，能防止與帶電的第二布線960連接的電路或元件的靜電擊穿或故障。在其中帶電的第二布線960及另一布線通過位于其間的絕緣層交叉的結構中，該操作還可防止絕緣層的介質(zhì)擊穿（dielectricbreakdown）。請注意，保護電路并不限于上述結構。例如，保護電路可包含整流方向為從第一布線945至第二布線960的多個晶體管以及整流方向為從第二布線960至第一布線945的多個晶體管。此外，可利用奇數(shù)數(shù)量的晶體管來配置保護電路。圖23a所示的保護電路是可應用于各種用途的例子。例如，第一布線945用作顯示器件的公共布線，第二布線960用作多個信號線的一個，以及可在其間設置保護電路。保護了起像素開關元件的作用且連接至設置有保護電路的信號線的晶體管不受故障的影響，故障諸如帶電的布線導致的靜電擊穿、閾值電壓的偏移等。請注意，除顯示器件以外，保護電路還可應用于其他半導體器件。接著，描述其中在襯底上形成保護電路997的例子。在圖23b中示出保護電路997的俯視圖的例子。晶體管970a包含柵極電極911a以及與柵極電極911a重疊的半導體膜913。柵極電極911a電連接至第一布線945。晶體管970a的源極電極電連接至第二布線960，且其漏極電極通過接觸孔926a電連接至電極930a。電極930a通過接觸孔925a電連接至第一布線945。即，晶體管970a的柵極電極911a通過電極930a電連接至其漏極電極。晶體管970b包含柵極電極911b以及與柵極電極911b重疊的半導體膜913。柵極電極911b通過接觸孔925b電連接至電極930b。晶體管970b的源極電極通過第一電極915a及電極930a電連接至第一布線945。晶體管970b的漏極電極電連接至第二布線960。第二布線960通過接觸孔926b電連接至電極930b。即，晶體管970b的柵極電極911b通過電極930b電連接至其漏極電極。由于晶體管970a及晶體管970b是根據(jù)本發(fā)明的一個實施例的任何制造方法制造的晶體管，所以半導體膜913的末端位于第二布線960的末端以及第一電極915a的末端之外。換言之，第二布線960及第一電極915a形成為僅在半導體膜913的上表面與半導體膜913接觸。為了減小通過接觸孔彼此連接的電極與布線之間的接觸電阻，優(yōu)選接觸孔925a、925b、926a以及926b具有大的面積且優(yōu)選增加接觸孔的數(shù)量。當本實施例中公開的保護電路應用于顯示器件時，可在形成顯示器件的像素電極時，形成電極930a及電極930b。請注意，本實施方式能與在其他實施方式中描述的任何結構適當?shù)亟M合實施。（實施方式10）在實施方式8中描述的顯示器件能應用于各種電子器件。電子器件的例子包含電視器件（也稱為tv或電視接收器）。此外，本發(fā)明的一個實施例的顯示器件可應用于室內(nèi)數(shù)字標志（indoordigitalsignage）、公共信息顯示器（pid）、交通工具（例如列車）內(nèi)的廣告等。特別地，由于減小了本發(fā)明的一個實施例的顯示器件的功率消耗，在長時間顯示圖像方面，使用該顯示器件作為上述電子器件很有效。在圖24a及24b中示出在其中使用了本發(fā)明的一個實施例的顯示器件的電子器件的例子。圖24a示出電視器件的例子。在電視器件1000中，顯示部1002并入外殼1001。在顯示部1002能顯示圖像。這里，外殼1001由外殼1004支撐。此外，電視器件1000設置有揚聲器1003、操作鍵1005（包含電源開關或操作開關）、連接末端1006、傳感器1007（具有測量力、位置、距離、光、磁、溫度、時間、電場、電流、濕度、傾斜度、振蕩或紅外線的功能）、麥克風1008等。利用操作開關或單獨的遙控器1010可操作電視器件1000。利用在遙控器1010中設置的操作鍵1009，能控制頻道或音量，由此能控制在顯示部1002顯示的圖像。遙控器1010可包含顯示部1011以顯示從遙控器1010輸出的數(shù)據(jù)。請注意，電視器件1000具有接收器、調(diào)制解調(diào)器等。利用該接收器可接收一般的電視廣播。此外，當顯示器件經(jīng)由調(diào)制解調(diào)器有線或無線地連接至通信網(wǎng)絡時，可進行單向（從發(fā)送器至接收器）或雙向（在發(fā)送器與一個接收器或多個接收器之間）信息通信。圖24b示出數(shù)字標志的例子。例如，數(shù)字標志2000包含兩個外殼，外殼2002及外殼2004。外殼2002包含顯示部2006及兩個揚聲器，揚聲器2008及揚聲器2010。此外，數(shù)字標志2000可設置有傳感器以便以以下方式進行操作：當人未接近數(shù)字標志等時，不顯示圖像。在實施方式8中描述的顯示器件可用作電視器件1000中的顯示部1002以及數(shù)字標志2000中的顯示部2006且具有功率消耗小的優(yōu)點。因此，能減小電視器件1000及數(shù)字標志2000的功率消耗。請注意，本實施方式能與在其他實施方式中描述的任何結構適當?shù)亟M合實施。本申請基于在2011年1月12日向日本專利局提交的日本專利申請2011-004420號，在此引用其整個內(nèi)容作為參照。當前第1頁12