相關(guān)申請的交叉引用

包括說明書、附圖和摘要的于2016年3月14日申請的日本專利申請no.2016-049572的公開內(nèi)容以引用的方式全部并入本文。

本發(fā)明涉及一種半導(dǎo)體器件，并且可以優(yōu)選地用于包括例如功率mos晶體管的半導(dǎo)體器件中。

背景技術(shù)：

包括功率mos(金屬氧化物半導(dǎo)體)晶體管等的半導(dǎo)體器件用于操作電氣部件，諸如安裝在汽車中的車燈、動力轉(zhuǎn)向系統(tǒng)和電動車窗。

例如，n溝道功率mos晶體管作為開關(guān)元件形成在元件形成區(qū)中，該元件形成區(qū)定義在半導(dǎo)體器件的半導(dǎo)體襯底中。在元件形成區(qū)中，形成其中形成有溝道的p型基極區(qū)。p^-型保護(hù)環(huán)區(qū)形成在環(huán)繞元件形成區(qū)的終端區(qū)中。源電極形成在半導(dǎo)體襯底的表面?zhèn)?，并且漏電極形成在其后側(cè)。

用作漏極區(qū)域的n型漂移區(qū)形成在半導(dǎo)體襯底中。p型柱區(qū)域形成為從p型基極區(qū)的底部朝向n型漂移區(qū)突出。p型柱區(qū)域和n型漂移區(qū)形成為，例如，在一個方向上交替地設(shè)置。該結(jié)構(gòu)稱為超結(jié)結(jié)構(gòu)。公開了這種半導(dǎo)體器件的專利文獻(xiàn)的示例包括專利文獻(xiàn)1和2。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

[專利文獻(xiàn)1]日本未審專利申請公開no.2009-141185

[專利文獻(xiàn)2]日本未審專利申請公開no.2007-221024

技術(shù)實(shí)現(xiàn)要素：

假設(shè)電荷平衡在p型柱區(qū)域和p^-型保護(hù)環(huán)區(qū)彼此重疊的區(qū)域中可能變得不均勻。因此，終端區(qū)中的擊穿電壓相較于元件形成區(qū)中的擊穿電壓可能會降低至更低的水平。

其它問題和新的特征將通過本說明書的描述和附圖而變得更加清楚。

根據(jù)一個實(shí)施例的半導(dǎo)體器件包括：定義有元件形成區(qū)的半導(dǎo)體襯底；基極區(qū)；柵電極；源極區(qū)；多個柱區(qū)域；保護(hù)環(huán)區(qū)；以及柵極引出電極。半導(dǎo)體襯底將用作漏極區(qū)?；鶚O區(qū)從半導(dǎo)體襯底的表面形成至第一深度。柵電極形成在基極區(qū)中，并且形成在從基極區(qū)的表面延伸至比第一深度深的第二深度的第一溝槽中，其中第一絕緣膜介于其間。源極區(qū)從基極區(qū)的表面形成至比第一深度淺的第三深度。柱區(qū)域從基極區(qū)的底部形成至比第一深度深的第四深度，并且彼此間隔地設(shè)置。保護(hù)環(huán)區(qū)從半導(dǎo)體襯底的表面形成至比第一深度深的第五深度，以從外周的下側(cè)和比外周更靠外的外側(cè)環(huán)繞基極區(qū)的外周。柵極引出電極形成在第二溝槽中，該第二溝槽從基極區(qū)和保護(hù)環(huán)區(qū)彼此重疊至比第五深度淺的第六深度的區(qū)域的表面延伸，其中第二絕緣膜介于柵極引出電極與第二溝槽之間，并且柵極引出電極電連接至柵電極。柱區(qū)域中的設(shè)置在最外周的柱區(qū)域和保護(hù)環(huán)區(qū)彼此間隔開第一距離。

根據(jù)另一實(shí)施例的半導(dǎo)體器件的制造方法包括以下步驟。在用作漏極區(qū)的第一導(dǎo)電類型的半導(dǎo)體襯底中定義元件形成區(qū)。通過引入第二導(dǎo)電類型的雜質(zhì)以環(huán)繞位于元件形成區(qū)中的半導(dǎo)體襯底的區(qū)域，從半導(dǎo)體襯底的表面至第一深度形成保護(hù)環(huán)區(qū)。通過加工半導(dǎo)體襯底的區(qū)域和位于元件形成區(qū)中的保護(hù)環(huán)區(qū)，在半導(dǎo)體襯底的區(qū)域中形成到達(dá)比第一深度淺的第二深度的第一溝槽；以及在保護(hù)環(huán)區(qū)中形成到達(dá)第二深度并且連接至第一溝槽的第二溝槽。在第一溝槽中形成柵電極，其中第一絕緣膜介于柵電極與第一溝槽之間；以及在第二溝槽中形成柵電極引出電極，其中第二絕緣膜介于柵電極引出電極與第二溝槽之間。通過將第二導(dǎo)電類型的雜質(zhì)引入到位于元件形成區(qū)中的半導(dǎo)體襯底的區(qū)域中，從半導(dǎo)體襯底的區(qū)域的表面至比第二深度淺的第三深度形成基極區(qū)以與保護(hù)環(huán)區(qū)重疊。通過將第一導(dǎo)電類型的雜質(zhì)引入到基極區(qū)中形成源極區(qū)。通過引入第二導(dǎo)電類型的雜質(zhì)從基極區(qū)的底部至比第三深度深的第四深度形成多個柱區(qū)域。在形成柱區(qū)域的步驟中，柱區(qū)域中的位于最外周的柱區(qū)域和保護(hù)環(huán)區(qū)形成為彼此隔開。

在根據(jù)一個實(shí)施例的半導(dǎo)體器件中，可以提高擊穿電壓。在根據(jù)另一實(shí)施例的半導(dǎo)體器件的制造方法中，可以獲得半導(dǎo)體器件，在該半導(dǎo)體器件中，可以提高擊穿電壓。

附圖說明

圖1是根據(jù)第一實(shí)施例的半導(dǎo)體器件的平面圖；

圖2是沿實(shí)施例中的圖1所示的線ii-ii截取的剖面透視圖；

圖3是用于解釋實(shí)施例中的半導(dǎo)體器件的導(dǎo)通操作的剖視圖；

圖4是用于解釋比較例的半導(dǎo)體器件的導(dǎo)通操作的剖視圖；

圖5是用于解釋比較例的半導(dǎo)體器件的截止操作和問題的剖視圖；

圖6是用于解釋實(shí)施例中的半導(dǎo)體器件的截止操作和優(yōu)點(diǎn)的剖視圖；

圖7是圖示了實(shí)施例中的半導(dǎo)體器件的制造方法的一個步驟的剖視圖；

圖8是圖示了實(shí)施例中的在圖7所示的步驟之后執(zhí)行的步驟的剖視圖；

圖9是圖示了實(shí)施例中的在圖8所示的步驟之后執(zhí)行的步驟的剖視圖；

圖10是圖示了實(shí)施例中的在圖9所示的步驟之后執(zhí)行的步驟的剖視圖；

圖11是圖示了實(shí)施例中的在圖10所示的步驟之后執(zhí)行的步驟的剖視圖；

圖12是圖示了實(shí)施例中的在圖11所示的步驟之后執(zhí)行的步驟的剖視圖；

圖13是圖示了實(shí)施例中的在圖12所示的步驟之后執(zhí)行的步驟的剖視圖；

圖14是圖示了實(shí)施例中的在圖13所示的步驟之后執(zhí)行的步驟的剖視圖；

圖15是圖示了實(shí)施例中的在圖14所示的步驟之后執(zhí)行的步驟的剖視圖；

圖16是圖示了實(shí)施例中的在圖15所示的步驟之后執(zhí)行的步驟的剖視圖；

圖17是圖示了實(shí)施例中的在圖16所示的步驟之后執(zhí)行的步驟的剖視圖；

圖18是根據(jù)第二實(shí)施例的半導(dǎo)體器件的平面圖；

圖19是沿實(shí)施例中的圖18所示的線xix-xix截取的剖面透視圖；

圖20是用于解釋實(shí)施例中的半導(dǎo)體器件的導(dǎo)通操作的剖視圖；

圖21是用于解釋實(shí)施例中的半導(dǎo)體器件的截止操作和優(yōu)點(diǎn)的剖視圖；

圖22是圖示了實(shí)施例中的半導(dǎo)體器件的制造方法的一個步驟的剖視圖；

圖23是圖示了實(shí)施例中的在圖22所示的步驟之后執(zhí)行的步驟的剖視圖；

圖24是圖示了實(shí)施例中的在圖23所示的步驟之后執(zhí)行的步驟的剖視圖；以及

圖25是根據(jù)實(shí)施例的變型的半導(dǎo)體器件的平面圖。

具體實(shí)施方式

第一實(shí)施例

在本文中，將描述包括具有超結(jié)結(jié)構(gòu)的功率mos晶體管的半導(dǎo)體器件的第一示例。

(剖面結(jié)構(gòu))

在半導(dǎo)體襯底sub的表面?zhèn)?，從襯底的表面至預(yù)定深度形成n型漂移區(qū)dfr，如圖1和圖2所示。元件形成區(qū)efr定義在n型漂移區(qū)dfr中。n溝道功率mos晶體管ntr形成在元件形成區(qū)efr中。包括例如硼的p型基極區(qū)bsr形成在元件形成區(qū)efr中。從n型漂移區(qū)dfr(半導(dǎo)體襯底sub)至預(yù)定深度形成p型基極區(qū)bsr。包括例如硼的p^-型保護(hù)環(huán)區(qū)grr形成在環(huán)繞元件形成區(qū)efr的終端區(qū)ter(p型基極區(qū)bsr的外周)中。

形成穿透p型基極區(qū)bsr到達(dá)n型漂移區(qū)dfr的溝槽trc1(見圖10)。柵電極gel形成在溝槽trc1中，其中柵極絕緣膜gif介于柵電極與溝槽之間。包括例如砷的n型源極區(qū)scr作為功率mos晶體管ntr的源極區(qū)形成在p型基極區(qū)bsr中。從p型基極區(qū)bsr的表面至預(yù)定深度形成源極區(qū)scr。p⁺型區(qū)域形成在源極區(qū)scr側(cè)。

從p型基極區(qū)bsr的底部至預(yù)定深度形成各自包括例如硼的多個p型柱區(qū)域cor。在本文中，作為一個示例，將p型柱區(qū)域cor形成為具有基本上矩形的平面圖案。p型柱區(qū)域cor和n型漂移區(qū)dfr交替設(shè)置在元件形成區(qū)(p型基極區(qū)bsr)中，由此允許形成超結(jié)結(jié)構(gòu)。位于p型柱區(qū)域cor的最外周的p型柱區(qū)域cor和p^-型保護(hù)環(huán)grr彼此間隔開距離s1。相鄰的p型柱區(qū)域cor彼此間隔開至少距離s2。

溝槽trc2(見圖10)形成在p^-型保護(hù)環(huán)區(qū)grr中。將溝槽trc2的寬度設(shè)置為大于形成有柵電極gel的溝槽trc1(見圖10)的寬度。柵電極引出部gee形成在溝槽trc2中，其中絕緣膜if介于柵電極引出部與溝槽之間。柵電極引出部gee電連接至柵電極gel。

形成層間絕緣膜ilf以覆蓋柵電極gel、柵電極引出部gee等。層間絕緣膜ilf由例如bpsg(硼磷硅玻璃)膜等形成。將柵電極栓塞gep和源電極栓塞sep形成為穿透層間絕緣膜ilf。柵電極栓塞gep電連接至柵電極引出部gee。源電極栓塞sep電連接至源極區(qū)scr。

柵電極金屬膜gem和源電極金屬膜sem形成在層間絕緣膜ilf的表面上方。柵電極金屬膜gem電連接至柵電極栓塞gep。柵電極金屬膜gem經(jīng)由柵電極栓塞gep和柵電極引出部gee電連接至柵電極gel。源電極金屬膜sem電連接至源電極栓塞sep。源電極金屬膜sem經(jīng)由源電極栓塞sep電連接至源極區(qū)scr。

n⁺型區(qū)域ncr形成在半導(dǎo)體襯底sub的后表面?zhèn)?。n⁺型區(qū)域ncr和n型漂移區(qū)dfr將用作功率mos晶體管ntr的漏極區(qū)。形成漏電極金屬膜dem以與n⁺型區(qū)域接觸。在本實(shí)施例中，使n⁺型襯底sbb(見圖7)用作n⁺型區(qū)域ncr，并且n型漂移區(qū)dfr通過外延生長形成在n⁺型區(qū)域ncr上方，并且在該說明書中，使n⁺型區(qū)域ncr和n型漂移區(qū)dfr用作半導(dǎo)體襯底sub。

(平面結(jié)構(gòu))

如圖1和圖2所示，p^-型保護(hù)環(huán)區(qū)grr設(shè)置在終端區(qū)ter中，并且全部形成在p型基極區(qū)bsr的周邊周圍以環(huán)繞p型基極區(qū)bsr。柵電極引出部gee環(huán)形地形成以環(huán)繞p型基極區(qū)bsr。

多個柵電極gel設(shè)置在一個方向(x方向)上以彼此隔開。柵電極gel中的每一個在垂直于該一個方向的方向(y方向)上延伸。柵電極gel設(shè)置在環(huán)形柵電極引出部gee內(nèi)部。柵電極gel中的每一個的一端和另一端連接至環(huán)形柵電極引出部gee以與其電連接。

多個p型柱區(qū)域cor例如在x方向和y方向上彼此間隔地設(shè)置。為了簡化視圖，圖1僅圖示了在y方向上彼此間隔地設(shè)置的p型柱區(qū)域cor的部分。

形成源電極金屬膜sem以覆蓋功率mos晶體管ntr。柵電極金屬膜gem環(huán)形地形成以環(huán)繞源電極金屬膜sem。如上文所述來配置根據(jù)第一實(shí)施例的半導(dǎo)體器件。

(操作)

隨后，將描述上述半導(dǎo)體器件的操作。首先將描述導(dǎo)通操作。在導(dǎo)通半導(dǎo)體器件時，將高于或者等于功率mos晶體管ntr的閾值電壓的電壓施加至柵電極gel。例如，在本文中，經(jīng)由柵電極金屬膜gem、柵電極栓塞gep和柵電極引出部gee將大約12v的電壓施加至柵電極gel。例如，經(jīng)由源電極金屬膜sem和源電極栓塞sep將0v的電壓施加至源極區(qū)scr。例如，經(jīng)由漏電極金屬膜dem將大約12v的電壓施加至n⁺型區(qū)域ncr等(漏極區(qū))。

由此，在p型基極區(qū)bsr的部分中形成n型溝道，其中柵極絕緣膜gif介于基極區(qū)bsr與柵電極gel之間。當(dāng)形成溝道時，電荷移動，如圖3所示，并且因此出現(xiàn)導(dǎo)通狀態(tài)，在該導(dǎo)通狀態(tài)下，電流從漏電極金屬膜dem朝源電極金屬膜sem流動，如箭頭所指示。

隨后，在截止半導(dǎo)體器件時，將低于功率mos晶體管ntr的閾值電壓的電壓施加至柵電極gel。此時，在源極區(qū)scr與n型漂移區(qū)dfr之間產(chǎn)生電位差。在本文中，柵電極gel和源極區(qū)scr的電壓為低。

因此，耗盡層從n型漂移區(qū)dfr與p型基極區(qū)bsr之間的pn結(jié)部分縱向地展開。另外，耗盡層也從n型漂移區(qū)dfr與p型柱區(qū)域cor之間的pn結(jié)部分主要橫向地展開。

由此，用耗盡層填充n型漂移區(qū)dfr和p型柱區(qū)域cor。由于形成了該耗盡層，阻止了電荷在源極區(qū)scr與n型漂移區(qū)dfr之間移動。當(dāng)阻止了電荷移動時，阻止了電流流動并且出現(xiàn)截止?fàn)顟B(tài)。

在形成有超結(jié)結(jié)構(gòu)的元件形成區(qū)中，保持p型雜質(zhì)的濃度與n型雜質(zhì)的濃度之間的電荷平衡，并且因此生成均勻耗盡層。另一方面，在p型基極區(qū)bsr的外周(終端區(qū)ter)和柵電極引出部gee的下端中形成的耗盡層中，生成具有大曲率的位置。電場趨于聚集在耗盡層中具有大曲率的位置中，這可能會降低終端區(qū)的擊穿電壓。

為了減少這種電場聚集并且確保終端區(qū)而非元件形成區(qū)的擊穿電壓，形成p^-型保護(hù)環(huán)區(qū)grr。形成p^-型保護(hù)環(huán)區(qū)grr以從下方環(huán)繞p型基極區(qū)bsr的外周和柵電極引出部gee。

在上述半導(dǎo)體器件中，位于最外周的p^-型保護(hù)環(huán)grr和p型柱區(qū)域cor彼此間隔開距離s1。由此，即使當(dāng)將高于常用電壓的電壓(例如浪涌電壓)施加至半導(dǎo)體器件時，也可以確保擊穿電壓。通過與比較例的半導(dǎo)體器件進(jìn)行比較，來對此進(jìn)行描述。

(比較例)

在比較例的半導(dǎo)體器件sed中，位于多個p型柱區(qū)域cor的外周中的p型柱區(qū)域cor形成在p^-型保護(hù)環(huán)區(qū)grr中，如圖4所示。由于除此之外的實(shí)質(zhì)配置與圖2所示的配置一樣，因此使用相同的參考數(shù)字來指示相同的構(gòu)件，并且，除非必要，否則將不再重復(fù)對其進(jìn)行描述。

隨后，將描述半導(dǎo)體器件的操作。首先將描述導(dǎo)通操作。將高于或者等于閾值電壓的電壓施加至柵電極gel。由此，在p型基極區(qū)bsr中形成n型溝道，其中柵極絕緣膜gif介于基極區(qū)bsr與柵電極gel之間。當(dāng)形成溝道時，出現(xiàn)電流從漏電極金屬膜dem朝源電極金屬膜sem流動的導(dǎo)通狀態(tài)。

隨后，將描述截止操作。將低于功率mos晶體管ntr的閾值電壓的電壓施加至柵電極gel。由此，在p型基極區(qū)bsr中形成的溝道消失。耗盡層從在n型漂移區(qū)dfr與p型基極區(qū)bsr之間的pn結(jié)部分展開。另外，耗盡層從在n型漂移區(qū)dfr與p型柱區(qū)域cor之間的pn結(jié)部分展開。

由此，用耗盡層dpl填充n型漂移區(qū)dfr和p型柱區(qū)域cor，如圖5所示。當(dāng)形成耗盡層dpl時，阻止了電荷在源極區(qū)scr與n型漂移區(qū)dfr之間移動。當(dāng)阻止了電荷移動時，阻止了電流流動并且出現(xiàn)截止?fàn)顟B(tài)。

在比較例的半導(dǎo)體器件sed中，位于外周中的p型柱區(qū)域cor形成在p^-型保護(hù)環(huán)區(qū)grr中。因此，p型雜質(zhì)的濃度在p型柱區(qū)域cor和p^-型保護(hù)環(huán)區(qū)grr彼此重疊的區(qū)域中變得高，并且雜質(zhì)濃度之間的電荷平衡變得不均勻。

因此，在p型柱區(qū)域cor和p^-型保護(hù)環(huán)區(qū)grr彼此重疊的區(qū)域中，耗盡層dpl的上端ue不向上延伸，并且上端ue與下端le之間的距離ld變得比其它部分的距離更小，如圖5所示。因此，擊穿電壓在耗盡層dpl變得薄的部分中降低，并且假設(shè)在半導(dǎo)體器件sed(功率mos晶體管nrt)中可以引起擊穿。尤其是當(dāng)施加浪涌電壓等時，可以引起擊穿的可能性變高。

相較于比較例的半導(dǎo)體器件sed，在根據(jù)該實(shí)施例的半導(dǎo)體器件sed中，p型柱區(qū)域cor形成為不與p^-型保護(hù)環(huán)區(qū)grr重疊，并且位于最外周的p型柱區(qū)域cor形成為與p^-型保護(hù)環(huán)區(qū)grr間隔開距離s1，如圖2所示。距離s1比相鄰p型柱區(qū)域cor之間的距離s2更小，并且設(shè)置為不在p型柱區(qū)域cor與p^-型保護(hù)環(huán)區(qū)grr之間形成薄耗盡層的距離。在本文中，距離s1可以設(shè)置為例如大約1μm至2.5μm的距離。

由此，可以抑制p型雜質(zhì)的濃度之間的電荷平衡變得不均勻，并且耗盡層dpl形成為基本上是均勻的，如圖6所示。因此，即使在施加比常用電壓更高的浪涌電壓等時仍能確保終端區(qū)ter中的擊穿電壓，并且可以提高半導(dǎo)體器件sed(功率mos晶體管nrt)的擊穿電壓。

(制造方法)

隨后，將描述上述半導(dǎo)體器件的制造方法的一個示例。首先準(zhǔn)備n⁺型襯底sbb，如圖7所示。n⁺型襯底sbb將用作n⁺型區(qū)域ncr。隨后，通過外延生長過程在n⁺型襯底sbb的表面上方形成n型外延層，如圖8所示。外延層將用作n型漂移區(qū)dfr。通過n⁺型襯底sbb和n型漂移區(qū)dfr(外延層)形成半導(dǎo)體襯底sub。

隨后，通過執(zhí)行預(yù)定光刻工藝來形成用于形成p^-型保護(hù)環(huán)區(qū)的抗蝕劑圖案(未示出)。隨后，通過將抗蝕劑圖案用作注入掩膜來注入p型雜質(zhì)，諸如，例如，硼。之后，去除抗蝕劑圖案。由此，從半導(dǎo)體襯底sub的表面至預(yù)定深度形成p^-型保護(hù)環(huán)區(qū)grr，如圖9所示。

隨后，通過執(zhí)行預(yù)定光刻工藝來形成用于形成溝槽的抗蝕劑圖案(未示出)。隨后，通過將抗蝕劑圖案用作蝕刻掩膜在暴露出來的半導(dǎo)體襯底sub上執(zhí)行蝕刻工藝。之后，去除抗蝕劑圖案。由此，在元件形成區(qū)efr(見圖2)中形成各自在一個方向上延伸的溝槽trc1，如圖10所示。環(huán)形溝槽trc2形成在p^-型保護(hù)環(huán)區(qū)grr中。溝槽trc1和溝槽trc2形成為具有相同的深度。溝槽trc2形成為具有比溝槽trc1更大的寬度。

隨后，通過執(zhí)行熱酸處理將氧化硅膜(未示出)形成在溝槽trc1和trc2的側(cè)壁表面、半導(dǎo)體襯底sub的表面等上方。隨后，例如，形成多晶硅膜(未示出)以覆蓋氧化硅膜。隨后，通過執(zhí)行干蝕刻工藝來去除位于半導(dǎo)體襯底sub的上表面上方的多晶硅膜的部分和氧化硅膜的部分，同時保留位于溝槽trc1和trc2中的兩個膜的部分。

由此，柵極絕緣膜gif形成在溝槽trc1中，其中柵電極gel介于柵極絕緣膜gif與溝槽trc1之間，如圖11所示。柵電極引出部gee形成在溝槽trc2中，其中絕緣膜if介于柵電極引出部與溝槽之間。

隨后，通過執(zhí)行預(yù)定光刻工藝來形成用于形成p型基極區(qū)的抗蝕劑圖案(未示出)。隨后，通過將抗蝕劑圖案用作注入掩膜來注入p型雜質(zhì)，諸如，例如，硼。之后，去除抗蝕劑圖案。

由此，從半導(dǎo)體襯底sub的表面至預(yù)定深度形成p型基極區(qū)bsr，如圖12所示。p型基極區(qū)bsr的深度比p^-型保護(hù)環(huán)區(qū)grr的深度淺。p型基極區(qū)bsr的終端區(qū)與p^-型保護(hù)環(huán)區(qū)grr重疊。

隨后，通過執(zhí)行預(yù)定光刻工藝來形成用于形成源極區(qū)的抗蝕劑圖案(未示出)。隨后，通過將抗蝕劑圖案用作注入掩膜來注入n型雜質(zhì)，諸如，例如，砷。之后，去除抗蝕劑圖案。隨后，形成用于形成p⁺型區(qū)域的抗蝕劑圖案(未示出)。

隨后，通過將抗蝕劑圖案用作注入掩膜來注入p型雜質(zhì)，諸如，例如，硼。之后，去除抗蝕劑圖案。由此，源極區(qū)scr和p⁺型區(qū)域形成在p型基極區(qū)bsr中，如圖13所示。

隨后，形成用作硬掩膜的氧化硅膜(未示出)以覆蓋半導(dǎo)體襯底sub。隨后，通過執(zhí)行預(yù)定光刻工藝來形成用于形成p型柱區(qū)域的抗蝕劑圖案pr，如圖14所示。隨后，通過將抗蝕劑圖案pr用作蝕刻掩膜對氧化硅膜執(zhí)行蝕刻工藝來形成硬掩膜hm。

隨后，通過將抗蝕劑圖案pr和硬掩膜hm用作注入掩膜來注入p型雜質(zhì)，諸如，例如，硼。之后，去除抗蝕劑圖案pr和硬掩膜hm。由此，形成p型柱區(qū)域cor，如圖15所示。位于p型柱區(qū)域cor的最外周的p型柱區(qū)域cor形成為與p^-型保護(hù)環(huán)區(qū)grr隔開。

隨后，形成層間絕緣膜ilf，諸如，例如，bpsg膜，以覆蓋半導(dǎo)體襯底sub，如圖16所示。隨后，通過執(zhí)行預(yù)定光刻工藝和蝕刻工藝在層間絕緣膜ilf中形成源極接觸孔sch和柵極接觸孔gch。隨后，通過形成鎢膜或者鈦膜以及通過執(zhí)行預(yù)定蝕刻工藝在源極接觸孔sch中形成源電極栓塞sep，并且在柵極接觸孔gch中形成柵電極栓塞gep。

隨后，形成導(dǎo)電膜(未示出)，諸如，例如，鋁膜，以覆蓋層間絕緣膜ilf。隨后，通過執(zhí)行預(yù)定光刻工藝和蝕刻工藝來形成源電極金屬膜sem和柵電極金屬膜gem，如圖16所示。

隨后，通過形成例如鋁膜在半導(dǎo)體襯底sub的后表面上方形成漏電極金屬膜dem，如圖17所示。因此，完成了半導(dǎo)體器件的主要部分。

在半導(dǎo)體器件的上述制造方法中，可以獲得半導(dǎo)體器件，在該半導(dǎo)體器件中，提高了終端區(qū)ter的擊穿電壓。此外，在上述制造方法中，將溝槽trc2的寬度形成為大于溝槽trc1的寬度。由此，可以增加用于使柵電極栓塞gep(柵極接觸孔gch)與溝槽trc2中形成的柵電極引出部gee不對準(zhǔn)的裕度。

此外，在上述制造方法中，可以抑制溝槽trc1中形成的柵電極gel的耐壓和溝槽trc2中形成的柵電極引出部gee的耐壓的降低。例如，在延伸了某一長度的溝槽中，在溝槽在延伸方向上終止的點(diǎn)處，存在端部。在該端部處，由于溝槽的角部為圓形等，假設(shè)溝槽中形成的柵電極的耐壓可以降低。

在上述制造方法中，溝槽trc2環(huán)形地形成，并且溝槽trc1設(shè)置在環(huán)形溝槽trc2內(nèi)部并且形成為連接至溝槽trc2。因此，溝槽trc1和trc2連接在一起，并且，在溝槽在延伸方向上終止的點(diǎn)處，不形成端部。由此，抑制由于形成上述端部而出現(xiàn)的耐壓的降低，并且因此可以確保耐壓。

第二實(shí)施例

此處，將描述包括具有超結(jié)結(jié)構(gòu)的功率mos晶體管的半導(dǎo)體器件的第二示例。

(剖面結(jié)構(gòu)和平面結(jié)構(gòu))

如圖18和圖19所示，p型基極區(qū)bsr被對分為半導(dǎo)體器件sed中的p型基極區(qū)bsr1和p型基極區(qū)bsr2。p型基極區(qū)bsr1和p型基極區(qū)bsr2彼此間隔開距離s3。n型漂移區(qū)dfr位于p型基極區(qū)bsr1與p型基極區(qū)bsr2之間。p型基極區(qū)bsr2環(huán)形地設(shè)置在終端區(qū)ter中。p型基極區(qū)bsr1設(shè)置在環(huán)形p型基極區(qū)bsr2內(nèi)部。

除此之外的配置與圖1和圖2中所示的半導(dǎo)體器件的配置一樣，因此使用相同的參考數(shù)字來指示相同的構(gòu)件，并且除非必要，否則將不再重復(fù)對其進(jìn)行描述。

(操作)

隨后，將描述上述半導(dǎo)體器件的操作。操作與前述半導(dǎo)體器件的操作相同。

在導(dǎo)通半導(dǎo)體器件時，首先將大約12v的電壓施加至柵電極gel。將例如0v的電壓施加至源極區(qū)scr。將例如大約12v的電壓施加至n⁺型區(qū)域ncr(漏極區(qū))等。由此，在p型基極區(qū)bsr的部分中形成n型溝道，并且出現(xiàn)導(dǎo)通狀態(tài)，在該導(dǎo)通狀態(tài)中，如箭頭所指示，電流從漏電極金屬膜dem朝源電極金屬膜sem流動，如圖20所示。

隨后，在截止半導(dǎo)體器件時，將低于功率mos晶體管ntr的閾值電壓的電壓施加至柵電極gel。

由此，耗盡層從在n型漂移區(qū)dfr與p型基極區(qū)bsr之間的pn結(jié)部分展開，并且耗盡層也從在n型漂移區(qū)dfr與p型柱區(qū)域cor之間的pn結(jié)部分展開。在這種情況下，p型基極區(qū)bsr1與p型基極區(qū)bsr2之間的距離s3設(shè)置為如下長度：從在n型漂移區(qū)dfr與p型基極區(qū)bsr1之間的pn結(jié)部分伸展的耗盡層與從在n型漂移區(qū)dfr與p型基極區(qū)bsr2之間的pn結(jié)部分伸展的耗盡層連接在一起。由此，用耗盡層dpl填充n型漂移區(qū)dfr和p柱區(qū)域cor，如圖21所示，并且阻止電流在源極區(qū)scr與n型漂移區(qū)dfr之間流動，并且出現(xiàn)截止?fàn)顟B(tài)。

在上述半導(dǎo)體器件中，位于p型柱區(qū)域cor的最外周的p型柱區(qū)域cor與p^-型保護(hù)環(huán)區(qū)grr間隔開地設(shè)置。由此，抑制p型雜質(zhì)的濃度之間的電荷平衡變得不均勻，并且按照與第一實(shí)施例中描述的相同方式將耗盡層dpl形成為基本上是均勻的。因此，即使在施加浪涌電壓等時仍能確保終端區(qū)ter(p型基極區(qū)bsr的外周)中的擊穿電壓，并且可以提高半導(dǎo)體器件sed(功率mos晶體管nrt)的擊穿電壓。

此外，在上述半導(dǎo)體器件中，肯定可以減少終端區(qū)ter中的電場，其中p型基極區(qū)bsr被對分為p型基極區(qū)bsr1和p型基極區(qū)bsr2，并且因此可以進(jìn)一步提高終端區(qū)ter的擊穿電壓。

將對此進(jìn)行描述。作為通過模擬進(jìn)行的評估結(jié)果，本發(fā)明人已發(fā)現(xiàn)：當(dāng)p型基極區(qū)bsr被對分為p型基極區(qū)bsr1和p型基極區(qū)bsr2時，在p型基極區(qū)bsr2的端部處的等位線之間的空間比在未被對分時擴(kuò)得更大；并且進(jìn)一步減小了在p型基極區(qū)bsr2的端部處的電場。換言之，已證實(shí)，在通過對分獲得的p型基極區(qū)bsr1和p型基極區(qū)bsr2中，位于外部的p型基極區(qū)bsr2和p^-型保護(hù)環(huán)區(qū)grr用作場限制區(qū)域。

(制造方法)

隨后，將描述上述半導(dǎo)體器件的制造方法的一個示例。如圖22所示，在執(zhí)行了類似于圖7至圖11所示的步驟的步驟之后，首先形成柵電極gel和柵電極引出部gee。

隨后，通過執(zhí)行預(yù)定光刻工藝來形成用于形成p型基極區(qū)的抗蝕劑圖案(未示出)。隨后，通過將抗蝕劑圖案用作注入掩膜來注入p型雜質(zhì)。之后，去除抗蝕劑圖案。

由此，形成p型基極區(qū)bsr1和p型基極區(qū)bsr2，如圖23所示。尚未注入p型雜質(zhì)的n型漂移區(qū)dfr的部分位于p型基極區(qū)bsr1與p型基極區(qū)bsr2之間的區(qū)域中。n型漂移區(qū)dfr的部分環(huán)形地位于p^-型保護(hù)環(huán)區(qū)grr內(nèi)部。

之后，在執(zhí)行了類似于圖13至圖17所示的步驟的步驟之后，完成半導(dǎo)體器件sed的主要部分，如圖24所示。

在上述半導(dǎo)體器件中，可以在不增加制造步驟的情況下，僅通過改變用于形成p型基極區(qū)bsr的掩膜的圖案，來制造可以進(jìn)一步提高終端區(qū)ter的擊穿電壓的半導(dǎo)體器件。

此外，按照如第一實(shí)施例所述的相同方式，將溝槽trc2的寬度形成為大于溝槽trc1的寬度。由此，可以增加用于使柵電極栓塞gep(柵極接觸孔gch)與溝槽trc2中形成的柵電極引出部gee不對準(zhǔn)的裕度。

此外，可以通過如第一實(shí)施例所述的相同方式，來確保至溝槽trc1中形成的柵電極gel的耐壓以及至溝槽trc2中形成的柵電極引出部gee的耐壓。

(變型)

在上述半導(dǎo)體器件中，已經(jīng)以環(huán)形n型漂移區(qū)dfr定位為將p型基極區(qū)bsr對分為p型基極區(qū)bsr1和p型基極區(qū)bsr2的情況為示例進(jìn)行了描述。為了減小終端區(qū)ter中的電場，可以僅將n型漂移區(qū)dfr的部分設(shè)置在電場傾向于聚集的角部中，例如，如圖25所示。

在根據(jù)以上各個實(shí)施例的半導(dǎo)體器件sed中，已將具有矩形平面圖案的p型柱區(qū)域cor視為一個示例。p型柱區(qū)域的平面圖案不應(yīng)被局限于矩形圖案，并且可以是例如帶條紋的圖案，并且其平面圖案僅需要是在截止?fàn)顟B(tài)期間耗盡層的寬度不發(fā)生變形的形狀。另外，已通過將n溝道功率mos晶體管視為功率mos晶體管的示例來進(jìn)行了以上描述，但也可以采取p溝道功率mos晶體管。此外，在操作的描述中柱出的電壓值也是一個示例，并且電壓不應(yīng)局限于這些值。

必要時，可以不同地組合每個實(shí)施例中描述的半導(dǎo)體器件的結(jié)構(gòu)。

上文已基于優(yōu)選實(shí)施例具體地描述了由本發(fā)明人進(jìn)行的發(fā)明，但毫無疑問，本發(fā)明不應(yīng)局限于優(yōu)選實(shí)施例，并且，在不脫離本發(fā)明的主旨的范圍內(nèi)，可以對本發(fā)明進(jìn)行各種修改。