本公開一般涉及芯片檢測領域，具體涉及靜電敏感器件的檢測領域，尤其涉及靜電防護電路、靜電防護裝置及芯片篩選方法。

背景技術：

在天文觀測中，越來越多的使用ASIC(Application Specific Integrated Circuit，專用集成電路)專用芯片采集探測器信號，例如采用多通道靜電敏感型信號采集芯片VA32TA6。這類芯片為了提高ASIC的等效輸入噪聲等指標，設計芯片時輸入端會采用柵極引出并去除靜電防護電路。因此，該類ASIC對靜電非常敏感，極易受到靜電損傷。特別是在對該類產品按照航天元器件管理規(guī)范進行元器件篩選考核時，出現(xiàn)過批次性失效現(xiàn)象，該考核包含多種力學、熱學、電學、穩(wěn)定性等性能的試驗。

對于本領域所使用的靜電敏感型ASIC，通常采用以下方式改善靜電敏感度：

一種是COB(Chip on Board)方式。也就是把ASIC的裸片直接粘在印制電路(PCB)上，用鍵合絲把探測器跟ASIC的輸入端連起來。ASIC的輸入端就不再懸空，具備了一條通過探測器到地的交流回路，對靜電的敏感度有顯著改善。

這種方式的缺點在于，無法再按照元器件的管理方法去考核ASIC，只能用設備級的標準去考核。這會造成考核試驗強度不夠，使產品在軌運行時具有失效風險。

另一種是改造環(huán)境，在操作間劃分出專用的EPA(ESD Protected Area)靜電保護防護區(qū)域，對該區(qū)域進行防靜電裝修，并制定相應的操作規(guī)范，在區(qū)域內操作靜電敏感元器件。這種方式成本高，對人員的操作要求嚴格。此時，元器件的抗靜電能力通常只能做到350V以上。對于靜電敏感度低于350V的產品，并不適用。而且，元器件篩選的項目較多，如涉及到多部門和多實驗室的合作時，該方法也不適用。

技術實現(xiàn)要素：

鑒于現(xiàn)有技術中的上述缺陷或不足，期望提供一種抗靜電的防護電路，為了實現(xiàn)上述目的，提供一種靜電防護電路和靜電防護裝置。

第一方面，提供一種靜電防護電路，靜電防護電路包括：

正極防護電路，包括第一串聯(lián)單元，第一串聯(lián)單元一端連接芯片輸入端，另一端連接芯片的正極供電端，包括至少兩個反向串聯(lián)的穩(wěn)壓二極管；

負極防護電路，包括第二串聯(lián)單元，第二串聯(lián)單元一端連接芯片輸入端，另一端連接芯片的負極供電端，包括至少兩個反向串聯(lián)的穩(wěn)壓二極管；

限流電阻，一端連接芯片輸入端，另一端連接輸入引出端。

第二方面，一種靜電防護裝置，其特征在于，裝置包括上述的靜電防護電路，還包括：

電源短接開關，一端連接正極供電端，另一端連接負極供電端。

第三方面，提供基于上述的靜電防護裝置的芯片篩選方法，該方法包括：

將芯片固定于靜電防護裝置，進行初始電性能測試；

在各篩選環(huán)節(jié)中，電源短接開關根據(jù)篩選環(huán)節(jié)的類型接通或斷開，電源短接開關的初始狀態(tài)為接通；

篩選環(huán)節(jié)結束后，芯片從靜電防護裝置中取出。根據(jù)本申請實施例提供的技術方案，通過在芯片輸入端接入正極防護電路、負極防護電路和限流電阻，能夠大大改善靜電敏感元器件的靜電受損問題。進一步的，根據(jù)本申請的某些實施例，通過在靜電防護裝置上增加電源短接開關，還能解決在不加電芯片篩選考核時，有效地避免芯片的靜電損傷問題，獲得雙重保護的效果。

附圖說明

通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本申請的其它特征、目的和優(yōu)點將會變得更明顯：

圖1示出了根據(jù)本申請實施例的靜電防護電路的示例性電路圖；

圖2示出了根據(jù)本申請實施例的靜電防護裝置的示例性結構框圖；

圖3示出了根據(jù)本申請實施例的基于靜電防護裝置的芯片篩選方法的示例性流程圖。

具體實施方式

下面結合附圖和實施例對本申請作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋相關發(fā)明，而非對該發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與發(fā)明相關的部分。

需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結合實施例來詳細說明本申請。

請參考圖1，示出了根據(jù)本申請實施例的靜電防護電路的示例性電路圖。

如圖1所示，提供一種靜電防護電路，靜電防護電路包括：

正極防護電路，包括第一串聯(lián)單元，第一串聯(lián)單元一端連接芯片輸入端ASIC_ain，另一端連接芯片的正極供電端VCC，包括至少兩個反向串聯(lián)的穩(wěn)壓二極管；

負極防護電路，包括第二串聯(lián)單元，第二串聯(lián)單元一端連接芯片輸入端，另一端連接芯片的負極供電端VEE，包括至少兩個反向串聯(lián)的穩(wěn)壓二極管；

限流電阻R1，一端連接芯片輸入端ASIC_ain，另一端連接輸入引出端Pin。

本申請是在被防護的芯片外圍增加ESD(Electro Static discharge，靜電釋放)保護電路。元器件與保護電路一起，作為一個整體，參與篩選考核的各個環(huán)節(jié)。圖1給出由穩(wěn)壓二極管D1穩(wěn)壓二極管D2構成的起到限制輸入端ASIC_ain電壓的作用的第一串聯(lián)單元。實際應用中，可采用多個穩(wěn)壓二極管反向串聯(lián)的第一串聯(lián)單元，例如三個或者四個穩(wěn)壓二極管串聯(lián)。同理，負極防護電路也可采用多個穩(wěn)壓二極管反向串聯(lián)的方式，例如三個或者四個穩(wěn)壓二極管串聯(lián)，實現(xiàn)限制輸入端ASIC_ain電壓的目的。圖2給出了由二極管D3和二極管D4組成的第二串聯(lián)單元。二極管在反向擊穿形成巨大電流或者通過超過額定電路數(shù)倍的正向電流時，易導致二級管的短路。串聯(lián)多個二極管將有效應對二極管短路的情形，當一個二極管短路時，與之串聯(lián)的其他二極管可繼續(xù)工作。

圖1中的R1為限流電阻，起到延緩靜電脈沖的上升和下降時間的作用。

針對多通道靜電敏感型芯片VA32A6的情況，需要對每個采樣通道的輸入引腳都連接上述的靜電防護電路。需要進行加電考核時，可將信號接入輸入引出端Pin。

優(yōu)選地，正極防護電路包括至少兩組并聯(lián)的第一串聯(lián)單元，負極防護電路包括至少兩組并聯(lián)的第二串聯(lián)單元。

該方案針對二極管被大電流造成斷路的情形，當某一組的第一串聯(lián)單元的二極管斷路后，與之并聯(lián)的另外一組第一串聯(lián)單元可繼續(xù)工作?？梢岳斫獾氖?，為了加強靜電防護電路的穩(wěn)定性，可并聯(lián)多組第一串聯(lián)單元和/或第二串聯(lián)單元，例如并聯(lián)三組、四組等。

如圖1所示的正極防護電路和負極防護電路分別采用兩個二極管串聯(lián)后，并聯(lián)另外一組相同的第一串聯(lián)單元和第二串聯(lián)單元。該第一串聯(lián)單元由二極管D11和二極管D12組成，該第二串聯(lián)單元由二極管D13和二極管D14組成。當采用圖1所示的靜電防護電路時，其千小時的可靠性達到：

其中，λ為二極管的失效率，t為二極管正常運行時間?？梢?，保護電路的可靠性達到了六個9以上，使得電路板級的靜電防護電路可用于高可靠性元器件的篩選考核。

另一方面，本申請還公開了一種靜電防護裝置。

請參考圖2，示出了根據(jù)本申請實施例的靜電防護裝置的示例性結構框圖；

如圖2所示，提供一種靜電防護裝置，裝置包括上述的靜電防護電路，還包括：

電源短接開關，一端連接正極供電端，另一端連接負極供電端。

元器件的篩選考核可以分為被試件加電和被試件不加電兩種考核方式。本實施例中，加電環(huán)節(jié)有靜態(tài)老煉、動態(tài)老煉等各階段的加電考核。該老煉過程就是讓元器件在指定模擬環(huán)境下工作一段時間。例如根據(jù)國軍標GJB548B標準的老煉過程是在高溫狀態(tài)(靜態(tài)老煉環(huán)境溫度為+150℃，動態(tài)老煉環(huán)境溫度為+125℃)下工作一段時間，把在這時期中失效的元器件剔除掉，即剔除早期失效的元器件，以保證出廠產品的質量的過程。在不加電考核時，如在芯片的正負極供電端積累過多相反極性的電荷時，易引發(fā)芯片內部的靜電損傷。因此，在靜電防護裝置上設置電源短接開關，以便在在不加電時將芯片的正負極供電端短接在一起，可以使ASIC處于等電位狀態(tài)，有效地避免靜電損傷。

優(yōu)選地，該靜電防護裝置還包括印刷電路板201、接插件205、固定座204：

印刷電路板201用于設置的靜電防護電路和/或的電源短接開關；

接插件205用于引出芯片引腳；

固定座204用于固定芯片；

接插件205與固定座204設置于印刷電路板上，接插件205設置于固定座中空部位，靜電防護電路202和電源短接開關203設置于固定座的周邊。

在實景應用中，根據(jù)被防護的芯片的特性，調整在靜電防護裝置上的靜電防護電路202和電源短接開關203的數(shù)量。因在芯片的每個輸入引腳設置了靜電防護電路，又在正負極供電端設置了單元短接開關，有效改善了芯片的抗靜電性能。

在一些優(yōu)選實施例中，固定座204還包括固定蓋(圖中未標出)，固定蓋與固定座鉸接。使用時，將芯片放置于接插件205上，并蓋上蓋固定蓋，保護了在一系列篩選考核中的芯片。該篩選考核可包含穩(wěn)定性烘培、溫度循環(huán)、恒定加速度、動態(tài)老煉、靜態(tài)老煉、X射線照相等試驗。

優(yōu)選地，接插件采用2.54mm間距180度排針。以確保芯片的可靠固定。

優(yōu)選地，印刷電路板采用耐高溫板材。以提高電路板的耐高溫性。例如在對芯片進行高低溫交替的溫度循環(huán)試驗、穩(wěn)定性烘培試驗或者老煉試驗中，使得本靜電防護裝置能夠承受一定的高溫。該印刷電路板根據(jù)需要可采用TG170板材或者TG180板材或其他耐高溫電路板。

本申請還提供一種基于上述靜電防護裝置的芯片篩選方法。

請參考圖3，示出了根據(jù)本申請實施例的基于靜電防護裝置的芯片篩選方法的示例性流程圖。

如圖3所示，在步驟101中，固定芯片，進行初始電性能測試；

該初始電性能測試環(huán)節(jié)是使用靜電防護裝置后，增加的一個環(huán)節(jié)。原因在于，靜電防護裝置引入了噪聲。噪聲是衡量靜電敏感芯片電性能的主要指標。例如對于VA32TA6芯片而言，噪聲越小，在實際應用中，元器件匹配探測器就能夠獲得更低的探測下限以及更優(yōu)的能量分辨率。

典型靜電敏感芯片例如VA32TA6芯片的輸入端的等效輸入噪聲為40e^-+12e^-/pF，即輸入端電容每增加1pF，輸入噪聲增加12e^-。靜電防護裝置采用如圖1所示的8個二極管時，在輸入端增加的電容值約為6pF，接近一個大面積的半導體探測器體電容，等效噪聲增加72e^-。增加的等效噪聲值為不影響后續(xù)篩選測試的噪聲范圍之內。該二極管可選用軍溫級、低反向漏電流、低寄生電容的產品，以降低等效輸入噪聲。

在元器件篩選時，通常用信號發(fā)生器作為激勵源，信號發(fā)生器輸出的電壓脈沖經(jīng)耦合電容轉換成電流脈沖，灌入ASIC的輸入端，經(jīng)放大后，輸出一定幅度的電壓值。輸出的電壓幅度，在統(tǒng)計上具備高斯展寬特性，通常用半高寬(FWHM：Full Wave at Maximum)表征。噪聲越大，F(xiàn)WHM值越大?？赏ㄟ^FWHM值來判斷靜電防護裝置引入的噪聲大小。

接著，在步驟102中，對芯片進行電性能測試，將電性能測試中測得的電性能與在初始電性能測試中測得的初始電性能進行比較，判斷電性能變化是由靜電防護裝置引入或者是由芯片本身引入。

上述的初始電性能滿足篩選指標的前提下，在測試階段，靜電防護裝置引入的噪聲會使輸出電壓的高斯展寬變寬，但仍然可以測到完整的高斯峰，也就是滿足篩選指標的。當元器件在篩選過程中，芯片的電性能出現(xiàn)偏移或損傷，噪聲會增大，輸出電壓的高斯展寬會進一步變寬，即FWHM值變大。通過對比篩選前后的FWHM值，可判定ASIC的損傷程度。

采用靜電防護裝置之后，需要在篩選之前的初始階段獲取FWHM值。在篩選過程中的電測試環(huán)節(jié)，用新測得的FWHM值與初始階段的結果比較，計算是否超差，從而判斷芯片是否受損。需要說明的是，在每個篩選環(huán)節(jié)，若出現(xiàn)不滿足篩選指標的情況時，就可將芯片從靜電防護裝置中取出，結束本次篩選。

在一些實施例中，電源短接開關根據(jù)篩選環(huán)節(jié)的類型接通或斷開，電源短接開關的初始狀態(tài)為接通。

在靜電防護裝置上設置電源短接開關，可以使ASIC處于等電位狀態(tài)，有效地避免靜電損傷。該電源短接開關可根據(jù)篩選類型接通或斷開。電源短接開關的初始狀態(tài)為接通，將芯片的正負極供電端短接在一起，使ASIC處于等電位狀態(tài)。

優(yōu)選地，電源短接開關根據(jù)篩選類型接通或斷開包括：

當篩選為不加電考核時，電源短接開關保持初始狀態(tài)；

當篩選為加電的考核時，斷開電源短接開關。

以上描述僅為本申請的較佳實施例以及對所運用技術原理的說明。本領域技術人員應當理解，本申請中所涉及的發(fā)明范圍，并不限于上述技術特征的特定組合而成的技術方案，同時也應涵蓋在不脫離所述發(fā)明構思的情況下，由上述技術特征或其等同特征進行任意組合而形成的其它技術方案。例如上述特征與本申請中公開的(但不限于)具有類似功能的技術特征進行互相替換而形成的技術方案。