本申請(qǐng)要求于2016年3月22日提交的法國專利申請(qǐng)?zhí)?6/52441的優(yōu)先權(quán)，其公開內(nèi)容在法律允許的最大程度上通過整體引用并入于此。

技術(shù)領(lǐng)域

本公開涉及一種絕緣壁。

背景技術(shù)：

在許多集成電路中，特別地，在像素中，絕緣壁被布置在半導(dǎo)體區(qū)域之間以便它們彼此絕緣。更特別地，這里考慮了絕緣壁由絕緣導(dǎo)體制成的情況，即，絕緣壁形成在溝槽(trench)中，該溝槽的壁和底部涂覆有絕緣材料溝槽中，并且該溝槽填充導(dǎo)電材料。

圖1A、圖1B和圖1C圖示了包括由絕緣導(dǎo)體制成的絕緣壁的像素1的示例，圖1A是像素的俯視圖，并且圖1B和圖1C是像素沿著圖1A相應(yīng)平面BB和平面CC的橫截面視圖。該示例與在通過引用并入的于2016年4月22日提交的美國專利申請(qǐng)?zhí)?5/136569(與于2015年10月30日提交的法國專利申請(qǐng)?zhí)?5/60422相對(duì)應(yīng))中所描述的像素實(shí)施例相對(duì)應(yīng)。

像素1是適于所謂的全局快門(global shutter)控制模式的圖像傳感器的像素，并且包括光敏區(qū)、電荷儲(chǔ)存區(qū)或者存儲(chǔ)區(qū)、和耦合到讀取電路的讀取區(qū)。在全局快門控制模式中，在集成階段期間在每個(gè)傳感器像素的光敏區(qū)中累積的光生(photogenerated)電荷被同時(shí)傳遞到對(duì)應(yīng)的存儲(chǔ)區(qū)中，然后，完整的圖像被存儲(chǔ)在所有存儲(chǔ)區(qū)中。然后，在下一集成階段期間，通過將存儲(chǔ)在存儲(chǔ)區(qū)中的電荷傳遞至對(duì)應(yīng)的讀取區(qū)可以讀取所存儲(chǔ)的圖像。

像素1形成于輕摻雜P型半導(dǎo)體襯底3(P^-)的內(nèi)部以及頂部上。像素1的光敏區(qū)包括摻雜水平N1的N型摻雜阱(well)5。在襯底上表面處，阱5涂覆有重?fù)诫sP型薄層7(P⁺)。因此，阱5與襯底3一起形成垂直釘扎(pin)光電二極管或者感光點(diǎn)PD的結(jié)點(diǎn)(junction)。像素1的存儲(chǔ)區(qū)包括摻雜水平N2的N型摻雜阱9，阱9涂覆有P⁺型薄層7。因此，阱9與襯底3一起形成垂直釘扎光電二極管SD的結(jié)點(diǎn)。選擇阱5和阱9的尺寸和摻雜水平N1和N2以使二極管SD的存儲(chǔ)容量大于或者等于光電二極管PD的存儲(chǔ)容量。

存儲(chǔ)區(qū)鄰近光敏區(qū)的邊緣(在圖1A的底部)，并且在與該邊緣平行的方向上縱向(lengthwise)延伸。存儲(chǔ)區(qū)由兩個(gè)分離的部分橫向(laterally)劃定，或者由涂覆有絕緣材料層17的由導(dǎo)電材料15制成的絕緣壁的絕緣垂直電極11和13橫向劃定。絕緣壁向下穿透進(jìn)入襯底至深度大于或者等于阱9的深度。電極11被布置在光敏區(qū)和存儲(chǔ)區(qū)之間，并且充分劃定了存儲(chǔ)區(qū)的第一大側(cè)面。電極13包括部分13A，該部分13A與電極11平行，充分劃定存儲(chǔ)區(qū)的第二大側(cè)面。在存儲(chǔ)區(qū)的第一端處，電極13進(jìn)一步包括延伸部13B(extension)，該延伸部13B從部分13A延伸至光敏區(qū)以與電極11的第一端相對(duì)(在圖1A的左手側(cè))。電極11的該端和延伸部13B的該相對(duì)部分限定光敏區(qū)和存儲(chǔ)區(qū)之間的開口19，而光敏區(qū)的阱5延伸貫穿直至存儲(chǔ)區(qū)的阱9。

像素1的后端區(qū)包括半導(dǎo)體區(qū)域21，該半導(dǎo)體區(qū)域21比阱5和阱9更重N型摻雜(N⁺)。區(qū)域21在襯底3中從其上表面向下延伸至深度小于阱9的深度。區(qū)域21被布置在存儲(chǔ)區(qū)的第二端處(在圖1A的右手側(cè))，與和存儲(chǔ)區(qū)一致的阱9相對(duì)。襯底的部分23將阱9與區(qū)域21分開。水平絕緣柵極或者控制柵極被布置在襯底的部分23的頂部上并與之接觸。該柵極形成MOS晶體管25的柵極，而其溝道形成區(qū)域與襯底3的部分23相對(duì)應(yīng)，并且其源極區(qū)域和漏極區(qū)域與阱9和區(qū)域21相對(duì)應(yīng)。因此，存儲(chǔ)區(qū)從光敏區(qū)延伸至晶體管25。

絕緣壁進(jìn)一步包括與電極11和電極13分開的絕緣部分或者垂直電極27，以及與電極11、電極13和電極27分開的垂直電極29的絕緣部分。電極27劃定不與存儲(chǔ)區(qū)鄰接的光敏區(qū)的大部分側(cè)面。電極或者反電極(counter electrode)29平行于電極11從光敏區(qū)的邊緣延伸超出電極11的第二端(在圖1A的右手側(cè)上)至在電極11的第一端前面(在圖1A的左手側(cè)上)停止。電極29部分地劃定存儲(chǔ)區(qū)側(cè)面上的光敏區(qū)。

為了形成電極11，13，27和29，根據(jù)與所期望的電極形狀相對(duì)應(yīng)的圖案，蝕刻從其上表面垂直穿透到襯底3中的溝槽。溝槽的側(cè)壁和底部涂覆有絕緣材料17，在這之后溝槽填充導(dǎo)電材料15。

金屬化件(metallization，未示出)將電極11和電極13的導(dǎo)體15電連接至節(jié)點(diǎn)CTRL1，將電極27和電極29的導(dǎo)體15電連接至節(jié)點(diǎn)V_Pol，將晶體管25的柵極電連接至節(jié)點(diǎn)CTRL2，并且將區(qū)域21的上表面電連接至像素讀取電路的節(jié)點(diǎn)SN(未示出)。通過多個(gè)傳感器像素所共用的像素控制電路來提供被施加到像素的節(jié)點(diǎn)CTRL1和節(jié)點(diǎn)CTRL2的控制電位。

像素1旨在接收襯底3的上表面或者前表面?zhèn)壬系恼彰?，并且包括不透光屏?未示出)，該不透光屏幕位于襯底3的上表面?zhèn)榷已谀?mask)除了其光敏區(qū)之外的像素的整個(gè)表面。

現(xiàn)在，將對(duì)像素1的操作進(jìn)行描述。

在集成階段，襯底3和節(jié)點(diǎn)V_Pol和CTRL1處于相同參考電壓。該電位可以是地電位，或者可以相對(duì)于地是負(fù)電位，例如，量級(jí)為-1V。這種電極會(huì)偏置引起空穴沿著這些電極的壁的累積，特別地，在開口19中。選擇開口19、層7、阱5和阱9的尺寸，以及襯底3、層7、阱5和阱7的摻雜水平，以使在沒有照明和光生電荷的情況下，完全耗盡(deplete)阱5和阱9，特別地，在開口19的水平處，其中，阱5的耗盡電位低于阱5的其余部分的耗盡電位。然后，在阱5中形成電位阱，并且在阱9中形成電位阱。這些阱的電位水平取決于摻雜水平、以及電極和襯底的偏置電位。當(dāng)像素1被照明時(shí)，在光電二極管PD中電子/空穴對(duì)被光生，并且所光生的電子被吸引并且被捕獲在阱5中，其然后形成電荷累積區(qū)域。在開口19的水平處，阱5保持完全耗盡，這阻止電子在阱5和阱9之間交換。

在光電二極管PD的阱5中累積的電子向存儲(chǔ)區(qū)的阱9傳遞的階段中，節(jié)點(diǎn)CTRL1被設(shè)定為足夠高的電壓，例如，范圍為2V至4V，以將阱5在開口19的水平下的電位設(shè)定為比在積分階段期間的光電二極管PD中電位阱的最大電位更高的電位，并且將阱9中的電位阱的最大電位設(shè)定為比在開口19的水平處的阱5中的電位更高的電位。因此，經(jīng)由開口19，所有包含在阱5中的光生電子被傳遞至阱9。在傳遞階段期間，節(jié)點(diǎn)V_Pol和襯底3保持處于與在集成階段期間相同的參考電位。

為了讀取存儲(chǔ)在存儲(chǔ)區(qū)中的電子，晶體管25被設(shè)定為導(dǎo)電狀態(tài)，這使得電子從阱9向耦合到像素讀取電路的區(qū)域21傳遞。在其余時(shí)間，晶體管25處于非導(dǎo)電狀態(tài)，這防止電子從存儲(chǔ)區(qū)向區(qū)域21傳送。

像素1的缺點(diǎn)是耦合到節(jié)點(diǎn)SN的區(qū)域21和襯底3的部分23不是由絕緣結(jié)構(gòu)橫向劃定。因此，在從存儲(chǔ)區(qū)向區(qū)域21傳遞電荷期間，電荷可能丟失。進(jìn)一步地，在光敏區(qū)中所光生和所累積的電荷可以到達(dá)區(qū)域21，而先前并沒有被傳遞到存儲(chǔ)區(qū)。反電極29使得能夠限制這種在光敏區(qū)和讀取區(qū)之間的直接電荷交換，但是這引起像素的光敏區(qū)的減小。

因此，期望具有一種絕緣壁，其使得能夠劃定像素的半導(dǎo)體區(qū)域并且克服現(xiàn)有絕緣壁的至少一些缺點(diǎn)。

技術(shù)實(shí)現(xiàn)要素：

因此，本公開的實(shí)施例提供了一種像素，包括：半導(dǎo)體層；電荷累積區(qū)，所述電荷累積區(qū)在所述半導(dǎo)體層中延伸；晶體管，所述晶體管具有從上表面向下穿透進(jìn)入所述半導(dǎo)體層至第一深度的源極區(qū)域或者漏極區(qū)域；絕緣壁，所述絕緣壁從所述上表面穿透進(jìn)入所述半導(dǎo)體層，并且所述絕緣壁包括連接至電位施加節(jié)點(diǎn)的絕緣導(dǎo)體，所述絕緣壁至少包括設(shè)有從所述上表面向下穿透進(jìn)入所述絕緣導(dǎo)體至第二深度的深絕緣插頭的部分，所述第二深度大于所述第一深度；并且其中，所述絕緣壁的連續(xù)部分至少部分地橫向劃定所述電荷累積區(qū)，并且所述絕緣壁的連續(xù)部分包括具有至少部分地橫向劃定所述晶體管的所述源極區(qū)域或者漏極區(qū)域的所述深絕緣插頭的壁部分。

根據(jù)本公開的一個(gè)實(shí)施例，進(jìn)一步包括從所述電荷累積區(qū)延伸至所述晶體管的電荷儲(chǔ)存區(qū)，所述電荷儲(chǔ)存區(qū)至少部分地由所述絕緣壁的所述連續(xù)部分來劃定，所述晶體管至少部分地由具有所述絕緣壁的所述連續(xù)部分的所述深絕緣插頭的所述壁部分來橫向劃定。

根據(jù)本公開的一個(gè)實(shí)施例，其中，所述晶體管的溝道形成區(qū)域至少部分地由具有所述絕緣壁的所述連續(xù)部分的所述深絕緣插頭的所述壁部分來橫向劃定。

根據(jù)本公開的一個(gè)實(shí)施例，其中，所述晶體管的所述漏極區(qū)域或者源極區(qū)域形成所述像素的讀取區(qū)。

根據(jù)本公開的一個(gè)實(shí)施例，其中，所述絕緣壁的所述連續(xù)部分進(jìn)一步包括設(shè)有從所述上表面向下穿透進(jìn)入所述絕緣導(dǎo)體至第三深度的淺絕緣插頭的部分，所述第三深度小于所述第一深度。

根據(jù)本公開的一個(gè)實(shí)施例，其中，所述絕緣壁包括另一連續(xù)部分，所述另一連續(xù)部分包括具有橫向劃定所述光敏區(qū)的淺絕緣插頭的壁的部分。

根據(jù)本公開的一個(gè)實(shí)施例，進(jìn)一步包括在所述光敏區(qū)附近的所述半導(dǎo)體層的內(nèi)部或者頂部上形成的另一晶體管，其中，所述另一連續(xù)部分進(jìn)一步包括具有至少部分地橫向劃定所述另一晶體管的所述深絕緣插頭的壁的部分。

本公開的實(shí)施例提供了一種像素，包括：半導(dǎo)體層；所述半導(dǎo)體層的光敏區(qū)，所述光敏區(qū)至少部分地由從所述半導(dǎo)體層的上表面穿透進(jìn)入所述半導(dǎo)體層的第一絕緣導(dǎo)體壁包圍，其中，所述第一絕緣導(dǎo)體壁包括：在所述上表面處設(shè)有第一絕緣插頭的第一部分，所述第一絕緣插頭具有第一深度；和在所述上表面處設(shè)有第二絕緣插頭的第二部分，所述第二絕緣插頭具有大于所述第一深度的第二深度；所述半導(dǎo)體層的存儲(chǔ)區(qū)，所述存儲(chǔ)區(qū)至少部分地由從所述半導(dǎo)體層的所述上表面穿透進(jìn)入所述半導(dǎo)體層的第二絕緣導(dǎo)體壁包圍，其中，所述第二絕緣導(dǎo)體壁包括在所述上表面處設(shè)有所述第一絕緣插頭的第一部分、以及設(shè)有所述第二絕緣插頭的第二部分；晶體管，所述晶體管具有由所述存儲(chǔ)區(qū)形成的第一導(dǎo)電區(qū)域、以及通過溝道區(qū)域與所述第一導(dǎo)電區(qū)域分開的第二導(dǎo)電區(qū)域，其中，所述第二絕緣導(dǎo)體壁的所述第二部分至少部分地包圍所述第二導(dǎo)電區(qū)域和溝道區(qū)域。

根據(jù)本公開的一個(gè)實(shí)施例，其中，所述第二導(dǎo)電區(qū)域形成所述像素的讀取區(qū)。

根據(jù)本公開的一個(gè)實(shí)施例，其中，所述晶體管進(jìn)一步包括所述溝道區(qū)域上方的絕緣柵極區(qū)域，并且其中，鄰近所述晶體管的所述第一導(dǎo)電區(qū)域提供具有所述第一絕緣插頭的所述第二絕緣導(dǎo)體壁的所述第一部分，并且其中，鄰近所述晶體管的所述溝道區(qū)域和第二導(dǎo)電區(qū)域提供具有所述第二絕緣插頭的所述第二絕緣導(dǎo)體壁的所述第二部分。

附圖說明

結(jié)合附圖將在以下具體實(shí)施例的非限制性描述中詳細(xì)地討論前述和其它特征和優(yōu)點(diǎn)，其中：

先前所描述的圖1A至圖1C示意性地示出了像素的示例；

圖2A至圖2C示意性地示出了像素的另一示例；

圖3A至圖3D示意性地示出了像素的實(shí)施例；

圖4A至圖4C、圖5A至圖5C、圖6A至圖6C、以及圖7A至圖7C圖示了圖3A至圖3D的像素制造方法的實(shí)施例的連續(xù)步驟；和

圖8示意性地示出了圖3A至圖3D中包括該類型的兩個(gè)像素的設(shè)備的實(shí)施例。

具體實(shí)施方式

在各種附圖中，已經(jīng)使用相同附圖標(biāo)記指代相同元件，進(jìn)一步地，各種附圖沒有按比例繪制。為了清楚起見，已經(jīng)僅僅示出并且詳述用于理解所描述的實(shí)施例的步驟和元件。

在以下描述中，“左”、“右”、“頂部”、“上方”、“上部”、“下部”、“水平”、“垂直”、“底部”、“頂部”等術(shù)語是指對(duì)應(yīng)附圖中所涉及的元件的方位。

圖2A至圖2C示出了像素31的示例，該像素31適于全局快門控制并且包括由絕緣導(dǎo)體制成的絕緣壁。

像素形成在輕摻雜P型半導(dǎo)體襯底或者半導(dǎo)體層33(P^-)的內(nèi)部和頂部上，例如，襯底33由硅制成。類似于像素1，像素31包括光敏區(qū)、存儲(chǔ)區(qū)和耦合至該像素的讀取電路的讀取區(qū)。像素31的光敏區(qū)包括摻雜水平N1的N型摻雜阱35，在襯底33上表面上涂覆有重?fù)诫sP型薄層37(P⁺)。因此，阱35與襯底33一起形成垂直釘扎光電二極管PD'的結(jié)點(diǎn)。像素31的存儲(chǔ)區(qū)鄰近光敏區(qū)的邊緣，并且在平行于該邊緣的方向上縱向延伸。存儲(chǔ)區(qū)包括摻雜水平N2的N型摻雜阱39，涂覆有薄層37。因此。阱39與襯底33一起形成垂直釘扎光電二極管SD'的結(jié)點(diǎn)。選擇層37、阱35和阱39的尺寸，以及襯底33、層37、阱35和阱39的摻雜水平以與像素1的襯底3、層7、阱5和阱9的尺寸和摻雜水平相類似。像素31的讀取區(qū)包括重?fù)诫sN型區(qū)域41(N⁺)，從其上表面向下延伸進(jìn)入襯底33至深度小于阱39的深度。讀取區(qū)41被布置在存儲(chǔ)區(qū)的第一端的側(cè)面上(在圖2A的右手側(cè)上)，與阱39相對(duì)，接著是存儲(chǔ)區(qū)，襯底33的部分43將讀取區(qū)41和阱39分開。被布置在襯底的部分43的頂部上并與之接觸的控制柵極形成MOS晶體管45的柵極，而其關(guān)閉或者打開狀態(tài)調(diào)節(jié)在存儲(chǔ)區(qū)中累積的所光生的電荷向讀取區(qū)41的傳遞。

如同像素1，像素31包括涂覆有絕緣材料層17的由導(dǎo)電材料15制成的絕緣壁。絕緣壁向下穿透進(jìn)入襯底33至深度至少等于(優(yōu)選地，大于)由壁劃定的最深阱(在該示例中，為阱39)的深度。進(jìn)一步地，像素31的絕緣壁設(shè)有穿透進(jìn)入導(dǎo)電材料15的絕緣插頭47。如所示出的，插頭47可以從襯底33的上表面穿透進(jìn)入導(dǎo)體15。在備選實(shí)施例中(未示出)，襯底33覆蓋有由絕緣層制成的硬掩模(hard mask)，并且包括導(dǎo)體15和絕緣體17的絕緣壁從該硬掩模的水平延伸。在該變型中，插頭47可能不能一直延伸至襯底的上表面。

在圖2A至圖2C所圖示的示例中，像素31的絕緣壁包括兩個(gè)分開部分，或者絕緣垂直電極49和51。

與像素1的電極11相對(duì)應(yīng)的電極49的第一部分完全劃定了光敏區(qū)的側(cè)面上的存儲(chǔ)區(qū)的第一大側(cè)面。與像素1的電極13相對(duì)應(yīng)的電極49的第二部分完全劃定了存儲(chǔ)區(qū)的第二大側(cè)面。在存儲(chǔ)區(qū)的第二端的側(cè)面上(在圖2A的左手側(cè)上)，電極49的第二部分一直延伸至光敏區(qū)以與電極49的第一部分的端相對(duì)。因此，電極49的第一部分和第二部分限定了開口52，該開口52具有的阱35一直延伸貫穿至阱39。選擇開口52的尺寸以與像素1的開口19的尺寸相類似。進(jìn)一步地，不同于像素1，電極49的第三部分在存儲(chǔ)區(qū)的第一端的側(cè)面上(在圖2A的右手側(cè)上)連接電極49的第一部分和第二部分。該電極49的第三部分橫向包圍并且劃定了襯底33的部分43和讀取區(qū)41。在俯視圖中，例如，該電極49的第三部分的形狀為U形，該U形具有與電極49的第一部分布置一致的第一臂、具有與電極49的第二部分布置一致的第二臂，并且具有桿，該桿將劃定與存儲(chǔ)區(qū)相對(duì)的讀取區(qū)41的側(cè)面的兩個(gè)臂進(jìn)行連接。晶體管45的柵極部分地?cái)R置在電極49上。

電極51包括劃定不與存儲(chǔ)區(qū)鄰接的光敏區(qū)的大部分側(cè)面的第一部分。例如，該電極51的第一部分的形狀為U形，該U形具有的水平桿劃定光敏區(qū)相對(duì)于與存儲(chǔ)區(qū)鄰接的側(cè)面的側(cè)面。在該示例中，電極51包括第二部分、或者延伸部，該延伸部至少部分劃定MOS晶體管55，57和59形成于其中的襯底33的區(qū)域53，僅其柵極被示出。晶體管55、57和59的柵極部分地?cái)R置在絕緣壁的絕緣插頭47上。在該示例中，區(qū)域53在俯視圖中的形狀為矩形，鄰近光敏區(qū)的邊緣(在圖2A的右手側(cè)上)，并且在平行于該邊緣的方向上縱向延伸。區(qū)域53的兩個(gè)大側(cè)面和第一小側(cè)面完全由電極51劃定。在其第二小側(cè)面的側(cè)面上，區(qū)域53不是由電極51劃定。例如，晶體管55、57和59是與像素31相關(guān)聯(lián)的讀取電路的跟隨晶體管和線選擇晶體管、以及用于重置N⁺讀取節(jié)點(diǎn)41的晶體管。在該示例中，晶體管45的讀取區(qū)41的晶體管55、57和59的源極區(qū)域和漏極區(qū)域(未示出)向下穿透進(jìn)入襯底33至基本上相等的深度。

電極49和電極51已經(jīng)通過以下步驟形成：通過擱置在襯底33的上表面上的硬掩模的開口來蝕刻溝槽，在溝槽壁上沉積絕緣材料17，使用導(dǎo)電材料15來填充溝槽，和通過化學(xué)機(jī)械拋光(CMP)向下平整至硬掩模的上表面。在這些步驟之后，導(dǎo)電材料15已經(jīng)向下從整個(gè)電極19的頂部并且從整個(gè)電極51除去至水平低于襯底33的上表面的水平。然后，通過沉積絕緣材料，隨后通過CMP向下平整至硬掩模91的上表面或者襯底33的上表面的步驟來形成插頭47。在備選實(shí)施例中(未示出)，從電極49和51的頂部除去導(dǎo)電材料可以在硬掩模的中間水平處停止，然后，絕緣掩模沉積之后的CMP步驟在硬掩模上停止。在絕緣材料的CMP步驟在硬掩模上停止的情況下，后者可以留在原位。

金屬化件水平(metallization level，未示出)和過孔(via，僅示出其中一些)61與插頭47交叉并且將電極49的導(dǎo)電材料15電連接至節(jié)點(diǎn)CTRL1，并且將電極51的導(dǎo)電材料15電連接至節(jié)點(diǎn)V_Pol。過孔61將晶體管45的柵極連接至節(jié)點(diǎn)CTRL2，并且將讀取區(qū)41的上表面連接至像素讀取電路，例如，至晶體管57的柵極。像素31的操作與結(jié)合圖1A至圖1C所描述的像素1的操作相似。特別地，當(dāng)電極49和電極51被負(fù)偏置時(shí)，空穴沿著它們的壁，一直沿著阱35的高度并且一直沿著阱39的高度進(jìn)行累積，這避免了電子在這些壁的水平處重新組合。為了實(shí)現(xiàn)這一點(diǎn)，插頭47僅向下穿透進(jìn)入導(dǎo)電材料15至P⁺層37的中間水平。

在像素31中，電極49將晶體管45的N⁺讀取區(qū)41和溝道形成區(qū)域43與光敏區(qū)分開，這限制或者防止了光敏區(qū)與區(qū)域41和區(qū)域43之間的直接電荷交換。因此，不同于在像素1中，在像素31中不需要提供反電極29。因此，對(duì)于具有相似表面區(qū)的像素1和像素31，像素31的光敏區(qū)可能比像素1的光敏區(qū)更大。

電極49和電極51至少部分地劃定像素晶體管的源極區(qū)域、漏極區(qū)域和溝道形成區(qū)域。但是，插頭47僅向下穿透進(jìn)入導(dǎo)電材料15至半導(dǎo)體晶體管區(qū)域(特別地，晶體管45的N⁺讀取區(qū)41)的中間水平。因此，在操作中，電容耦合發(fā)生在這種半導(dǎo)體晶體管區(qū)域和導(dǎo)電材料15之間。這種電容耦合可以導(dǎo)致存儲(chǔ)區(qū)和N⁺讀取區(qū)41之間的不完全電荷傳遞，和/或者導(dǎo)致這些晶體管的溝道的靜電控制的退化。

為了抑制這種電容耦合，可以提供以形成由填充絕緣材料的淺溝槽形成的淺溝槽絕緣結(jié)構(gòu)(STI)。

在第一種情況下，可以在橫向劃定晶體管45的半導(dǎo)體區(qū)域41和半導(dǎo)體區(qū)域43的電極49的部分的頂部處提供淺溝槽絕緣結(jié)構(gòu)。然后，淺絕緣結(jié)構(gòu)將向下穿透進(jìn)入導(dǎo)電材料15至深度大于或者等于讀取區(qū)41的深度。然而，這種淺溝槽絕緣結(jié)構(gòu)的形成可以引起像素31的制造步驟數(shù)目的增加。進(jìn)一步地，這可能引起淺溝槽絕緣結(jié)構(gòu)和電極49之間的對(duì)準(zhǔn)問題。例如，淺溝槽絕緣結(jié)構(gòu)和電極49之間的寬度差可能導(dǎo)致獲得晶體管45，該晶體管可能在存儲(chǔ)區(qū)和N⁺讀取區(qū)41之間具有可變尺寸的溝道形成區(qū)域43，這不是所期望的。進(jìn)一步地，在電極49的部分的頂部處蝕刻淺溝槽可能需要同時(shí)蝕刻襯底33、插頭47、絕緣體17和導(dǎo)電材料15的部分，這可能導(dǎo)致獲得具有臺(tái)階狀底部的淺溝槽，和/或者導(dǎo)致在導(dǎo)電材料15和相鄰半導(dǎo)體區(qū)域41和半導(dǎo)體區(qū)域43之間形成短路。

在第二種情況下，淺溝槽絕緣結(jié)構(gòu)可以代替橫向劃定晶體管45的N⁺讀取區(qū)41和溝道形成區(qū)域43的電極49的部分。然而，可能引起上文所討論的對(duì)準(zhǔn)問題的至少一些問題，特別地，在淺溝槽絕緣結(jié)構(gòu)和電極49之間的結(jié)點(diǎn)處。進(jìn)一步地，由于淺溝槽絕緣結(jié)構(gòu)可能穿透進(jìn)入襯底比電極49淺的事實(shí)，所以讀取區(qū)41可能沒有與結(jié)合圖2A至圖2C所描述的在像素31中一樣與光敏區(qū)絕緣，并且有可能必需提供如在像素1中一樣的反電極。

這里，本發(fā)明人提供了一種克服了現(xiàn)有絕緣結(jié)構(gòu)(特別地，像素31的絕緣壁)的缺點(diǎn)的至少一些缺點(diǎn)的絕緣壁。

圖3A、圖3B、圖3C和圖3D示意性地示出了與像素31相同的像素71的實(shí)施例，除此之外，在像素71中，絕緣壁至少包括設(shè)有諸如結(jié)合圖2A至圖2C所描述的淺絕緣插頭47的部分，并且至少包括設(shè)有穿透進(jìn)入導(dǎo)電材料15更深的絕緣插頭73的部分。

更特別地，在像素71中，絕緣壁的連續(xù)部分49或者絕緣垂直電極49包括：具有淺絕緣插頭47的部分49A、以及具有較深絕緣插頭73的部分49B，這兩部分之間的界限由圖3A中的虛線75具體化。電極49的部分49A限定開口52并且完全橫向劃定存儲(chǔ)區(qū)的兩個(gè)大側(cè)面和光敏區(qū)的部分(在圖3A的底部處)。使得能夠?qū)㈦姌O49的導(dǎo)電材料15電連接至節(jié)點(diǎn)CTRL1的過孔61被布置在電極49的部分49A的水平處，并且有利的是，與淺絕緣插頭47交叉。電極49的部分49B橫向劃定晶體管45的N⁺讀取區(qū)41和溝道形成區(qū)域43。同理，像素71的絕緣壁的連續(xù)部分51或者絕緣垂直電極51包括：具有淺絕緣插頭47的部分51A、以及具有較深絕緣插頭73的部分51B，這兩部分之間的界限由圖3A中的虛線77具體化。電極51的部分51A橫向劃定不與存儲(chǔ)區(qū)鄰接或者不與其中形成晶體管55，57和59的襯底33的區(qū)域53鄰接的光敏區(qū)的側(cè)面(在圖3A頂部處和左手側(cè)上)。使得能夠?qū)㈦姌O51的導(dǎo)電材料15電連接至節(jié)點(diǎn)V_Pol的過孔61被布置在第一類型的部分51A的水平處，并且有利的是，與淺絕緣插頭47交叉。電極51的部分51B橫向劃定區(qū)域53的兩個(gè)大側(cè)面和第一小側(cè)面(在圖3A的頂部處)。在該實(shí)施例中，在電極49和電極51的部分49B和51B中，較深絕緣插頭73從襯底33的上表面向下穿透進(jìn)入導(dǎo)電材料15至深度等于(優(yōu)選地，大于)晶體管45，55，57和59的源極區(qū)域和漏極區(qū)域向下穿透進(jìn)入襯底所到的深度。因此，當(dāng)電極49的導(dǎo)電材料15被偏置時(shí)，由于這些區(qū)域41和43通過深絕緣插頭73一直沿著其高度作為邊界、并且不與涂覆有絕緣體17的導(dǎo)電材料15鄰接的事實(shí)，因此沒有電荷在晶體管45的區(qū)域41和區(qū)域43的水平處被導(dǎo)電材料15吸引。同理，當(dāng)電極51的導(dǎo)電材料15被偏置時(shí)，由于半導(dǎo)體區(qū)域一直沿著其高度與絕緣插頭73鄰接的事實(shí)，因此沒有電荷在晶體管55，57和59的半導(dǎo)體區(qū)域的水平處被導(dǎo)電材料吸引。在電極49和51的部分49A和51A中，當(dāng)電極49和電極51的導(dǎo)電材料15被負(fù)偏置時(shí)，由于插頭47是淺的事實(shí)，因此空穴沿著這些電極的壁、一直沿著阱35的高度、并且一直沿著阱39的高度進(jìn)行累積。

作為示例，圖3A至圖3D的像素71的尺寸如下：

-側(cè)面的長(zhǎng)度的范圍為1μm至6μm，例如，對(duì)于俯視圖中的方形光敏區(qū)而言，3μm；

-長(zhǎng)度為1μm至6μm之間，例如，2.5μm，并且寬度為0.2μm至1μm之間，例如，對(duì)于存儲(chǔ)區(qū)而言，0.3μm；

-寬度為0.1μm至1μm，例如，對(duì)于開口52而言，0.2μm；

–從0.1μm至0.4μm，例如，在存儲(chǔ)區(qū)和N⁺讀取區(qū)41之間，0.275μm；

-厚度為0.2μm至1μm之間，例如，對(duì)于阱35而言，0.5μm；

-厚度為1μm至10μm之間，并且對(duì)于阱39而言，優(yōu)選地，2μm至4μm之間；

-對(duì)于讀取區(qū)41而言，厚度為0.1μm至0.5μm之間；

-對(duì)于絕緣插頭73而言，厚度為0.1μm至0.6μm之間；

-厚度為100nm至300nm之間，例如，對(duì)于P⁺型摻雜薄層37而言，200nm；

-對(duì)于絕緣插頭47而言，厚度為25nm至100nm之間，并且

-深度為1μm至10μm之間，優(yōu)選地，2μm至5μm之間，并且對(duì)于絕緣壁而言，寬度為0.1μm至0.5μm之間。

作為示例，對(duì)于給定的制造技術(shù)，像素71的各種區(qū)域的摻雜水平如下：

–從10¹⁷at.cm^-3至10¹⁹at.cm^-3，例如，對(duì)于薄層37而言，10¹⁸at.cm^-3，

-從10¹⁶at.cm^-3至10¹⁸at.cm^-3，例如，對(duì)于阱35而言，10¹⁷at.cm^-3，

-從10¹⁶at.cm^-3至10¹⁹at.cm^-3，例如，對(duì)于阱39而言，10¹⁷at.cm^-3，

-從10¹⁹at.cm^-3至10²²at.cm^-3，例如，對(duì)于讀取區(qū)41而言，10²¹at.cm^-3，并且

-從10¹⁴at.cm^-3至10¹⁹at.cm^-3，例如，對(duì)于阱33而言，10¹⁵at.cm^-3。

現(xiàn)在，將結(jié)合圖4A至圖4C、圖5A至圖5C、圖6A至圖6C、以及圖7A至圖7C對(duì)像素71的絕緣壁的制造方法的實(shí)施例進(jìn)行描述。

圖4A、圖4B和圖4C示意性地示出了中間制造步驟中的像素71，圖4A、圖4B和圖4C的視圖分別與圖3A、圖3B和圖3C的視圖相對(duì)應(yīng)。

在該實(shí)施例中，在圖4A至圖4C的步驟中，已經(jīng)通過微電子制造方法的常規(guī)步驟來形成像素71的各種半導(dǎo)體區(qū)域。

例如，已經(jīng)在襯底33的上表面上形成由氧化硅和/或者氮化硅制成的硬掩模91，掩模91包括其中期望形成絕緣壁的部分或者電極49和電極51的位置處的開口。已經(jīng)在溝槽的壁上形成包括一個(gè)或者多個(gè)絕緣層(例如，氧化硅層)的絕緣涂層17。然后，溝槽已經(jīng)填充有導(dǎo)電材料，例如，摻雜的多晶硅或者金屬(諸如銅或者鎢)。然后，已經(jīng)向下執(zhí)行CMP平整步驟至掩模91的上表面。因此，獲得由絕緣導(dǎo)體15(或者絕緣體17)制成的絕緣壁，該絕緣壁在該示例中包括兩個(gè)分開部分、或者絕緣垂直電極49和51。

圖5A、圖5B和圖5C示意性地示出了隨后制造步驟中的圖4A、圖4B和圖4C的像素71。在所示出的實(shí)施例中，已經(jīng)向下蝕刻材料15至水平低于襯底33的上表面的水平，例如，向下至P⁺層37的中間水平。在備選實(shí)施例中，材料15被向下蝕刻至硬掩模91的中間水平。已經(jīng)在絕緣體17上方選擇性地蝕刻導(dǎo)電材料15。在備選實(shí)施例中，已經(jīng)在襯底33和掩模91上方選擇性地蝕刻導(dǎo)電材料15，并且在絕緣體17上方非選擇性地蝕刻該導(dǎo)電材料15，由此，沿著與材料15一樣的高度除去絕緣體17。例如，然后，已經(jīng)形成由樹脂制成的掩模93以覆蓋其中期望形成淺絕緣插頭47的絕緣壁的部分49A和51A，其中較深絕緣插頭73的絕緣壁的部分49B和51B期望形成為保持暴露。

圖6A、圖6B和圖6C示意性地示出了在部分蝕刻絕緣壁的部分49B和51B中的導(dǎo)電材料15之后的圖5A、圖5B和圖5C的像素71。在該實(shí)施例中，在絕緣體17上方選擇性蝕刻導(dǎo)電材料15。在絕緣壁的部分49B和51B中，向下蝕刻導(dǎo)電材料15至水平低于晶體管55，57和59的N⁺讀取區(qū)41和/或源極區(qū)域和漏極區(qū)域的低水平。然后，掩模93已經(jīng)被除去。

圖7A、圖7B和圖7C示意性地示出了在沉積絕緣材料(例如，氧化硅)遍及像素71以填充溝槽的頂部至少直至掩模91的上部水平之后的圖6A、圖6B和圖6C的像素71。跟隨在沉積絕緣材料之后的是化學(xué)機(jī)械拋光(CMP)向下平整至硬掩模91的上表面的步驟，其具有除去掩模91的操作步驟、并且具有CMP向下平整至襯底33的上表面的可選步驟。因此，獲得由絕緣導(dǎo)體制成的絕緣壁，其包括設(shè)有由絕緣材料制成的淺插頭47的部分49A和51A、以及設(shè)有由絕緣材料制成的較深插頭73的部分49B和51B。在某些情況下，期望插頭47和插頭73到達(dá)比襯底的上表面的水平更高的水平，并且可選CMP步驟可以在水平高于襯底33的上表面的水平處省略或者停止。進(jìn)一步地，硬掩模91可以留在原位，特別地，在除去結(jié)合圖5A至圖5C所描述的導(dǎo)電材料15在硬掩模91的中間水平處停止的情況下。

在接下來的步驟中，形成像素71的各種晶體管44，55，57和59的柵極。然后，形成金屬化件水平(未示出)和過孔61以電連接如結(jié)合圖3A至圖3D描述的像素71的不同區(qū)域。在這些步驟之后，獲得諸如在圖3A至圖3D中所示的像素71。

有利的是，上文所描述的方法使得能夠獲得其邊緣與絕緣壁的部分49和51的垂直壁對(duì)準(zhǔn)的插頭47和插頭73，其可能不是通過形成與絕緣壁一致或者在絕緣壁的頂部上的淺溝槽絕緣結(jié)構(gòu)(STI)的這種情況。

進(jìn)一步地，在先前所描述的方法中，如在結(jié)合圖3A至圖3D所描述的像素31中一樣，相對(duì)于可能形成僅包括具有淺插頭47的部分的絕緣壁的情況，包括具有淺絕緣插頭47的部分41A和51A還有具有較深絕緣插頭73的部分49B和51B的絕緣壁的形成僅需要附加的非關(guān)鍵性掩膜和蝕刻步驟。

圖8是示意性地示出了包括與圖3A至圖3D的像素71相似的兩個(gè)像素100A和100B的設(shè)備的實(shí)施例的俯視圖。

這兩個(gè)像素100A和100B共享其中形成晶體管55，57和59的襯底33的同一N⁺讀取區(qū)41和同一區(qū)域53。例如，晶體管55，57和59與兩個(gè)像素100A和100B所共用的讀取電路的晶體管相對(duì)應(yīng)。在該設(shè)備中，劃定像素100A的光敏區(qū)和襯底33的區(qū)域53的絕緣壁的部分51或者絕緣垂直電極51還劃定了像素100B的光敏區(qū)。進(jìn)一步地，絕緣壁的部分49或者絕緣垂直電極49被絕緣壁的兩個(gè)分開部分101和103、或者絕緣垂直電極101和103替換。在像素100A和100B的光敏區(qū)的側(cè)面上，電極101劃定這些像素的存儲(chǔ)區(qū)的第一大側(cè)面。電極101也劃定襯底的共享的N⁺讀取區(qū)41和區(qū)域43(圖8中未示出)的側(cè)面，在其上形成像素100A和100B的晶體管45的柵極。在與光敏區(qū)相對(duì)的側(cè)面上，電極103劃定像素100A和100B的存儲(chǔ)區(qū)的第二大側(cè)面。電極103還劃定共享的N⁺讀取區(qū)41和區(qū)域43的側(cè)面。電極103在其兩端處延伸以與電極101的端一起限定像素100A和100B的開口52。

金屬化件水平(未示出)和導(dǎo)電過孔61使得能夠?qū)㈦姌O101和電極103的導(dǎo)電材料15連接至節(jié)點(diǎn)CTRL1，將電極51的導(dǎo)電材料15連接至節(jié)點(diǎn)V_Pol，將像素100A的晶體管45的柵極連接至節(jié)點(diǎn)CTRL2_A，將像素100B的晶體管45的柵極連接至節(jié)點(diǎn)CTRL2_B，并且將讀取區(qū)41的上表面連接至像素讀取電路，例如，至晶體管57的柵極。像素100A和100B的操作與像素71的操作相似。特別地，節(jié)點(diǎn)CTRL1的電位使得能夠控制在像素100A和100B的光敏區(qū)中累積的所光生的電子同時(shí)向?qū)?yīng)的存儲(chǔ)區(qū)的傳遞，節(jié)點(diǎn)CTRL2_A的電位使得能夠控制在像素100A的存儲(chǔ)區(qū)中累積的電子向讀取區(qū)41傳遞，節(jié)點(diǎn)CTRL2B的電位使得能夠控制在像素100B存儲(chǔ)區(qū)中累積的電子向讀取區(qū)41傳遞。

在該設(shè)備中，與已經(jīng)結(jié)合圖3A至圖3D所描述的相似，電極101和電極103包括設(shè)有淺絕緣插頭47并且橫向劃定儲(chǔ)存區(qū)的部分，分別為101A和103A；和設(shè)有較深插頭73和橫向劃定晶體管45的溝道形成區(qū)域43(圖8中未示出)和N⁺讀取區(qū)的部分，分別為101B和103B。在圖8中，部分101A，103A，以及部分101B，103B之間的界限由虛線75具體化。類似地，電極51包括設(shè)有淺絕緣插頭47并且橫向劃定像素100A和100B的光敏區(qū)的側(cè)面的部分51A，以及設(shè)有較深絕緣插頭73并且橫向劃定與兩個(gè)像素100A和100B所共用的區(qū)域53的部分51B。在圖8中，部分51A和51B之間的界限由虛線77具體化。

已經(jīng)對(duì)具體實(shí)施例進(jìn)行了描述。本領(lǐng)域技術(shù)人員將想到各種變化、修改和改進(jìn)。特別地，修改先前所描述的絕緣壁的形狀和布置在本領(lǐng)域技術(shù)人員能力范圍之內(nèi)。例如，像素71的絕緣壁的部分49和部分51可以向下穿透進(jìn)入襯底33至不同深度。為了實(shí)現(xiàn)這一點(diǎn)，例如，可以提供以適應(yīng)掩模91的開口的寬度。

盡管已經(jīng)對(duì)在絕緣壁穿透進(jìn)入其中的半導(dǎo)體襯底的內(nèi)部和頂部上形成的像素進(jìn)行了描述，但是這些像素可以由SOI型半導(dǎo)體層形成，然后，絕緣壁穿透進(jìn)入SOI層并且可能進(jìn)入絕緣層和SOI層擱置其上的襯底。

先前所描述的實(shí)施例與所累積和所傳遞的電荷為電子的情況相對(duì)應(yīng)。這些實(shí)施例可以通過反轉(zhuǎn)所有導(dǎo)電類型和通過適配施加至節(jié)點(diǎn)V_pol、節(jié)點(diǎn)CTRL2、節(jié)點(diǎn)CTRL2_A和節(jié)點(diǎn)CTRL2_B的電位來適于電荷是空穴的情況。

可以在其它像素中(例如，在不包括存儲(chǔ)區(qū)并且適于滾動(dòng)快門控制的像素中)提供結(jié)合圖3A至圖3D和圖8的像素所描述的絕緣壁。更一般地，只要該壁的第一部分使得能夠絕緣并且在深度上劃定電荷累積區(qū)域，并且只要該壁的第二部分劃定MOS晶體管的所有或者部分半導(dǎo)體區(qū)域，就可以在微電子設(shè)備中而非在像素中提供旨在偏置其導(dǎo)電材料的這種絕緣壁，第一部分和第二部分是連續(xù)的。

可以修改結(jié)合圖3A至圖7C所描述的方法的步驟數(shù)目和順序。例如，可以在形成絕緣壁之后形成像素晶體管的半導(dǎo)體區(qū)域。進(jìn)一步地，在先前所描述方法的備選實(shí)施例中，可以在蝕刻導(dǎo)電材料15的步驟之后和在沉積掩模93之前除去掩模91。在這種情況下，可以在襯底33上方選擇性地執(zhí)行導(dǎo)電材料15的第二蝕刻?？梢蕴峁诫s原子注入的附加步驟以沿著絕緣壁的部分49B，51B，101B和103B的較深插頭73的壁形成重?fù)诫sP⁺型層。這有利地使得能夠避免所光生的電荷在較深插頭73的壁的水平處重新組合。

這些改變、修改和改進(jìn)旨在成為本公開內(nèi)容的一部分，并且旨在落在本實(shí)用新型的精神和范圍之內(nèi)。因此，前文的描述僅作為示例并不旨在限制。本實(shí)用新型僅由以下所附權(quán)利要求及其等同權(quán)利要求所限定的內(nèi)容來限制。