本實(shí)用新型涉及半導(dǎo)體制造領(lǐng)域，特別是涉及一種帶靜電放電保護(hù)二極管結(jié)構(gòu)的功率晶體管。

背景技術(shù)：

靜電放電是功率器件最重要的可靠性問題之一。靜電放電簡(jiǎn)稱ESD(ElectroStatic Discharge)，是一種在兩個(gè)物體之間的快速電荷轉(zhuǎn)移現(xiàn)象，這種現(xiàn)象伴隨有很大的電場(chǎng)和電流密度。靜電防不勝防，在功率器件的生產(chǎn)、儲(chǔ)存、運(yùn)輸和使用中普遍存在。靜電放電會(huì)在功率器件兩端產(chǎn)生幾千伏的放電電壓，在功率器件的應(yīng)用和生產(chǎn)中，是導(dǎo)致功率器件損壞的一個(gè)重要原因。當(dāng)器件兩端的電壓超過擊穿電壓時(shí)，任何顯著的電流都會(huì)引起很大的功耗，導(dǎo)致器件產(chǎn)生局部升溫。如果溫升足夠大，致使溫度達(dá)到本征溫度，即便這一情況發(fā)生在局部，所形成的電流也可能造成熱奔。隨著電磁環(huán)境的日益復(fù)雜和微電子技術(shù)的發(fā)展所導(dǎo)致的功率器件柵氧化層厚度的不斷減小，對(duì)ESD的保護(hù)日益重要。

國(guó)內(nèi)集成抗ESD保護(hù)的功率晶體管的研制尚處于起步階段，與國(guó)外主流功率晶體管廠商的帶ESD保護(hù)的成熟產(chǎn)品差距較大。功率器件ESD保護(hù)結(jié)構(gòu)通常采用PN結(jié)、SCR(可控硅)和POLY(多晶硅)二極管三種結(jié)構(gòu)。

技術(shù)實(shí)現(xiàn)要素：

基于此，有必要提供一種易于封裝的帶靜電放電保護(hù)二極管結(jié)構(gòu)的功率晶體管。

一種帶靜電放電保護(hù)二極管結(jié)構(gòu)的功率晶體管，包括終端區(qū)和被所述終端區(qū)包圍的有源區(qū)，還包括位于所述終端區(qū)與有源區(qū)之間的多晶硅柵極區(qū)，所述多晶硅柵極區(qū)與所述有源區(qū)中的多晶硅柵相分離，所述多晶硅柵極區(qū)包括柵極和所述柵極兩側(cè)的靜電放電保護(hù)二極管結(jié)構(gòu)，所述柵極和靜電放電保護(hù)二極管結(jié)構(gòu)的材質(zhì)均為多晶硅，所述柵極兩側(cè)的靜電放電保護(hù)二極管結(jié)構(gòu)包括多個(gè)P型摻雜區(qū)和N型摻雜區(qū)，且所述P型摻雜區(qū)和N型摻雜區(qū)在第一方向上間隔排列，所述第一方向?yàn)樗鰱艠O向兩側(cè)延伸的方向；所述多晶硅柵極區(qū)兩側(cè)處于最外的P型摻雜區(qū)或N型摻雜區(qū)開設(shè)有第一接觸孔，所述柵極開設(shè)有第二接觸孔，所述第二接觸孔用于與柵極金屬相連，所述第一接觸孔用于與源極金屬相連。

在其中一個(gè)實(shí)施例中，所述柵極的摻雜類型為N型。

在其中一個(gè)實(shí)施例中，所述多晶硅柵極區(qū)被所述有源區(qū)和終端區(qū)合圍，其中所述多晶硅柵極區(qū)的三面被所述有源區(qū)包圍，剩下的一面由所述終端區(qū)形成合圍。

在其中一個(gè)實(shí)施例中，各P型摻雜區(qū)和N型摻雜區(qū)的寬度均相等，所述寬度的方向?yàn)榇怪庇谒龅谝环较虻牡诙较颉?/p>

在其中一個(gè)實(shí)施例中，所述柵極與所述終端區(qū)相鄰的第一邊向外突出使得所述柵極的寬度大于所述P型摻雜區(qū)和N型摻雜區(qū)的寬度。

在其中一個(gè)實(shí)施例中，所述第二接觸孔設(shè)置于所述第一邊向外突出形成的區(qū)域。

在其中一個(gè)實(shí)施例中，所述第一接觸孔的橫截面為沿所述第二方向延伸的長(zhǎng)條形，所述第二接觸孔的橫截面為沿所述第一方向延伸的長(zhǎng)條形。

在其中一個(gè)實(shí)施例中，各所述P型摻雜區(qū)的摻雜濃度小于各所述N型摻雜區(qū)的摻雜濃度，各所述P型摻雜區(qū)在所述第一方向上的尺寸大于各所述N型摻雜區(qū)在所述第一方向上的尺寸。

在其中一個(gè)實(shí)施例中，所述柵極與所述第一邊相對(duì)的第二邊與各P型摻雜區(qū)和各N型摻雜區(qū)相應(yīng)的邊保持平齊。

在其中一個(gè)實(shí)施例中，所述靜電放電保護(hù)二極管結(jié)構(gòu)相鄰的每對(duì)P型摻雜區(qū)和N型摻雜區(qū)組成一個(gè)二極管，所述柵極的兩側(cè)的二極管數(shù)量為每側(cè)各3～6個(gè)。

上述帶靜電放電保護(hù)二極管結(jié)構(gòu)的功率晶體管，多晶硅柵極區(qū)與有源區(qū)中的多晶硅柵條相分離，形成一個(gè)獨(dú)立的小島結(jié)構(gòu)，且多晶硅柵極區(qū)兩側(cè)為靜電放電保護(hù)二極管結(jié)構(gòu)，中間為柵極，便于柵極通過第二接觸孔引出與柵極金屬連接，利于批量封裝。

附圖說明

圖1是一實(shí)施例中帶靜電放電保護(hù)二極管結(jié)構(gòu)的功率晶體管的平面結(jié)構(gòu)示意圖；

圖2是一實(shí)施例中柵極31的平面結(jié)構(gòu)示意圖；

圖3是另一實(shí)施例中柵極31的平面結(jié)構(gòu)示意圖；

圖4是在圖1的基礎(chǔ)上增加了有源區(qū)2中的多晶硅柵條21后器件的平面結(jié)構(gòu)示意圖；

圖5是一實(shí)施例中帶靜電放電保護(hù)二極管結(jié)構(gòu)的功率晶體管的制造方法的流程圖。

具體實(shí)施方式

為了便于理解本實(shí)用新型，下面將參照相關(guān)附圖對(duì)本實(shí)用新型進(jìn)行更全面的描述。附圖中給出了本實(shí)用新型的首選實(shí)施例。但是，本實(shí)用新型可以以許多不同的形式來(lái)實(shí)現(xiàn)，并不限于本文所描述的實(shí)施例。相反地，提供這些實(shí)施例的目的是使對(duì)本實(shí)用新型的公開內(nèi)容更加透徹全面。

除非另有定義，本文所使用的所有的技術(shù)和科學(xué)術(shù)語(yǔ)與屬于本實(shí)用新型的技術(shù)領(lǐng)域的技術(shù)人員通常理解的含義相同。本文中在本實(shí)用新型的說明書中所使用的術(shù)語(yǔ)只是為了描述具體的實(shí)施例的目的，不是旨在于限制本實(shí)用新型。本文所使用的術(shù)語(yǔ)“及/或”包括一個(gè)或多個(gè)相關(guān)的所列項(xiàng)目的任意的和所有的組合。

本文所使用的半導(dǎo)體領(lǐng)域詞匯為本領(lǐng)域技術(shù)人員常用的技術(shù)詞匯，例如對(duì)于P型和N型雜質(zhì)，為區(qū)分摻雜濃度，簡(jiǎn)易地將P+型代表重?fù)诫s濃度的P型，P型代表中摻雜濃度的P型，P-型代表輕摻雜濃度的P型，N+型代表重?fù)诫s濃度的N型，N型代表中摻雜濃度的N型，N-型代表輕摻雜濃度的N型。

功率晶體管可以是垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(VDMOSFET)、絕緣柵雙極型晶體管(IGBT)等功率器件。由于功率晶體管例如VDMOS的柵源極之間最容易受到ESD損傷，因此，本實(shí)用新型主要涉及柵源極之間的ESD保護(hù)結(jié)構(gòu)。

圖1是一實(shí)施例中帶靜電放電保護(hù)二極管結(jié)構(gòu)的功率晶體管的平面結(jié)構(gòu)示意圖，包括終端區(qū)1，被終端區(qū)1包圍的有源區(qū)2，以及位于終端區(qū)1與有源區(qū)2之間的多晶硅柵極區(qū)3，多晶硅柵極區(qū)3與有源區(qū)2中的多晶硅柵(圖1中未示)相分離。多晶硅柵極區(qū)3包括柵極31和柵極31兩側(cè)的靜電放電保護(hù)二極管結(jié)構(gòu)32，柵極31和靜電放電保護(hù)二極管結(jié)構(gòu)32的材質(zhì)均為多晶硅。圖2是一實(shí)施例中柵極31的平面結(jié)構(gòu)示意圖。柵極31兩側(cè)的靜電放電保護(hù)二極管結(jié)構(gòu)32包括多個(gè)P型摻雜區(qū)和N型摻雜區(qū)，P型摻雜區(qū)和N型摻雜區(qū)在圖2中的Y軸方向上間隔排列，且Y軸方向?yàn)闁艠O31向兩側(cè)延伸的方向。每一對(duì)P型摻雜區(qū)和N型摻雜區(qū)組成一個(gè)PN二極管。多晶硅柵極區(qū)3兩側(cè)處于最外的P型摻雜區(qū)或N型摻雜區(qū)開設(shè)有第一接觸孔321，柵極31開設(shè)有第二接觸孔311。第二接觸孔311用于與柵極金屬相連，第一接觸孔321用于與源極金屬相連。

上述帶靜電放電保護(hù)二極管結(jié)構(gòu)的功率晶體管，多晶硅柵極區(qū)3與有源區(qū)2中的多晶硅柵條相分離，形成一個(gè)獨(dú)立的小島結(jié)構(gòu)，且多晶硅柵極區(qū)3兩側(cè)為靜電放電保護(hù)二極管結(jié)構(gòu)32，中間為柵極31，便于柵極31通過第二接觸孔311引出與柵極金屬連接，利于批量封裝。P型摻雜區(qū)和N型摻雜區(qū)組成的PN二極管能同時(shí)對(duì)柵源正向電壓和反向電壓進(jìn)行箝位，防止不同方向的高靜電電壓對(duì)功率器件的損壞。

由于柵源偏壓工作范圍為0-20V，因此設(shè)計(jì)柵源間ESD保護(hù)結(jié)構(gòu)時(shí)，開啟電壓不能小于20V，以免功率晶體管(例如VDMOS)正常工作時(shí)ESD保護(hù)二極管開啟。但是ESD保護(hù)器件開啟電壓也不能太大，因?yàn)槿绻_啟電壓高于柵氧化層擊穿電壓，則起不到ESD保護(hù)作用。因此ESD保護(hù)二極管的開啟電壓(總擊穿電壓)Vtrig的設(shè)置應(yīng)滿足如下原則：Vgs<Vtrig<BVox，即大于柵源偏壓、小于柵氧化層擊穿電壓。具體可以將多個(gè)多晶硅二極管串聯(lián)在一起來(lái)提高ESD保護(hù)二極管的開啟電壓。在其中一個(gè)實(shí)施例中，多晶硅二極管的個(gè)數(shù)為柵極31兩側(cè)的靜電放電保護(hù)二極管結(jié)構(gòu)32各3到6個(gè)，具體可根據(jù)柵氧的厚度靈活設(shè)置。

在圖1所示實(shí)施例中，多晶硅柵極區(qū)3被有源區(qū)2和終端區(qū)1合圍，其中多晶硅柵極區(qū)3的三面被有源區(qū)2包圍，剩下的一面再由終端區(qū)1形成合圍。

在圖2所示實(shí)施例中，柵極31的摻雜類型為N型，因此柵極31兩側(cè)的靜電放電保護(hù)二極管結(jié)構(gòu)32中處于最外的摻雜區(qū)為N型摻雜區(qū)。且該N型摻雜區(qū)由于要設(shè)置第一接觸孔321的原因，所以在Y軸方向的尺寸大于其他的N型摻雜區(qū)。

在圖2所示實(shí)施例中，各P型摻雜區(qū)和N型摻雜區(qū)的寬度均相等，此處的寬度是指圖2中X軸的方向。各P型摻雜區(qū)在Y軸方向的尺寸大于各N型摻雜區(qū)在Y軸方向的尺寸，原因是N型摻雜區(qū)的摻雜濃度大于P型摻雜區(qū)的摻雜濃度。

圖3是另一實(shí)施例中柵極31的平面結(jié)構(gòu)示意圖。在圖3所示實(shí)施例中，柵極31與終端區(qū)1相鄰的一邊a向外突出使得柵極31的寬度大于P型摻雜區(qū)和N型摻雜區(qū)的寬度。且在本實(shí)施例中，與a相對(duì)的一邊b與P型摻雜區(qū)、N型摻雜區(qū)相應(yīng)的邊平齊。

靜電放電保護(hù)二極管結(jié)構(gòu)32的P型摻雜區(qū)和N型摻雜區(qū)的總長(zhǎng)度影響HBM(人體模型)電壓的大小。一般功率器件的抗ESD指標(biāo)要求達(dá)到HBM 2000V以上。功率器件的抗ESD的能力與P型摻雜區(qū)和N型摻雜區(qū)的總長(zhǎng)度有關(guān)，總長(zhǎng)度越大，抗ESD的能力就越大，但總長(zhǎng)度大會(huì)增大柵源漏電Igss。對(duì)于柵極31兩側(cè)的靜電放電保護(hù)二極管結(jié)構(gòu)32各有5個(gè)多晶硅二極管的實(shí)施例，當(dāng)P型摻雜區(qū)和N型摻雜區(qū)的寬度(圖3中的X軸方向)都為180微米時(shí)，HBM可達(dá)14KV，對(duì)于HBM電壓要求而言已綽綽有余，而180微米的寬度對(duì)于大管芯的封裝來(lái)說有一定難度，不利于批量封裝。而采用圖3所示結(jié)構(gòu)，柵極31的突出不會(huì)增大芯片的面積，因?yàn)樵谛酒性磪^(qū)2邊緣柵條的外側(cè)(即邊a的外側(cè))通常都有30到50微米的有源區(qū)2與終端區(qū)1之間的過渡區(qū)，該區(qū)域的上方是為柵條通柵極電壓的柵極金屬，過渡區(qū)的下方是終端注入過渡區(qū)，均是沒有元胞的，這樣就巧妙地利用了這些區(qū)域以增大柵極壓焊區(qū)面積。

上述柵極31外突的設(shè)計(jì)可以減輕封裝難度，利于規(guī)模化封裝，同時(shí)又不會(huì)增大柵源漏電Igss，因?yàn)镋SD保護(hù)結(jié)構(gòu)的Igss漏電主要是由多晶硅二極管的對(duì)數(shù)和多晶硅二極管的長(zhǎng)度所決定的，而對(duì)多晶硅形狀這樣處理對(duì)上述二者都沒有影響。

進(jìn)一步的，在圖3所示實(shí)施例中，第二接觸孔311設(shè)置于邊a向外突出形成的區(qū)域。帶ESD二極管的功率晶體管(例如VDMOS)的柵區(qū)一般較小。如果像圖2中那樣將第二接觸孔311設(shè)置于柵極31的中央，則柵區(qū)的壓焊點(diǎn)一般位于芯片的中央，第二接觸孔311的存在會(huì)導(dǎo)致柵區(qū)金屬表面不平整，造成壓焊的困難。而圖3所示實(shí)施例中第二接觸孔311設(shè)置于邊a向外突出形成的區(qū)域，可以在圖3中的柵極31右側(cè)騰出一片區(qū)域，更有利于在柵區(qū)金屬的中央進(jìn)行壓焊與封裝，有利于進(jìn)行封裝的批量進(jìn)行。進(jìn)一步的，在圖3所示實(shí)施例中，第一接觸孔321的橫截面為沿X軸方向延伸的長(zhǎng)條形，第二接觸孔311的橫截面為沿Y軸方向延伸的長(zhǎng)條形。

圖4為增加了有源區(qū)2中的多晶硅柵條21后器件的平面結(jié)構(gòu)示意圖，圖4中介質(zhì)層、金屬層和鈍化層都未示出。多晶硅柵條21上開設(shè)有第三接觸孔22，第三接觸孔22用于與柵極金屬相連。第三接觸孔22旁邊的虛線A與B之間、C與D之間為有源區(qū)金屬的刻蝕區(qū)域。該刻蝕區(qū)域?qū)艠O金屬和源極金屬分開，虛線A和D的有源區(qū)外圍區(qū)域?yàn)闁艠O金屬，虛線B和C的有源區(qū)內(nèi)側(cè)區(qū)域?yàn)樵礃O金屬。將多晶硅柵極區(qū)3作為一個(gè)小島結(jié)構(gòu)與有源區(qū)2分離后可以避免柵源極短路。因?yàn)槿绻o電放電保護(hù)二極管結(jié)構(gòu)32與多晶硅柵條21相連，由于第一接觸孔321與源區(qū)金屬相連，則靜電放電保護(hù)二極管結(jié)構(gòu)32、多晶硅柵條21均與源極相連，而多晶硅柵條21又通過第三接觸孔22與柵極相連，這樣就會(huì)造成柵源極短路，使開啟電壓V_TH為零，柵源擊穿電壓Vgs為零，柵源漏電Igss失效(Over)。這種多晶硅柵極區(qū)3獨(dú)立小島結(jié)構(gòu)對(duì)條形元胞是如此，對(duì)方形元胞更是應(yīng)該注意這一點(diǎn)。

圖5是一實(shí)施例中帶靜電放電保護(hù)二極管結(jié)構(gòu)的功率晶體管的制造方法的流程圖，包括下列步驟：

S110，在襯底上形成場(chǎng)氧化層和柵氧化層。

可以在形成終端區(qū)的P型場(chǎng)限環(huán)(通過P+注入形成，本說明書中將其稱為第一次P+注入)和進(jìn)行有源區(qū)場(chǎng)氧化層刻蝕以后，進(jìn)行有源區(qū)的柵氧化層的制備。在其中一個(gè)實(shí)施例中，采用熱氧化的方式生長(zhǎng)柵氧。柵氧的生長(zhǎng)可以采用干氧工藝，也可以采用干濕干(干氧-濕氧-干氧)的工藝。

S120，在柵氧化層和/或場(chǎng)氧化層上淀積多晶硅以形成多晶硅柵極。

在本實(shí)施例中，是淀積多晶硅，并進(jìn)行多晶硅的N型離子擴(kuò)散(在其他實(shí)施例中也可以是對(duì)多晶硅進(jìn)行N型離子注入)，N型離子可以是磷離子，然后對(duì)多晶硅進(jìn)行光刻與刻蝕，形成多晶硅柵極。參見圖4，這里的多晶硅柵極包括多晶硅柵極區(qū)3和多晶硅柵條21。多晶硅柵極區(qū)3具體是設(shè)置于場(chǎng)氧化層還是柵氧化層上，可根據(jù)各個(gè)公司的不同工藝流程靈活選擇。

S130，注入P型離子，在襯底內(nèi)形成P阱，且多晶硅柵極區(qū)因P型離子注入形成P-區(qū)。

注入P型雜質(zhì)離子并擴(kuò)散，形成P阱，且柵極31兩側(cè)的靜電放電保護(hù)二極管結(jié)構(gòu)32區(qū)域此時(shí)因注入形成P-區(qū)。

S140，注入N型離子，在P阱內(nèi)形成N+源區(qū)，在多晶硅柵極區(qū)形成ESD保護(hù)二極管結(jié)構(gòu)。

本步驟在注入N型離子(N+注入)時(shí)，將光刻膠覆蓋靜電放電保護(hù)二極管結(jié)構(gòu)32中的P型摻雜區(qū)所在的位置，使這些區(qū)域沒有N型雜質(zhì)注入，因此在N型離子注入后，柵極31兩側(cè)的P型摻雜區(qū)和N型摻雜在第一方向上間隔排列形成靜電放電保護(hù)二極管結(jié)構(gòu)32。由于靜電放電保護(hù)二極管結(jié)構(gòu)32中的P型摻雜區(qū)所在位置覆蓋的光刻膠與N+源區(qū)注入阻擋層的N+光刻膠是在同一層光刻層次所形成的，因而與常規(guī)的(不含ESD保護(hù)二極管結(jié)構(gòu)的)功率器件制造工藝流程兼容，沒有增加光刻層次。相對(duì)于傳統(tǒng)的帶ESD保護(hù)結(jié)構(gòu)的功率器件的制造方法減少了一個(gè)光刻層次，從而減少了制造成本。

S150，在襯底和多晶硅柵極上淀積介質(zhì)層。

在本實(shí)施例中，采用無(wú)摻雜硅玻璃(USG)和磷硅玻璃(PSG)的雙層結(jié)構(gòu)作為介質(zhì)層。在其他實(shí)施例中，也可以采用其他習(xí)知的介質(zhì)層材料和其他結(jié)構(gòu)(例如單層的介質(zhì)層結(jié)構(gòu))。

S160，進(jìn)行接觸孔光刻及刻蝕，形成接觸孔。

接觸孔包括：第二接觸孔311，用于與柵極金屬相連；第一接觸孔321，用于與源極金屬相連；第三接觸孔22，用于與柵極金屬相連。

S170，通過接觸孔對(duì)P阱進(jìn)行P+注入。

形成接觸孔后，P阱中處于相應(yīng)的接觸孔下方的區(qū)域露出，從而可以通過接觸孔對(duì)P阱進(jìn)行P+注入。為了減少常規(guī)的ESD保護(hù)結(jié)構(gòu)中柵源Igss漏電大的問題，本實(shí)施例將傳統(tǒng)的功率器件制造工藝中一般放在步驟S140和S150之間的第二次P+注入，調(diào)整為在接觸孔刻蝕后進(jìn)行，以使步驟S150淀積的介質(zhì)層能夠阻擋第二次P+注入對(duì)靜電放電保護(hù)二極管結(jié)構(gòu)32中的P型摻雜區(qū)的影響，不使其成為P+區(qū)，這樣就能大大減小Igss漏電，從而能制造出低成本、高可靠性的功率器件。

S180，形成金屬互連層。

向接觸孔填充金屬(例如鎢)后，在介質(zhì)層上形成正面金屬層。本步驟完成以后還可以進(jìn)行在正面金屬層上形成鈍化層，進(jìn)行功率晶體管的背面工藝等步驟。

以上所述實(shí)施例僅表達(dá)了本實(shí)用新型的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)實(shí)用新型專利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本實(shí)用新型的保護(hù)范圍。因此，本實(shí)用新型專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。