本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，尤其涉及一種InP基MOSHEMT結(jié)構(gòu)及其制備方法。

背景技術(shù)：

目前半導(dǎo)體工業(yè)的主流是硅技術(shù)，隨著半導(dǎo)體技術(shù)最小尺寸發(fā)展到納米尺度，硅集成電路技術(shù)日益逼近其理論和技術(shù)的雙重極限。而III-V族半導(dǎo)體材料相比硅材料具有更高的電子遷移率(6-60倍)和在低電場和強(qiáng)場下具有更加優(yōu)異的電子輸運(yùn)性能等特性，因此，III-V族半導(dǎo)體材料將是新一代超高頻低功耗集成電子系統(tǒng)的必然選擇。

然而，傳統(tǒng)的InP基HEMT的溝道二維電子氣濃度和電子遷移率，受材料結(jié)構(gòu)的影響無法做到使得導(dǎo)電溝道電子遷移率與二維電子氣濃度均很大，限制了InP基HEMT器件在微波通信中的發(fā)展。需要在III-V族半導(dǎo)體上采用新的器件結(jié)構(gòu)，以充分發(fā)揮III-V族半導(dǎo)體材料的特性，增強(qiáng)溝道中二維電子氣濃度與電子遷移率。

技術(shù)實現(xiàn)要素：

(一)要解決的技術(shù)問題

有鑒于此，本發(fā)明的目的在于提供一種InP基MOSHEMT結(jié)構(gòu)及其制備方法，以解決以上所述的至少一項技術(shù)問題。

(二)技術(shù)方案

根據(jù)本發(fā)明的一方面，提供一種InP基MOSHEMT結(jié)構(gòu)，所述結(jié)構(gòu)由下至上依次包括：InP單晶襯底；變In組分In_xAl_1-xAs緩沖層，0＜x＜1；In_0.52Al_0.48As緩沖層，該層中還形成有第一平面摻雜層；In_0.7Ga_0.3As溝道層；In_0.6Ga_0.4As溝道層；In_0.5Ga_0.5As溝道層；InP勢壘層，該層中還形成有第二平面摻雜層。

進(jìn)一步的，在所述InP勢壘層之上，所述結(jié)構(gòu)還包括：重?fù)诫s的窄帶隙歐姆接觸層，摻雜濃度在1x10¹⁷～5x10¹⁹cm^-3；源漏金屬；刻蝕到InP勢壘層截止后生長的柵介質(zhì)；柵極金屬，形成于柵介質(zhì)上。

根據(jù)本發(fā)明的另一方面，提供一種InP基MOSHEMT結(jié)構(gòu)的制備方法，包括步驟：

S1：在InP襯底片上外延形成變In組分In_xAl_1-xAs緩沖層，0＜x＜1；

S2：在變In組分In_xAl_1-xAs緩沖層上外延形成In_0.52Al_0.48As緩沖層(，該層中還形成第一平面摻雜層，形成在所述In_0.52Al_0.48As緩沖層中；

S3：在In_0.52Al_0.48As緩沖層上外延生長第一層In_0.7Ga_0.3As溝道層；

S4：在第一層In_0.6Ga_0.4As溝道層外延生長第二層In_0.6Ga_0.4As溝道層；

S5：在第二層In_0.6Ga_0.4As溝道層外延生長第三層In_0.5Ga_0.5As溝道層；

S6：在第三層In_0.5Ga_0.5As溝道層外延形成InP勢壘層，其中包含第二平面摻雜層。

進(jìn)一步的，步驟S6之后還具有步驟：

S7：在InP勢壘層上外延形成重?fù)诫s的窄帶隙歐姆接觸層；

S8：在以上外延結(jié)構(gòu)上利用光刻和刻蝕工藝形成有源區(qū)；

S9：在重?fù)诫s的窄帶隙歐姆接觸層上形成源漏金屬，摻雜濃度在1x10¹⁷～5x10¹⁹cm^-3；

S10：形成有源區(qū)后采用濕法腐蝕方法對柵槽進(jìn)行腐蝕；

S11：在腐蝕完柵槽后形成柵介質(zhì)；

S12：在柵介質(zhì)上形成柵金屬。

進(jìn)一步的，在步驟S1到S7采用MOCVD的方法進(jìn)行外延生長。

進(jìn)一步的，步驟S8中的有源區(qū)得到的方法為干法刻蝕或濕法刻蝕。

進(jìn)一步的，步驟S9中的源漏金屬為Ni/Ge/Au/Ge/Ni/Au金屬系統(tǒng)。

進(jìn)一步的，步驟S10的柵槽腐蝕采用濕法腐蝕帽層的方法腐蝕。

進(jìn)一步的，步驟S11的柵介質(zhì)采用ALD沉積系統(tǒng)生長。

進(jìn)一步的，步驟S12的柵金屬采用PMMA/MMA/PMMA膠兩次電子束曝光一次顯影方法制備。

(三)有益效果

從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果：

(1)組分漸變緩沖層降低III-V半導(dǎo)體之間晶格失配，減少位錯引進(jìn)的缺陷；

(2)同時該器件結(jié)構(gòu)不僅降低MOS界面態(tài)密度，并且通過對外延材料采用高In組分In_0.7Ga_0.3As/In_0.6Ga_0.4As/In_0.5Ga_0.5As復(fù)合溝道設(shè)計以及勢壘層和緩沖層平面處的雙摻雜設(shè)計充分的提高了二維電子氣的濃度與電子遷移率，降低了溝道的方塊電阻。

附圖說明

圖1是本發(fā)明實施例的InP基MOSHEMT器件的結(jié)構(gòu)示意圖。

圖2是本發(fā)明實施例的InP基MOSHEMT的結(jié)構(gòu)制備流程圖。

具體實施方式

本發(fā)明中的“上”、“下”、“內(nèi)”、“外”僅用于相對參照平面表示各個層之間的相對位置關(guān)系，不用于表示實際中的上下和內(nèi)外關(guān)系，實際元器件可以根據(jù)具體需要正序安裝或倒序安裝。而且，“之上”及“之下”表示與目標(biāo)層之間接觸與非接觸。

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實施例，并參照附圖，對本發(fā)明作進(jìn)一步的詳細(xì)說明。

需要說明的是，附圖中未繪示或描述的實現(xiàn)方式，為所屬技術(shù)領(lǐng)域中普通技術(shù)人員所知的形式。另外，雖然本文可提供包含特定值的參數(shù)的示范，但應(yīng)了解，參數(shù)無需確切等于相應(yīng)的值，而是可在可接受的誤差容限或設(shè)計約束內(nèi)近似于相應(yīng)的值。此外，本發(fā)明中提到的方向用語，僅是參考附圖的方向。因此，使用的方向用語是用來說明并非用來限制本發(fā)明。

圖1是本發(fā)明實施例InP基MOSHEMT的器件的結(jié)構(gòu)示意圖，該III-V族半導(dǎo)體MOSHEMT的器件結(jié)構(gòu)從下至上包括：

一單晶襯底(101)；

在該單晶襯底上表面形成的變In組分In_xAl_1-xAs緩沖層(102)，0＜x＜1；

In_0.52Al_0.48As緩沖層(103)，以及在緩沖層中形成的第一平面摻雜層(104)；

In_0.7Ga_0.3As溝道層(105)；

In_0.6Ga_0.4As溝道層(106)；

In_0.5Ga_0.5As溝道層(107)；

InP勢壘層(108)，以及在勢壘層中形成的第二平面摻雜層(109)；

另外，上述結(jié)構(gòu)還進(jìn)一步包括：

在勢壘層上形成的重?fù)诫s的窄帶隙歐姆接觸層(110)，摻雜濃度在1x10¹⁷～5x10¹⁹cm^-3；

在歐姆接觸層上形成的源漏金屬(111)；

刻蝕到勢壘層截止后生長的柵介質(zhì)(112)；在柵介質(zhì)上形成的柵極金屬(113)。

圖2是本發(fā)明實施例得InP基MOSHEMT結(jié)構(gòu)制備流程圖。如圖2所示，該III-V族半導(dǎo)體MOSHEMT制備流程可包括以下步驟：

S1：在InP襯底片上外延形成變In組分In_xAl_1-xAs緩沖層(102)，0＜x＜1；

S2：在變In組分In_xAl_1-xAs緩沖層(102)上外延形成In_0.52Al_0.48As緩沖層(103)；該層中還形成有第一平面摻雜層(104)，形成在所述In_0.52Al_0.48As緩沖層中；

S3：在In_0.52Al_0.48As緩沖層上外延生長第一層In_0.7Ga_0.3As溝道層(105)，

S4：在第一層In_0.7Ga_0.3As溝道層(105)外延生長第二層In_0.6Ga_0.4As溝道層(106)；

S5：在第二層In_0.6Ga_0.4As溝道層(106)外延生長第三層In_0.5Ga_0.5As溝道層(107)

S6：在第三層In_0.5Ga_0.5As溝道層(107)外延形成InP勢壘層(108)；其中包含第二平面摻雜層(109)。

S7：在InP勢壘層(108)上外延形成重?fù)诫s的窄帶隙歐姆接觸層(110)；

S8：在以上外延結(jié)構(gòu)上利用光刻和刻蝕工藝形成有源區(qū)；

S9：在重?fù)诫s的窄帶隙歐姆接觸層上形成源漏金屬；

S10：形成有源區(qū)后采用濕法腐蝕方法對柵槽進(jìn)行腐蝕；

S11：在腐蝕完柵槽后形成高K柵介質(zhì)；

S12：在高K柵介質(zhì)上形成T形柵金屬。

上述工藝中，其中，在步驟S1到S7中可采用MOCVD的方法進(jìn)行外延生長。

進(jìn)一步的，步驟S8中的有源區(qū)得到的方法可以為干法刻蝕，或者也可以采用濕法刻蝕。

進(jìn)一步的，步驟S9中的源漏金屬可以為Ni/Ge/Au/Ge/Ni/Au金屬系統(tǒng)。

進(jìn)一步的，步驟S10的柵槽腐蝕采用濕法腐蝕帽層的方法腐蝕。

進(jìn)一步的，步驟S11的柵介質(zhì)采用ALD沉積系統(tǒng)生長。

進(jìn)一步的，步驟S12的柵金屬采用PMMA/MMA/PMMA膠兩次電子束曝光一次顯影方法制備。

通過上述實施例，提供了一種III-V族半導(dǎo)體高電子遷移率晶體管制備方法，組分漸變緩沖層降低III-V半導(dǎo)體之間晶格失配，減少位錯引進(jìn)的缺陷。同時該器件結(jié)構(gòu)不僅降低MOS界面態(tài)密度，并且通過對外延材料采用高In組分In_0.7Ga_0.3As/In_0.6Ga_0.4As/In_0.5Ga_0.5As復(fù)合溝道設(shè)計以及勢壘層和緩沖層平面處的雙摻雜設(shè)計充分的提高了二維電子氣的濃度與電子遷移率，降低了溝道的方塊電阻。

以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。