本申請(qǐng)涉及半導(dǎo)體器件技術(shù)領(lǐng)域,更具體地說,涉及一種溝槽柵型IGBT及其制備方法。
背景技術(shù):
絕緣柵雙極晶體管(Insulate-Gate Bipolar Transistor,IGBT)是由巨型晶體管(Giant Transistor,GTR)和金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(Metal-Oxide-Semiconductor-Field-Effect-Transistor,MOSFET)組成的復(fù)合全控型電壓驅(qū)動(dòng)式功率半導(dǎo)體器件。而溝槽柵型IGBT的柵壓在N漂移區(qū)中形成電子積累層,增強(qiáng)了PIN二極管中的電子注入,提高了表面的載流子濃度,大幅減小了元胞面積,從而增加了單位器件面積內(nèi)的溝道面積,進(jìn)而降低了溝道電阻,并且消除了JFET效應(yīng),不會(huì)出現(xiàn)電流“瓶頸”區(qū)域,因此溝槽柵型IGBT與平面柵型IGBT相比,具有較低的導(dǎo)通壓降。
如圖1所示,現(xiàn)有技術(shù)中的溝槽柵型IGBT的每個(gè)元胞都需要通過一條細(xì)柵線20與主柵線10連接,所有的主柵線10與所述溝槽柵型IGBT的柵電極30連接。載有柵極信號(hào)的控制電流通過所述柵電極30和所述主柵線10分散到各個(gè)細(xì)柵線20中,進(jìn)一步進(jìn)入每個(gè)元胞,為了保證各個(gè)元胞接收到的柵極信號(hào)的同步性,需要設(shè)置較多的主柵線10將通過所述柵電極30的柵極信號(hào)傳導(dǎo)到各個(gè)元胞的細(xì)柵線20中,而過多的主柵線10會(huì)導(dǎo)致器件封裝時(shí)的引線鍵合空間過小,并且過多的柵極主線將減少器件有源區(qū)面積,從而降低器件的電流密度。
技術(shù)實(shí)現(xiàn)要素:
為解決上述技術(shù)問題,本發(fā)明提供了一種溝槽柵型IGBT及其制備方法,以實(shí)現(xiàn)在不降低器件的電流密度的前提下,減少所述溝槽柵型IGBT所需設(shè)置的主柵線的目的。
為實(shí)現(xiàn)上述技術(shù)目的,本發(fā)明實(shí)施例提供了如下技術(shù)方案:
一種溝槽柵型IGBT的制備方法,包括:
提供第一摻雜類型的襯底;
在所述襯底正面內(nèi)部形成第二摻雜類型的基區(qū),并在所述基區(qū)內(nèi)部形成多個(gè)溝槽柵;
形成覆蓋所述襯底正面的絕緣層,并對(duì)所述絕緣層進(jìn)行刻蝕,使所述溝槽柵至少部分暴露出來;
在所述溝槽柵背離所述襯底一側(cè)表面形成導(dǎo)電層;
在所述導(dǎo)電層背離所述溝槽柵一側(cè)形成柵極;
形成所述溝槽柵型IGBT的發(fā)射區(qū)、發(fā)射極和背面結(jié)構(gòu)。
可選的,所述在所述襯底正面內(nèi)部形成第二摻雜類型的基區(qū),并在所述基區(qū)內(nèi)部形成多個(gè)溝槽柵包括:
在所述襯底正面內(nèi)部形成第二摻雜類型的基區(qū),并在所述基區(qū)內(nèi)部形成多個(gè)假柵和多個(gè)溝槽柵。
可選的,所述在所述溝槽柵背離所述襯底一側(cè)表面形成導(dǎo)電層包括;
在所述溝槽柵背離所述襯底一側(cè)表面形成預(yù)設(shè)金屬層;
對(duì)所述預(yù)設(shè)金屬層進(jìn)行退火處理;
對(duì)經(jīng)過退火處理的預(yù)設(shè)金屬層進(jìn)行選擇性刻蝕,在所述溝槽柵背離所述襯底一側(cè)表面形成導(dǎo)電層。
可選的,當(dāng)所述襯底為硅襯底時(shí);
所述預(yù)設(shè)金屬層為鈦金屬層;
所述導(dǎo)電層為硅化鈦層。
可選的,所述在所述溝槽柵背離所述襯底一側(cè)表面形成導(dǎo)電層包括;
在所述溝槽柵背離所述襯底一側(cè)表面形成預(yù)設(shè)復(fù)合層;
對(duì)所述預(yù)設(shè)復(fù)合層進(jìn)行退火處理;
對(duì)經(jīng)過退火處理的預(yù)設(shè)復(fù)合層進(jìn)行選擇性刻蝕,在所述溝槽柵背離所述襯底一側(cè)表面形成導(dǎo)電層。
可選的,當(dāng)所述襯底為硅襯底時(shí);
所述預(yù)設(shè)復(fù)合層包括交替排列的鈦金屬層和多晶硅層;
所述導(dǎo)電層包括交替排列的硅化鈦層和多晶硅層。
可選的,所述硅化鈦層的長度隨著距所述溝槽柵型IGBT的柵電極的距離的增加而增加。
一種溝槽柵型IGBT,包括:
第一摻雜類型的襯底;
位于所述襯底正面內(nèi)部的第二摻雜類型的基區(qū);
位于所述基區(qū)內(nèi)部的多個(gè)溝槽柵;
位于所述基區(qū)內(nèi)部的多個(gè)發(fā)射區(qū),所述發(fā)射區(qū)相鄰所述溝槽柵設(shè)置;
位于所述襯底正面,且至少覆蓋部分所述發(fā)射區(qū)的發(fā)射極;
位于所述溝槽柵表面的導(dǎo)電層以及位于所述導(dǎo)電層背離所述溝槽柵一側(cè)表面的柵極;
覆蓋所述襯底正面其他區(qū)域的絕緣層;
位于所述襯底背面的背面結(jié)構(gòu)。
可選的,還包括:
位于所述基區(qū)內(nèi)部的多個(gè)假柵。
可選的,當(dāng)所述襯底為硅襯底時(shí);
所述導(dǎo)電層為硅化鈦層。
可選的,當(dāng)所述襯底為硅襯底時(shí);
所述導(dǎo)電層為交替排列的硅化鈦層和多晶硅層。
可選的,所述硅化鈦層的長度隨著距所述溝槽柵型IGBT的柵電極的距離的增加而增加。
可選的,所述導(dǎo)電層的厚度的取值范圍為30nm-500nm,包括端點(diǎn)值。
從上述技術(shù)方案可以看出,本發(fā)明實(shí)施例提供了一種溝槽柵型IGBT及其制備方法,其中,所述溝槽柵型IGBT的制備方法在將所述溝槽柵暴露出來后,首先在所述溝槽柵表面形成一層導(dǎo)電層,然后在所述導(dǎo)電層背離所述溝槽柵一側(cè)形成柵極,所述導(dǎo)電層和所述柵極共同構(gòu)成所述溝槽柵型IGBT的細(xì)柵線,由于所述導(dǎo)電層的導(dǎo)電能力要強(qiáng)于多晶硅的導(dǎo)電能力,因此由所述導(dǎo)電層和所述柵極構(gòu)成的細(xì)柵線的導(dǎo)電能力要強(qiáng)于由多晶硅和所述柵極構(gòu)成的細(xì)柵線的導(dǎo)電能力,從而使用較少的主柵線連接由所述導(dǎo)電層和所述柵極構(gòu)成的細(xì)柵線也可以保證所述溝槽柵型IGBT的各個(gè)元胞接收到的柵極信號(hào)的同步性,從而提升器件的有源區(qū)面積,進(jìn)而提升器件的電流密度。
附圖說明
為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案,下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹,顯而易見地,下面描述中的附圖僅僅是本發(fā)明的實(shí)施例,對(duì)于本領(lǐng)域普通技術(shù)人員來講,在不付出創(chuàng)造性勞動(dòng)的前提下,還可以根據(jù)提供的附圖獲得其他的附圖。
圖1為現(xiàn)有技術(shù)中溝槽柵型IGBT的俯視示意圖;
圖2為本申請(qǐng)的一個(gè)實(shí)施例提供的一種溝槽柵型IGBT的制備方法的流程示意圖;
圖3為本申請(qǐng)的一個(gè)優(yōu)選實(shí)施例提供的一種溝槽柵型IGBT的制備方法的流程示意圖;
圖4為本申請(qǐng)的另一個(gè)實(shí)施例提供的一種溝槽柵型IGBT的制備方法的流程示意圖;
圖5為本申請(qǐng)的又一個(gè)實(shí)施例提供的一種溝槽柵型IGBT的制備方法的流程示意圖;
圖6為本申請(qǐng)的一個(gè)實(shí)施例提供的一種溝槽柵型IGBT的俯視結(jié)構(gòu)示意圖;
圖7為本申請(qǐng)的一個(gè)實(shí)施例提供的一種溝槽柵型IGBT的截面結(jié)構(gòu)示意圖;
圖8為本申請(qǐng)的一個(gè)優(yōu)選實(shí)施例提供的一種溝槽柵型IGBT的截面結(jié)構(gòu)示意圖;
圖9為本申請(qǐng)的另一個(gè)優(yōu)選實(shí)施例提供的一種溝槽柵型IGBT的截面結(jié)構(gòu)示意圖。
具體實(shí)施方式
下面將結(jié)合本發(fā)明實(shí)施例中的附圖,對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述,顯然,所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例,而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例,本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例,都屬于本發(fā)明保護(hù)的范圍。
本申請(qǐng)實(shí)施例提供了一種溝槽柵型IGBT的制備方法,如圖2所示,包括:
S101:提供第一摻雜類型的襯底。
所述襯底的種類包括但不限于:單晶、多晶或非晶體結(jié)構(gòu)的硅或鍺、碳化硅、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵、合金半導(dǎo)體或其組合。但在本申請(qǐng)的一個(gè)優(yōu)選實(shí)施例中,所述襯底優(yōu)選為單晶結(jié)構(gòu)的硅襯底,本申請(qǐng)對(duì)所述襯底的具體種類并不做限定,具體視實(shí)際情況而定。
所述襯底的摻雜濃度和厚度可以根據(jù)所述溝槽柵型IGBT的特性選擇,以N型硅襯底制備的溝槽柵型IGBT為例,溝槽柵型IGBT的擊穿電壓越高,N型材料的摻雜濃度要求越低,襯底厚度要求越厚,本申請(qǐng)對(duì)所述襯底的摻雜濃度和厚度的具體取值并不做限定,具體視實(shí)際情況而定。
S102:在所述襯底正面內(nèi)部形成第二摻雜類型的基區(qū),并在所述基區(qū)內(nèi)部形成多個(gè)溝槽柵。
需要說明的是,在本申請(qǐng)的一個(gè)優(yōu)選實(shí)施例中,如圖3所示,所述在所述襯底正面內(nèi)部形成第二摻雜類型的基區(qū),并在所述基區(qū)內(nèi)部形成多個(gè)溝槽柵包括:
S1021:在所述襯底正面內(nèi)部形成第二摻雜類型的基區(qū),并在所述基區(qū)內(nèi)部形成多個(gè)假柵和多個(gè)溝槽柵。
在所述基區(qū)內(nèi)形成多個(gè)假柵的目的是調(diào)節(jié)所述溝槽柵型IGBT內(nèi)部的載流子分布,其具體原理已為本領(lǐng)域技術(shù)人員所熟知,本申請(qǐng)?jiān)诖瞬蛔鲑樖觥?/p>
以襯底的材料為硅為例,所述多個(gè)假柵和多個(gè)溝槽柵的制備材料一般為多晶硅。
S103:形成覆蓋所述襯底正面的絕緣層,并對(duì)所述絕緣層進(jìn)行刻蝕,使所述溝槽柵至少部分暴露出來。
需要說明的是,所述絕緣層可以為氧化硅等氧化物層,也可以為其他具有絕緣性質(zhì)的膜層。本申請(qǐng)對(duì)所述絕緣層的具體種類并不做限定,具體視實(shí)際情況而定。
對(duì)所述絕緣層進(jìn)行刻蝕的一般流程包括:
在所述絕緣層表面涂覆光刻膠;
在所述光刻膠表面覆蓋掩膜板;
以所述掩模板為掩膜對(duì)所述光刻膠進(jìn)行曝光顯影;
以曝光顯影后的光刻膠為掩膜對(duì)絕緣層進(jìn)行刻蝕。
S104:在所述溝槽柵背離所述襯底一側(cè)表面形成導(dǎo)電層。
需要說明的是,形成所述導(dǎo)電層的材質(zhì)除了需要具有較高的導(dǎo)電性之外,還需要能夠耐受在所述溝槽柵型IGBT的制備過程中的退火溫度。
S105:在所述導(dǎo)電層背離所述溝槽柵一側(cè)形成柵極。
一般而言,所述柵極的制備材料為鋁,但在本申請(qǐng)的其他實(shí)施例中,所述柵極的制備材料還可以為銀或金。本申請(qǐng)對(duì)所述柵極的制備材料的具體種類并不做限定,具體視實(shí)際情況而定。
S106:形成所述溝槽柵型IGBT的發(fā)射區(qū)、發(fā)射極和背面結(jié)構(gòu)。
需要說明的是,一般情況下,形成所述溝槽柵型IGBT的發(fā)射區(qū)、發(fā)射極和背面結(jié)構(gòu)的過程包括:
在所述基區(qū)內(nèi)部,相鄰所述溝槽柵形成多個(gè)發(fā)射區(qū);
在所述襯底的正面形成多個(gè)發(fā)射極,所述發(fā)射極至少覆蓋部分所述發(fā)射區(qū);
在所述襯底的背面形成第二摻雜類型的集區(qū);
在所述集區(qū)背離所述襯底一側(cè)表面形成集電極。
優(yōu)選的,在所述襯底的背面形成第二摻雜類型的集區(qū)之前還包括:通過離子注入在所述襯底的背面內(nèi)部形成緩沖層。
需要說明的是,在本申請(qǐng)的一個(gè)實(shí)施例中,所述第一摻雜類型為N型,所述第二摻雜類型為P型;但在本申請(qǐng)的另一個(gè)實(shí)施例中,所述第一摻雜類型為P型,第二摻雜類型為N型。本申請(qǐng)對(duì)此并不做限定,具體視實(shí)際情況而定。
當(dāng)所述襯底為硅襯底,且摻雜類型為N型時(shí),通過向所述襯底的背面注入氫、磷的方式形成所述緩沖層;當(dāng)所述襯底為硅襯底,且摻雜類型為P型時(shí),通過向所述襯底的背面注入銅的方式形成所述緩沖層。但本發(fā)明對(duì)形成所述緩沖層的具體方式和具體注入粒子的種類并不做限定,具體視實(shí)際情況而定。
還需要說明的是,所述緩沖層通過減少少數(shù)載流子的注入及提高開關(guān)過程中的載流子復(fù)合速度,提高了所述溝槽柵型IGBT的關(guān)斷速度。并且因?yàn)樗鼍彌_層的存在使得所述溝槽柵型IGBT的內(nèi)建電場(chǎng)更加穩(wěn)定,從而提升了所述溝槽柵型IGBT的擊穿電壓。
在上述實(shí)施例的基礎(chǔ)上,在本申請(qǐng)的一個(gè)實(shí)施例中,如圖4所示,所述在所述溝槽柵背離所述襯底一側(cè)表面形成導(dǎo)電層包括;
S1041:在所述溝槽柵背離所述襯底一側(cè)表面形成預(yù)設(shè)金屬層;
S1042:對(duì)所述預(yù)設(shè)金屬層進(jìn)行退火處理;
S1043:對(duì)經(jīng)過退火處理的預(yù)設(shè)金屬層進(jìn)行選擇性刻蝕,在所述溝槽柵背離所述襯底一側(cè)表面形成導(dǎo)電層。
需要說明的是,由于在所述溝槽柵背離所述襯底一側(cè)表面形成預(yù)設(shè)金屬層后還需要對(duì)其進(jìn)行退火處理,因此所述預(yù)設(shè)金屬層不僅需要滿足導(dǎo)電性優(yōu)于多晶硅的條件,還需要滿足能夠耐受退火溫度的條件。
在本申請(qǐng)的一個(gè)優(yōu)選實(shí)施例中,當(dāng)所述襯底為硅襯底時(shí),所述溝槽柵的材料為多晶硅,在這種條件下,所述預(yù)設(shè)金屬層優(yōu)選為鈦金屬層,所述鈦金屬層在經(jīng)過退火處理后,與所述溝槽柵接觸的部分會(huì)與所述溝槽柵在高溫條件下反應(yīng),形成一層較薄的硅化鈦層。在對(duì)經(jīng)過退火處理的預(yù)設(shè)金屬層進(jìn)行選擇性刻蝕后,未與所述溝槽柵發(fā)生反應(yīng)的鈦金屬層被刻蝕掉,硅化鈦層保留下來成為所述導(dǎo)電層。
在上述實(shí)施例的基礎(chǔ)上,在本申請(qǐng)的另一個(gè)實(shí)施例中,如圖5所示,所述在所述溝槽柵背離所述襯底一側(cè)表面形成導(dǎo)電層包括;
S1044:在所述溝槽柵背離所述襯底一側(cè)表面形成預(yù)設(shè)復(fù)合層;
S1045:對(duì)所述預(yù)設(shè)復(fù)合層進(jìn)行退火處理;
S1046:對(duì)經(jīng)過退火處理的預(yù)設(shè)復(fù)合層進(jìn)行選擇性刻蝕,在所述溝槽柵背離所述襯底一側(cè)表面形成導(dǎo)電層。
同樣的,需要說明的是,由于在所述溝槽柵背離所述襯底一側(cè)表面形成預(yù)設(shè)復(fù)合層后還需要對(duì)其進(jìn)行退火處理,因此所述預(yù)設(shè)復(fù)合層不僅需要滿足導(dǎo)電性優(yōu)于多晶硅的條件,還需要滿足能夠耐受退火溫度的條件。
在本申請(qǐng)的一個(gè)優(yōu)選實(shí)施例中,當(dāng)所述襯底為硅襯底時(shí),所述溝槽柵的材料為多晶硅,在這種條件下,所述預(yù)設(shè)復(fù)合層優(yōu)選包括交替排列的鈦金屬層和多晶硅層,這樣在對(duì)所述預(yù)設(shè)復(fù)合層進(jìn)行退火處理后,與所述溝槽柵接觸的鈦金屬層的部分會(huì)與所述溝槽柵反應(yīng),形成一層較薄的硅化鈦層。在對(duì)經(jīng)過退火處理的預(yù)設(shè)復(fù)合層進(jìn)行選擇性刻蝕后,未與所述溝槽柵發(fā)生反應(yīng)的鈦金屬層被刻蝕掉,留下的硅化鈦層和多晶硅層保留下來成為所述導(dǎo)電層。在本實(shí)施例中,制備完成的溝槽柵型IGBT的俯視圖如圖6所示,附圖6中,標(biāo)號(hào)GE表示所述溝槽柵型IGBT的柵電極,標(biāo)號(hào)MG表示所述溝槽柵型IGBT的主柵線,標(biāo)號(hào)202表示所述溝槽柵型的硅化鈦層,為了表示清楚,在附圖中并未示出覆蓋所述導(dǎo)電層的柵極。所述溝槽柵型IGBT具有不連續(xù)的硅化鈦層,可實(shí)現(xiàn)元胞的柵電阻的均勻性控制。
具體地,在本申請(qǐng)的一個(gè)優(yōu)選實(shí)施例中,所述硅化鈦層的長度隨著距所述溝槽柵型IGBT的柵電極的距離的增加而增加;
那么相應(yīng)的,所述鈦金屬層的長度隨著距所述溝槽柵型IGBT的柵電極的距離的增加而增加。
以附圖6為例,所述硅化鈦層的長度和所述鈦金屬層的長度是指附圖6中的虛線A-A’的延伸方向上的長度。
在本實(shí)施例中,所述硅化鈦層的長度隨著距所述溝槽柵型IGBT的柵電極的距離的增加而增加,這樣細(xì)柵線距所述柵電極的距離越大,導(dǎo)電性越好,可以實(shí)現(xiàn)對(duì)所述溝槽柵型IGBT的各個(gè)元胞的柵電阻的均勻性控制。
在上述實(shí)施例的基礎(chǔ)上,在本申請(qǐng)的一個(gè)實(shí)施例中,所述導(dǎo)電層202的厚度的取值范圍為30nm-500nm,包括端點(diǎn)值。
在本申請(qǐng)的一個(gè)優(yōu)選實(shí)施例中,所述導(dǎo)電層202的厚度的取值為100nm。但在本申請(qǐng)的其他實(shí)施例中,所述導(dǎo)電層202的厚度的取值為50nm或150nm或200nm或300nm或400nm或500nm,本申請(qǐng)對(duì)所述導(dǎo)電層202的厚度的具體取值并不做限定,具體視實(shí)際情況而定。
由于所述導(dǎo)電層202的厚度較小,在所述襯底表面不會(huì)形成凸起,因而不會(huì)影響器件封裝過程中的引線鍵合過程。
相應(yīng)的,本申請(qǐng)實(shí)施例還提供了一種溝槽柵型IGBT,如圖7所示,圖7為所述溝槽柵型IGBT的剖面示意圖,包括:
第一摻雜類型的襯底100;
位于所述襯底100正面內(nèi)部的第二摻雜類型的基區(qū)201;
位于所述基區(qū)201內(nèi)部的多個(gè)溝槽柵203;
位于所述基區(qū)201內(nèi)部的多個(gè)發(fā)射區(qū)205,所述發(fā)射區(qū)205相鄰所述溝槽柵203設(shè)置;
位于所述襯底100正面,且至少覆蓋部分所述發(fā)射區(qū)205的發(fā)射極208;
位于所述溝槽柵203表面的導(dǎo)電層202以及位于所述導(dǎo)電層202背離所述溝槽柵203一側(cè)表面的柵極207;
覆蓋所述襯底100正面其他區(qū)域的絕緣層206;
位于所述襯底100背面的背面結(jié)構(gòu)300。
需要說明的是,在本申請(qǐng)的一個(gè)實(shí)施例中,所述第一摻雜類型為N型,所述第二摻雜類型為P型;但在本申請(qǐng)的另一個(gè)實(shí)施例中,所述第一摻雜類型為P型,第二摻雜類型為N型。本申請(qǐng)對(duì)此并不做限定,具體視實(shí)際情況而定。
所述襯底100的種類包括但不限于:單晶、多晶或非晶體結(jié)構(gòu)的硅或鍺、碳化硅、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵、合金半導(dǎo)體或其組合。但在本申請(qǐng)的一個(gè)優(yōu)選實(shí)施例中,所述襯底100優(yōu)選為單晶結(jié)構(gòu)的硅襯底,本申請(qǐng)對(duì)所述襯底100的具體種類并不做限定,具體視實(shí)際情況而定。
所述襯底100的摻雜濃度和厚度可以根據(jù)所述溝槽柵型IGBT的特性選擇,以N型硅襯底制備的溝槽柵型IGBT為例,溝槽柵型IGBT的擊穿電壓越高,N型材料的摻雜濃度要求越低,襯底100厚度要求越厚,本申請(qǐng)對(duì)所述襯底100的摻雜濃度和厚度的具體取值并不做限定,具體視實(shí)際情況而定。
在本申請(qǐng)的一個(gè)優(yōu)選實(shí)施例中,如圖8所示,所述溝槽柵型IGBT還包括:位于所述基區(qū)內(nèi)部的多個(gè)假柵204。
在所述基區(qū)201內(nèi)形成多個(gè)假柵204的目的是調(diào)節(jié)所述溝槽柵型IGBT內(nèi)部的載流子分布,其具體原理已為本領(lǐng)域技術(shù)人員所熟知,本申請(qǐng)?jiān)诖瞬蛔鲑樖?。以襯底100的材料為硅為例,所述多個(gè)假柵204和多個(gè)溝槽柵203的制備材料一般為多晶硅。
所述絕緣層206可以為氧化硅等氧化物層,也可以為其他具有絕緣性質(zhì)的膜層。本申請(qǐng)對(duì)所述絕緣層206的具體種類并不做限定,具體視實(shí)際情況而定。
對(duì)所述絕緣層206進(jìn)行刻蝕的一般流程包括:
在所述絕緣層206表面涂覆光刻膠;
在所述光刻膠表面覆蓋掩膜板;
以所述掩模板為掩膜對(duì)所述光刻膠進(jìn)行曝光顯影;
以曝光顯影后的光刻膠為掩膜對(duì)絕緣層206進(jìn)行刻蝕。
還需要說明的是,形成所述導(dǎo)電層202的材質(zhì)除了需要具有較高的導(dǎo)電性之外,還需要能夠耐受在所述溝槽柵型IGBT的制備過程中的退火溫度。
一般而言,所述柵極207的制備材料為鋁,但在本申請(qǐng)的其他實(shí)施例中,所述柵極207的制備材料還可以為銀或金。本申請(qǐng)對(duì)所述柵極207的制備材料的具體種類并不做限定,具體視實(shí)際情況而定。
一般情況下,形成所述溝槽柵型IGBT的發(fā)射區(qū)205、發(fā)射極208和背面結(jié)構(gòu)300的過程包括:
在所述基區(qū)201內(nèi)部,相鄰所述溝槽柵203形成多個(gè)發(fā)射區(qū)205;
在所述襯底100的正面形成多個(gè)發(fā)射極208,所述發(fā)射極208至少覆蓋部分所述發(fā)射區(qū)205;
在所述襯底100的背面形成第二摻雜類型的集區(qū)301;
在所述集區(qū)301背離所述襯底100一側(cè)表面形成集電極302。
優(yōu)選的,如圖9所示,所述溝槽柵型IGBT還包括位于所述襯底100背面內(nèi)部的緩沖層303。
當(dāng)所述襯底100為硅襯底,且摻雜類型為N型時(shí),通過向所述襯底100的背面注入氫、磷的方式形成所述緩沖層303;當(dāng)所述襯底100為硅襯底,且摻雜類型為P型時(shí),通過向所述襯底100的背面注入銅的方式形成所述緩沖層303。但本發(fā)明對(duì)形成所述緩沖層303的具體方式和具體注入粒子的種類并不做限定,具體視實(shí)際情況而定。
還需要說明的是,所述緩沖層303通過減少少數(shù)載流子的注入及提高開關(guān)過程中的載流子復(fù)合速度,提高了所述溝槽柵型IGBT的關(guān)斷速度。并且因?yàn)樗鼍彌_層303的存在使得所述溝槽柵型IGBT的內(nèi)建電場(chǎng)更加穩(wěn)定,從而提升了所述溝槽柵型IGBT的擊穿電壓。
在上述實(shí)施例的基礎(chǔ)上,在本申請(qǐng)的一個(gè)優(yōu)選實(shí)施例中,當(dāng)所述襯底100為硅襯底時(shí),所述導(dǎo)電層202為硅化鈦層。
所述硅化鈦層的形成過程具體包括:
在所述溝槽柵203背離所述襯底100一側(cè)表面形成鈦金屬層;
對(duì)所述鈦金屬層進(jìn)行退火處理;
對(duì)經(jīng)過退火處理的鈦金屬層進(jìn)行選擇性刻蝕,在所述溝槽柵203背離所述襯底100一側(cè)表面形成導(dǎo)電層202。
在這個(gè)過程中,所述鈦金屬層在經(jīng)過退火處理后,與所述溝槽柵203接觸的部分會(huì)與所述溝槽柵203在高溫條件下反應(yīng),形成一層較薄的硅化鈦層。在對(duì)經(jīng)過退火處理的預(yù)設(shè)金屬層進(jìn)行選擇性刻蝕后,未與所述溝槽柵203發(fā)生反應(yīng)的鈦金屬層被刻蝕掉,硅化鈦層保留下來成為所述導(dǎo)電層202。
在上述實(shí)施例的基礎(chǔ)上,在本申請(qǐng)的另一個(gè)優(yōu)選實(shí)施例中,如圖6所示,附圖6中,標(biāo)號(hào)GE表示所述溝槽柵型IGBT的柵電極,標(biāo)號(hào)MG表示所述溝槽柵型IGBT的主柵線,為了表示清楚,在附圖中并未示出覆蓋所述導(dǎo)電層202的柵極207。當(dāng)所述襯底100為硅襯底時(shí);
所述導(dǎo)電層202為交替排列的硅化鈦層和多晶硅層。
在本實(shí)施例中,所述溝槽柵型IGBT具有不連續(xù)的硅化鈦層,可實(shí)現(xiàn)元胞的柵電阻的均勻性控制。
具體地,在本申請(qǐng)的又一個(gè)優(yōu)選實(shí)施例中,所述硅化鈦層的長度隨著距所述溝槽柵型IGBT的柵電極的距離的增加而增加。在本實(shí)施例中,所述硅化鈦層的長度隨著距所述溝槽柵型IGBT的柵電極的距離的增加而增加,這樣細(xì)柵線距所述柵電極的距離越大,導(dǎo)電性越好,可以實(shí)現(xiàn)對(duì)所述溝槽柵型IGBT的各個(gè)元胞的柵電阻的均勻性控制。
以附圖6為例,所述硅化鈦層的長度和所述鈦金屬層的長度是指附圖6中的虛線A-A’的延伸方向上的長度。
在上述實(shí)施例的基礎(chǔ)上,在本申請(qǐng)的一個(gè)實(shí)施例中,所述導(dǎo)電層202的厚度的取值范圍為30nm-500nm,包括端點(diǎn)值。
在本申請(qǐng)的一個(gè)優(yōu)選實(shí)施例中,所述導(dǎo)電層202的厚度的取值為100nm。但在本申請(qǐng)的其他實(shí)施例中,所述導(dǎo)電層202的厚度的取值為50nm或150nm或200nm,本申請(qǐng)對(duì)所述導(dǎo)電層202的厚度的具體取值并不做限定,具體視實(shí)際情況而定。
由于所述導(dǎo)電層202的厚度較小,在所述襯底100表面不會(huì)形成凸起,因而不會(huì)影響器件封裝過程中的引線鍵合過程。
綜上所述,本申請(qǐng)實(shí)施例提供了一種溝槽柵型IGBT及其制備方法,其中,所述溝槽柵型IGBT的制備方法在將所述溝槽柵203暴露出來后,首先在所述溝槽柵203表面形成一層導(dǎo)電層202,然后在所述導(dǎo)電層202背離所述溝槽柵203一側(cè)形成柵極207,所述導(dǎo)電層202和所述柵極207共同構(gòu)成所述溝槽柵型IGBT的細(xì)柵線,由于所述導(dǎo)電層202的導(dǎo)電能力要強(qiáng)于多晶硅的導(dǎo)電能力,因此由所述導(dǎo)電層202和所述柵極207構(gòu)成的細(xì)柵線的導(dǎo)電能力要強(qiáng)于由多晶硅和所述柵極207構(gòu)成的細(xì)柵線的導(dǎo)電能力,從而使用較少的主柵線連接由所述導(dǎo)電層202和所述柵極207構(gòu)成的細(xì)柵線也可以保證所述溝槽柵型IGBT的各個(gè)元胞接收到的柵極207信號(hào)的同步性,從而提升器件的有源區(qū)面積,進(jìn)而提升器件的電流密度。
本說明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述,每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處,各個(gè)實(shí)施例之間相同相似部分互相參見即可。
對(duì)所公開的實(shí)施例的上述說明,使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的,本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下,在其它實(shí)施例中實(shí)現(xiàn)。因此,本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例,而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。