n?型FinFET、半導(dǎo)體器件和FinFET的制造方法與流程
本發(fā)明的實(shí)施例涉及n-型finfet、半導(dǎo)體器件和finfet的制造方法。
背景技術(shù)：
半導(dǎo)體集成電路(ic)工業(yè)已經(jīng)經(jīng)歷了指數(shù)增長。ic材料和設(shè)計(jì)中的技術(shù)進(jìn)步已經(jīng)產(chǎn)生了多代ic，其中，每一代都比上一代具有更小和更復(fù)雜的電路。在ic演化過程中，功能密度(即，每芯片面積的互連器件的數(shù)量)已經(jīng)普遍增大，而幾何尺寸(即，可以使用制造工藝產(chǎn)生的最小組件(或線))已經(jīng)減小。這種按比例縮小工藝通常通過提高生產(chǎn)效率和降低相關(guān)成本來提供益處。
這種按比例縮小已經(jīng)增加了處理和制造ic的復(fù)雜性，為了實(shí)現(xiàn)這些進(jìn)步，需要ic處理和制造中的類似發(fā)展。例如，已經(jīng)引進(jìn)諸如鰭式場效應(yīng)晶體管(finfet)的三維晶體管來代替平面晶體管。雖然現(xiàn)有的finfet器件和形成finfet器件的方法對于它們的預(yù)期目的通常已經(jīng)足夠，但是它們不是在所有方面都已完全令人滿意。
技術(shù)實(shí)現(xiàn)要素：
本發(fā)明的實(shí)施例提供了一種n-型finfet，包括：襯底，具有半導(dǎo)體鰭；柵極堆疊件，橫跨所述半導(dǎo)體鰭，所述柵極堆疊件包括：柵極介電層，位于所述半導(dǎo)體鰭上；功函層，位于所述柵極介電層上；金屬填充層，位于所述功函層上方；和過濾層，位于所述功函層和所述金屬填充層之間以防止或減少擴(kuò)散原子的穿透，其中，所述過濾層的材料與所述功函層的材料和所述金屬填充層的材料不同；以及應(yīng)變層，位于所述柵極堆疊件旁邊。
本發(fā)明的另一實(shí)施例提供了一種半導(dǎo)體器件，包括：襯底，具有位于所述襯底的第一區(qū)域中的第一半導(dǎo)體鰭和位于所述襯底的第二區(qū)域中的第二半導(dǎo)體鰭；p-型finfet，位于所述第一區(qū)域中，包括：第一柵極堆疊件，橫跨所述第一半導(dǎo)體鰭，包括位于第一功函層和第一金屬填充層之間的第一過濾層以防止或減少所述p-型finfet中的擴(kuò)散原子的穿透；和第一應(yīng)變層，位于所述第一柵極堆疊件旁邊；以及n-型finfet，位于所述第二區(qū)域中，包括：第二柵極堆疊件，橫跨所述第二半導(dǎo)體鰭，包括位于第二功函層和第二金屬填充層之間的第二過濾層以防止或減少所述n-型finfet中的擴(kuò)散原子的穿透；和第二應(yīng)變層，位于所述第二柵極堆疊件旁邊。
本發(fā)明的又一實(shí)施例提供了一種制造finfet的方法，包括：提供具有半導(dǎo)體鰭的襯底；形成橫跨所述半導(dǎo)體鰭的柵極堆疊件，包括：在所述半導(dǎo)體鰭上形成柵極介電層；在所述柵極介電層上形成功函層；在所述功函層上形成過濾層以防止或減少擴(kuò)散原子的穿透；在所述過濾層上形成金屬填充層，其中，所述過濾層的材料與所述金屬填充層的材料不同；和在所述柵極堆疊件旁邊形成應(yīng)變層。
附圖說明
當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明的各個(gè)方面。應(yīng)該指出，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。
圖1是根據(jù)一些實(shí)施例的示出用于制造半導(dǎo)體器件的流程圖。
圖2a至圖2h是根據(jù)一些實(shí)施例的用于制造半導(dǎo)體器件的方法的截面圖。
圖3a至圖3b是根據(jù)可選實(shí)施例的用于制造半導(dǎo)體器件的方法的截面圖。
具體實(shí)施方式
以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗?。下面描述了組件和布置的具體實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)例。此外，本發(fā)明可在各個(gè)實(shí)施例中重復(fù)參考標(biāo)號和/或字符。該重復(fù)是為了簡單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。
而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空間相對術(shù)語，以描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)原件或部件的關(guān)系。除了圖中所示的方位外，空間相對術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作出相應(yīng)的解釋。
圖1是根據(jù)一些實(shí)施例的示出用于制造半導(dǎo)體器件的方法的流程圖。圖2a至圖2h是根據(jù)一些實(shí)施例的用于制造半導(dǎo)體器件的方法的截面圖。
在圖1中的步驟s10中并且如圖2a所示，提供襯底100。襯底100分成區(qū)域r1、區(qū)域r2、區(qū)域r3和區(qū)域r4。例如，區(qū)域r1和區(qū)域r2用于具有不同閾值電壓的p-型finfet，并且區(qū)域r3和區(qū)域r4用于具有不同閾值電壓的n-型finfet。在一些實(shí)施例中，區(qū)域r1用于超低閾值電壓(ulvt)p-型finfet，區(qū)域r2用于標(biāo)準(zhǔn)閾值電壓(svt)p-型finfet，區(qū)域r3用于svtn-型finfet并且區(qū)域r4用于ulvtn-型finfet。例如，襯底100包括塊狀襯底、絕緣體上硅(soi)襯底或絕緣體上鍺(goi)襯底。在一個(gè)實(shí)施例中，襯底100包括晶體硅襯底(例如，晶圓)。根據(jù)設(shè)計(jì)需求(例如，p-型襯底或n-型襯底)，襯底100可以包括各個(gè)摻雜區(qū)域(諸如阱區(qū)域)。摻雜區(qū)域可以用p-型或n-型摻雜劑摻雜。例如，摻雜區(qū)域可以用p-型摻雜劑(諸如硼或bf2+)、n-型摻雜劑(諸如磷或砷)和/或它們的組合摻雜。在一些實(shí)施例中，可以在區(qū)域r1和區(qū)域r2中形成n-型摻雜區(qū)域，并且可以在區(qū)域r3和區(qū)域r4中形成p-型摻雜區(qū)域。在一些可選實(shí)施例中，襯底100可以由一些其它合適的元素半導(dǎo)體(諸如金剛石或鍺)、合適的化合物半導(dǎo)體(諸如砷化鎵、碳化硅、砷化銦或磷化銦)或合適的合金半導(dǎo)體(諸如碳化硅鍺、磷砷化鎵或磷化鎵銦)制成。同樣，在一些實(shí)施例中，該襯底可以包括其它導(dǎo)電層或其它半導(dǎo)體元件(諸如晶體管、二極管等)。
在圖1中的步驟s10中并且如圖2a所示，襯底100具有半導(dǎo)體鰭101a、101b、101c和101d和隔離結(jié)構(gòu)200。半導(dǎo)體鰭101a、101b、101c和101d由與襯底100的材料相同或不同的材料形成。在一些實(shí)施例中，半導(dǎo)體鰭101a、101b、101c和101d的深度d1在從40nm至55nm的范圍。例如，隔離結(jié)構(gòu)200包括氧化硅、氮化硅、氮氧化硅、旋涂介電材料或低k介電材料或它們的組合并且通過實(shí)施高密度等離子體化學(xué)汽相沉積(hdp-cvd)工藝、次大氣壓cvd(sacvd)工藝或旋涂工藝形成。
如圖2a所示，在一些實(shí)施例中，通過形成溝槽、在溝槽中形成淺溝槽隔離(sti)區(qū)域并且通過實(shí)施蝕刻工藝將sti區(qū)域的頂面降低至低于襯底100的初始頂面的水平來形成半導(dǎo)體鰭101a、101b、101c和101d。sti區(qū)域的剩余部分變成隔離結(jié)構(gòu)200，并且因此位于隔離結(jié)構(gòu)200之間的襯底100的剩余部分變成半導(dǎo)體鰭101a、101b、101c和101d。隔離結(jié)構(gòu)200的頂面低于半導(dǎo)體鰭101a、101b、101c和101d的頂面。換句話說，半導(dǎo)體鰭101a、101b、101c和101d的頂部110突出于隔離結(jié)構(gòu)200的頂面200a。
在一些其它實(shí)施例中，半導(dǎo)體鰭101a、101b、101c和101d由與襯底100的材料不同的材料形成?？梢酝ㄟ^降低位于鄰近的隔離結(jié)構(gòu)200之間的襯底100的頂部形成凹槽，并且在凹槽中再生長與襯底100的材料不同的半導(dǎo)體材料來形成半導(dǎo)體鰭101a、101b、101c和101d。之后，可以通過實(shí)施化學(xué)機(jī)械拋光工藝和蝕刻工藝去除sti區(qū)域的頂部，而沒有去除sti區(qū)域的底部。因此，sti區(qū)域的剩余部分變成隔離結(jié)構(gòu)200，并且位于鄰近的隔離結(jié)構(gòu)200之間的再生長的半導(dǎo)體材料的頂部變成半導(dǎo)體鰭101a、101b、101c和101d。
在圖1中的步驟s12中并且如圖2a所示，實(shí)施離子注入工藝以在半導(dǎo)體鰭的表面中形成摻雜區(qū)域，以調(diào)整或設(shè)置將形成的ulvtp-型finfet、svtp-型finfet、svtn-型finfet或/和ulvtn-型finfet的閾值電壓值。在一些實(shí)施例中，離子注入工藝包括第一注入工藝和第二注入工藝。實(shí)施第一注入工藝以在半導(dǎo)體鰭101c的表面中形成摻雜區(qū)域103c，并且實(shí)施第二注入工藝以在半導(dǎo)體鰭101b的表面中形成摻雜區(qū)域103b。在一些實(shí)施例中，摻雜區(qū)域103c用n-型摻雜劑(諸如磷或砷)摻雜，并且摻雜區(qū)域103b用p-型摻雜劑(諸如硼或bf2+)摻雜。
換句話說，首先通過實(shí)施第一注入工藝調(diào)整將在區(qū)域r3中形成的svtn-型finfet的閾值電壓值，并且首先也通過實(shí)施第二注入工藝調(diào)整將在區(qū)域r2中形成的svtp-型finfet的閾值電壓值。可以通過后續(xù)工藝進(jìn)一步調(diào)整ulvtp-型finfet、svtp-型finfet、svtn-型finfet和ulvtn-型finfet的閾值電壓值。
在圖1中的步驟s14中并且如圖2b所示，分別形成橫跨半導(dǎo)體鰭101a、101b、101c和101d的柵極堆疊件104a、104b、104c和104d。在一個(gè)實(shí)施例中，例如，柵極堆疊件104a、104b、104c和104d的延伸方向x垂直于半導(dǎo)體鰭101a、101b、101c和101d的延伸方向y，以覆蓋半導(dǎo)體鰭101a、101b、101c和101d的中部。在一些實(shí)施例中，柵極堆疊件104a包括柵極介電層102a和柵電極108a。類似地，柵極堆疊件104b包括柵極介電層102b和柵電極108b，柵極堆疊件104c包括柵極介電層102c和柵電極108c并且柵極堆疊件104d包括柵極介電層102d和柵電極108d。在可選實(shí)施例中，柵極堆疊件104a、104b、104c和104d還包括相應(yīng)的間隔件112a、112b、112c和112d。
在可選實(shí)施例中，柵極堆疊件104a、104b、104c和104d還可以包括位于半導(dǎo)體鰭101a、101b、101c和101d上的界面層(il)。換句話說，在il和柵電極108a、108b、108c或108d之間分別形成柵極介電層102a、102b、102c或102d。在一些實(shí)施例中，il包括介電材料(諸如氧化硅或氮氧化硅)。通過實(shí)施熱氧化工藝、化學(xué)汽相沉積(cvd)工藝或原子層沉積(ald)工藝形成il。應(yīng)該注意，以下參照柵極堆疊件104a的元件描述的細(xì)節(jié)也可以適用于柵極堆疊件104b、104c和104d的元件，并且因此省略了柵極堆疊件104b、104c和104d中的元件的描述。
形成柵極介電層102a以覆蓋部分半導(dǎo)體鰭101a。在一些實(shí)施例中，柵極介電層102a包括氧化硅、氮化硅、氮氧化硅、高k介電材料或它們的組合。高k介電材料通常是介電常數(shù)大于4的介電材料。高k介電材料包括金屬氧化物。在一些實(shí)施例中，用作高k介電材料的金屬氧化物的實(shí)例包括li、be、mg、ca、sr、sc、y、zr、hf、al、la、ce、pr、nd、sm、eu、gd、tb、dy、ho、er、tm、yb、lu的氧化物或它們的組合。通過實(shí)施熱氧化工藝、cvd工藝、ald工藝或它們的組合形成柵極介電層102a。
在柵極介電層102a上形成柵電極108a。在一些實(shí)施例中，柵電極108a充當(dāng)偽柵電極，并且柵電極108a由多晶硅制成。金屬柵極(也稱為“置換柵極”)可以在隨后的步驟中替換偽柵電極。替換步驟將在隨后的段落中更詳細(xì)地討論。
在半導(dǎo)體鰭101a、101b、101c和101d中形成輕摻雜的源極和漏極(ldd)區(qū)域(未示出)。例如，通過實(shí)施離子注入工藝形成ldd區(qū)域。在一些實(shí)施例中，位于區(qū)域r1和區(qū)域r2中的半導(dǎo)體鰭101a和101b用p-型摻雜劑摻雜，并且位于區(qū)域r3和區(qū)域r4中的半導(dǎo)體鰭101c和101d用n-型摻雜劑摻雜。
如圖2b所示，在柵電極108a的側(cè)壁上方形成間隔件112a。間隔件112a由氧化硅、氮化硅、氮氧化硅、碳化硅、sicn、氟摻雜的硅酸鹽玻璃(fsg)、低k介電材料(諸如sicon)或它們的組合形成。應(yīng)該注意，低k介電材料通常是介電常數(shù)低于3.9的介電材料。間隔件112a可以具有多層結(jié)構(gòu)(包括一個(gè)或多個(gè)襯墊層)。襯墊層包括諸如氧化硅、氮化硅和/或其它合適的材料的介電材料?？梢酝ㄟ^沉積合適的介電材料和各向異性蝕刻掉介電材料實(shí)現(xiàn)間隔件112a的形成。
如圖2b所示，在期望用于源極和漏極區(qū)域的位置處通過去除部分半導(dǎo)體鰭101a、101b、101c和101d在柵極堆疊件104a、104b、104c和104d旁邊的半導(dǎo)體鰭101a、101b、101c和101d內(nèi)形成凹槽128a、128b、128c和128d。在一些實(shí)施例中，凹槽128a、128b、128c和128d的形成包括實(shí)施第一蝕刻工藝和第二蝕刻工藝。此處，第一蝕刻工藝稱為溝槽蝕刻工藝(諸如各向異性蝕刻工藝)，并且第二蝕刻工藝稱為橫向蝕刻工藝(諸如各向同性刻蝕工藝)。
在圖1中的步驟s16中并且如圖2b所示，分別在區(qū)域r1和區(qū)域r2中的半導(dǎo)體鰭101a和101b的凹槽128a和128b中形成應(yīng)變層130a和130b。分別在柵極堆疊件104a和104b的側(cè)處形成應(yīng)變層130a和130b。應(yīng)變層130a和130b的晶格常數(shù)與襯底100的晶格常數(shù)不同，并且由柵極堆疊件104a和104b覆蓋的部分半導(dǎo)體鰭101a和101b是應(yīng)變的或受到應(yīng)力的以增強(qiáng)finfet的載流子遷移率和性能。在一個(gè)實(shí)施例中，應(yīng)變層130a和130b(諸如sige)用于將分別在區(qū)域r1和區(qū)域r2中形成的ulvtp-型finfet和svtp-型finfet的電子遷移率增強(qiáng)。
此外，在區(qū)域r3和區(qū)域r4中的半導(dǎo)體鰭101c和101d中形成應(yīng)變層130c和130d。應(yīng)變層130c和130d的晶格常數(shù)與襯底100的晶格常數(shù)不同，并且由柵極堆疊件104c和104d覆蓋的部分半導(dǎo)體鰭101c和101d是應(yīng)變的或受到應(yīng)力的以增強(qiáng)finfet的載流子遷移率和性能。在一個(gè)實(shí)施例中，應(yīng)變層130c和130d(諸如sicorsip)用于將分別在區(qū)域r3和區(qū)域r4中形成的svtn-型finfet和ulvtn-型finfet的電子遷移率增強(qiáng)。
在一些實(shí)施例中，通過外延生長形成應(yīng)變層130a、130b、130c和130d。在一些實(shí)施例中，外延生長技術(shù)包括實(shí)施低壓cvd(lpcvd)工藝、原子層cvd(alcvd)工藝、超高真空cvd(uhvcvd)工藝、減壓cvd(rpcvd)工藝、分子束外延(mbe)工藝、金屬有機(jī)汽相外延(movpe)工藝或它們的組合?？蛇x地，外延生長技術(shù)利用循環(huán)沉積蝕刻(cde)外延工藝或選擇性外延生長(seg)工藝以形成高晶體質(zhì)量的應(yīng)變材料。在一些實(shí)施例中，應(yīng)變層130a和130b的材料包括其中摻雜的p-型摻雜劑(諸如硼或bf2+)(通過實(shí)施原位摻雜的選擇性外延生長形成)，并且應(yīng)變層130c和130d的材料包括其中摻雜的n-型摻雜劑(諸如磷或砷)(通過實(shí)施原位摻雜的選擇性外延生長形成)。
在圖1中的步驟s18中并且如圖2c所示，在襯底100上方形成蝕刻停止層114。在一些實(shí)施例中，蝕刻停止層114可以稱為接觸蝕刻停止層(cesl)。蝕刻停止層114包括氮化硅、碳摻雜的氮化硅或它們的組合。在一些實(shí)施例中，通過實(shí)施cvd工藝、高密度等離子體(hdp)cvd工藝、次大氣壓cvd(sacvd)工藝、分子層沉積(mld)工藝或其它合適的工藝沉積蝕刻停止層114。在一些實(shí)施例中，在形成蝕刻停止層114之前，可以在襯底100上方形成緩沖層(未示出)。在實(shí)施例中，緩沖層是諸如氧化硅的氧化物。然而，其它組成是可能的。在一些實(shí)施例中，通過實(shí)施cvd工藝、hdpcvd工藝、sacvd工藝、mld工藝或其它合適的工藝沉積緩沖層。
在圖1中的步驟s20中并且如圖2c所示，在蝕刻停止層114上方形成介電層116。在一些實(shí)施例中，介電層116可以稱為層間介電層(ild)。介電層116包括氧化硅、氮化硅、氮氧化硅、磷硅酸鹽玻璃(psg)、硼磷硅酸鹽玻璃(bpsg)、旋涂玻璃(sog)、氟硅酸鹽玻璃(fsg)、碳摻雜的氧化硅(例如，sicoh)、聚酰亞胺和/或它們的組合。在一些其它實(shí)施例中，介電層116包括低k介電材料。應(yīng)該注意，低k介電材料通常是介電常數(shù)低于3.9的介電材料。低k介電材料的實(shí)例包括black
在圖1中的步驟s22中并且如圖2d所示，部分地去除介電層116和蝕刻停止層114，從而使得柵極堆疊件104a、104b、104c和104d的頂面暴露，并且形成介電層116a和蝕刻停止層114a。通過化學(xué)機(jī)械拋光(cmp)工藝、蝕刻工藝或其它合適的工藝實(shí)現(xiàn)去除部分介電層116和部分蝕刻停止層114的工藝。
在圖1中的步驟s24中并且如圖2d和圖2e所示，實(shí)施金屬置換工藝。在一些實(shí)施例中，柵電極108a、108b、108c和108d是偽柵電極，并且分別由柵電極120a、120b、120c和120d替換。具體地，柵電極108a、108b、108c和108d的材料是多晶硅并且柵電極120a、120b、120c和120d的材料是含金屬導(dǎo)電層。至少一個(gè)含金屬導(dǎo)電層包括勢壘、功函層、晶種層、粘合層、阻擋層、過濾層、金屬填充層或它們的組合。例如，含金屬導(dǎo)電層包括al、cu、w、ti、ta、ag、ru、mn、zr、tial、tin、tan、wn、tialn、tan、tac、tacn、tasin、nisi、cosi或它們的組合。通過形成含金屬導(dǎo)電材料層以及化學(xué)機(jī)械拋光工藝、蝕刻工藝或其它合適的工藝來形成含金屬導(dǎo)電層。
在一些實(shí)施例中，對于ulvtp-型finfet，柵電極120a包括功函層122a、過濾層124a和金屬填充層126a，并且對于svtp-型finfet，柵電極120b包括功函層122b、過濾層124b和金屬填充層126b。類似地，對于svtn-型finfet，柵電極120c包括功函層122c、過濾層124c和金屬填充層126c，并且對于ulvtn-型finfet，柵電極120d包括功函層122d、過濾層124d和金屬填充層126d。
在一些實(shí)施例中，功函層122a和122b的材料相同，并且包括tin、wn、tan、ru或它們的組合。功函層122c和122d的材料相同，并且包括ti、ag、al、tial、tialn、tac、tacn、tasin、mn、zr或它們的組合?？梢酝ㄟ^實(shí)施合適的工藝(諸如ald工藝、cvd工藝、pvd工藝、鍍工藝或它們的組合)形成功函層122a、122b、122c和122d。功函層122a、122b、122c和122d的厚度在從30埃至50埃的范圍內(nèi)。金屬填充層126a、126b、126c和126d的材料包括鎢(w)?？梢酝ㄟ^實(shí)施合適的工藝(諸如ald工藝、cvd工藝、pvd工藝、鍍工藝或它們的組合)形成金屬填充層126a、126b、126c和126d。
在金屬填充層126a和功函層122a之間形成過濾層124a。在一些實(shí)施例中，過濾層124a形成為避免或減少擴(kuò)散原子(諸如w、f或o)從功函層122a穿透至金屬填充層126a，或從金屬填充層126a穿透至功函層122a。擴(kuò)散原子包括來源于金屬填充層126a并且擴(kuò)散至功函層122a的金屬原子(諸如w)，或來源于金屬填充層126a或功函層122a(被氧化的)的前體的殘留物(諸如f或o)。因此，可以防止或減少閾值電壓偏移的問題產(chǎn)生。類似地，過濾層124b設(shè)置在金屬填充層126b和功函層122b之間，過濾層124c設(shè)置在金屬填充層126c和功函層122c之間，并且過濾層124d設(shè)置在金屬填充層126d和功函層122d之間。過濾層124b、124c和124d也形成為防止或減少擴(kuò)散原子的擴(kuò)散。
在一些實(shí)施例中，過濾層124a的材料與過濾層124b的材料相同，并且過濾層124c的材料與過濾層124d的材料相同。此外，在可選實(shí)施例中，過濾層124a、124b、124c和124d的材料相同。在可選實(shí)施例中，過濾層124a、124b、124c和124d的材料相同，并且功函層122a和122b的材料與過濾層124a、124b、124c和124d的材料相同，然而，功函層122c和122d的材料與過濾層124a、124b、124c和124d的材料不同。
在一些實(shí)施例中，過濾層124a、124b、124c和124d的材料相同，并且功函層122a和122b的材料與過濾層124a、124b、124c和124d的材料相同，然而，功函層122c和122d的材料與過濾層124a、124b、124c和124d的材料不同。此外，過濾層124a、124b、124c和124d的材料選自：當(dāng)過濾層124a、124b、124c和124d的厚度增加/減小時(shí)，幾乎不引起ulvtp-型finfet和svtp-型finfet的閾值電壓的變化，但是引起svtn-型finfet和ulvtn-型finfet的閾值電壓的減小/增加的材料。換句話說，過濾層124a、124b、124c和124d的材料選自：當(dāng)過濾層124a、124b、124c和124d的厚度增加/減小時(shí)，使得svtn-型finfet和ulvtn-型finfet的閾值電壓減小的程度多于ulvtp-型finfet和svtp-型finfet的閾值電壓值減小/增加的程度的材料。
在可選實(shí)施例中，過濾層124a、124b、124c和124d的材料相同，并且功函層122a和122b的材料與過濾層124a、124b、124c和124d的材料相同，然而，功函層122c和122d的材料與過濾層124a、124b、124c和124d的材料不同。過濾層124a、124b、124c和124d的材料選自：當(dāng)在過濾層124a、124b、124c和124d的形成之后實(shí)施的熱工藝的溫度增加/減小時(shí)，使得svtn-型finfet和ulvtn-型finfet的閾值電壓值減小/增加并且ulvtp-型finfet和svtp-型finfet的閾值電壓值增加/減小的材料。例如，熱工藝的溫度在從600℃至650℃的范圍內(nèi)。該熱工藝可以是在過濾層124a、124b、124c和124d的形成之后實(shí)施的任何熱工藝。在一些實(shí)施例中，熱工藝可以是自對準(zhǔn)硅化物工藝的步驟或自對準(zhǔn)鍺化物工藝的步驟。可選地，在自對準(zhǔn)硅化物工藝和自對準(zhǔn)鍺化物工藝之后實(shí)施熱工藝。
在一些實(shí)施例中，過濾層124a、124b、124c和124d的材料包括金屬氮化物(諸如tin)或含金屬氮化物的組合物(諸如tin-si3n4組合物，tsn)?？梢酝ㄟ^實(shí)施合適的工藝(諸如ald工藝、cvd工藝、pvd工藝、鍍工藝或它們的組合)形成過濾層124a、124b、124c和124d。過濾層124a、124b、124c和124d的厚度可以在從10埃至30埃的范圍內(nèi)。
在圖1中的步驟s26中并且如圖2f所示，通過實(shí)施蝕刻工藝部分地去除柵電極120a、120b、120c和120d以形成凹槽(未示出)。之后，在凹槽中填充蓋132a、132b、132c和132d。在一些實(shí)施例中，蓋132a、132b、132c和132d包括氮化硅、碳摻雜的氮化硅或它們的組合。在一些實(shí)施例中，通過實(shí)施沉積工藝(使用cvd、高密度等離子體(hdp)cvd、次大氣壓cvd(sacvd)、分子層沉積(mld)或其它合適的方法)以及實(shí)施cmp工藝形成蓋132a、132b、132c和132d。
如圖2f所示，因此，分別形成橫跨半導(dǎo)體鰭101a、101b、101c和101d的柵極堆疊件140a、140b、140c和140d。柵極堆疊件140a包括柵極介電層102a、柵電極120a、蓋132a和間隔件112a。柵電極120a包括功函層122a、過濾層124a和金屬填充層126a。應(yīng)該注意，以下參照柵極堆疊件140a的元件描述的細(xì)節(jié)也可以適用于柵極堆疊件140b、140c和140d的元件，并且因此省略了柵極堆疊件140b、140c和140d中的元件的描述。
在圖1中的步驟s28和s30中并且如圖2g所示，在襯底100上方形成另一介電層134。在介電層134、介電層116a和蝕刻停止層114a中形成接觸孔135。在一些實(shí)施例中，通過實(shí)施光刻工藝和蝕刻工藝形成接觸孔135。在一些實(shí)施例中，介電層134、116a可以包括相同的材料并且通過相同的形成工藝形成，但是本發(fā)明不限于此。在上述段落中已經(jīng)描述了材料和形成工藝，并且不在此處重復(fù)細(xì)節(jié)。
在圖1中的步驟s32中并且如圖2g所示，可以可選地通過自對準(zhǔn)硅化物(自對準(zhǔn)多晶硅化物)工藝在由接觸孔135暴露的應(yīng)變層130c上形成硅化物區(qū)域136。硅化物區(qū)域136包括硅化鈦、硅化鈷、硅化鎳、硅化鉑、硅化鉺或硅化鈀。在一些實(shí)施例中，如果襯底100包括ge，可以可選地通過自對準(zhǔn)鍺化物工藝在應(yīng)變層130c上形成鍺化物區(qū)域。在一些實(shí)施例中，鍺化物區(qū)域包括nige、ptge、tige2、coge2或pdge。在一些實(shí)施例中，自對準(zhǔn)硅化物(自對準(zhǔn)多晶硅化物)工藝和自對準(zhǔn)鍺化物工藝包括形成金屬層，實(shí)施第一熱工藝和去除剩余的金屬層。在可選實(shí)施例中，自對準(zhǔn)硅化物(自對準(zhǔn)多晶硅化物)工藝和自對準(zhǔn)鍺化物工藝還包括在去除剩余的金屬層的步驟之后實(shí)施第二熱工藝。在一些實(shí)施例中，可以選擇或控制第一熱工藝或/和第二熱工藝的溫度以調(diào)整區(qū)域r1中的ulvtp-型finfet、區(qū)域r2中的svtp-型finfet、區(qū)域r3中的svtn-型finfet和區(qū)域r4中的ulvtn-型finfet的閾值電壓值。
在圖1中的步驟s34中并且如圖2h所示，可以形成填充在接觸孔135中的導(dǎo)電材料(未示出)，以形成接觸件138。例如，導(dǎo)電材料可以包括金屬材料或合金。在一些實(shí)施例中，金屬材料包括銅、銅合金、鋁、鋁合金、鎢或它們的組合。在其它實(shí)施例中，接觸件138可以包括襯墊層、晶種層、粘合層、阻擋層等。之后，通過實(shí)施cmp工藝去除部分導(dǎo)電材料以暴露介電層134的頂面。在一些實(shí)施例中，接觸件138的頂面與介電層134的頂面共面。
在以上實(shí)施例中，可以通過控制或調(diào)整過濾層124a和124d的厚度或/和在過濾層124a和124d的形成之后實(shí)施的熱工藝的溫度設(shè)置在區(qū)域r1中形成的ulvtp-型finfet的閾值電壓值和在區(qū)域r4中形成的ulvtn-型finfet的閾值電壓值。通過第二注入工藝首先調(diào)整在區(qū)域r2中形成的svtp-型finfet的閾值電壓值，并且通過控制過濾層124b的厚度或/和在過濾層124b的形成之后實(shí)施的熱工藝的溫度進(jìn)一步調(diào)整。通過第一注入工藝首先調(diào)整在區(qū)域r3中形成的svtn-型finfet的閾值電壓值，并且通過控制過濾層124c的厚度或/和在過濾層124c的形成之后實(shí)施的熱工藝的溫度進(jìn)一步調(diào)整。
圖3a至圖3b是根據(jù)可選實(shí)施例的用于制造半導(dǎo)體器件的方法的截面圖。
在圖1中的步驟s12中并且如圖2a所示，在以上實(shí)施例中，用于閾值電壓值調(diào)整的離子注入工藝包括第一注入工藝和第二注入工藝。然而，如圖3a所示，在可選實(shí)施例中，離子注入工藝包括第一注入工藝、第二注入工藝和第三注入工藝。實(shí)施第三注入工藝以在半導(dǎo)體鰭101a的表面中形成摻雜區(qū)域103a。在一些實(shí)施例中，摻雜區(qū)域103a用p-型摻雜劑(諸如硼或bf2+)摻雜。換句話說，首先通過第三注入工藝調(diào)整將在區(qū)域r1中形成的ulvtp-型finfet的閾值電壓值，首先通過第二注入工藝調(diào)整將在區(qū)域r2中形成的svtp-型finfet的閾值電壓值，并且也首先通過第一注入工藝調(diào)整將在區(qū)域r3中形成的svtn-型finfet的閾值電壓值。
如圖3b所示，類似地，通過控制過濾層124a、124b、124c和124d的厚度或/和在過濾層124a、124b、124c和124d的形成之后實(shí)施的熱工藝的溫度調(diào)整ulvtp-型finfet、svtp-型finfet、svtn-型finfet和ulvtn-型finfet的閾值電壓值。
換句話說，在實(shí)施例中，區(qū)域r1中的ulvtp-型finfet的閾值電壓值首先通過第三注入工藝調(diào)整，并且通過然后控制或調(diào)整過濾層124a的厚度或/和在過濾層124a的形成之后實(shí)施的熱工藝的溫度調(diào)整。區(qū)域r2中的svtp-型finfet的閾值電壓值首先通過第二注入工藝調(diào)整，并且然后通過控制過濾層124b的厚度或/和在過濾層124b的形成之后實(shí)施的熱工藝的溫度調(diào)整。區(qū)域r3中的svtn-型finfet的閾值電壓值首先通過第一注入工藝調(diào)整，并且然后通過控制過濾層124c的厚度或/和在過濾層124c的形成之后實(shí)施的熱工藝的溫度調(diào)整。通過控制或調(diào)整過濾層124d的厚度或/和在過濾層124d的形成之后實(shí)施的熱工藝的溫度設(shè)置在區(qū)域r4中形成的ulvtn-型finfet的閾值電壓值。
在本發(fā)明的實(shí)施例中，過濾層形成在功函層和金屬填充層之間，并且用于避免或減少擴(kuò)散原子(諸如w、f或o)從功函層穿透至金屬填充層，或從金屬填充層穿透至功函層。因此，可以防止或減少閾值電壓偏移的問題產(chǎn)生。此外，在一些實(shí)施例中，通過實(shí)施離子注入工藝并且控制過濾層的厚度或/和在過濾層的形成之后實(shí)施的熱工藝的溫度調(diào)整finfet的閾值電壓值。在可選實(shí)施例中，通過控制過濾層的厚度或/和在過濾層的形成之后實(shí)施的熱工藝的溫度調(diào)整finfet的閾值電壓值。換句話說，可以通過描述的方法而沒有施加傳統(tǒng)的離子注入工藝調(diào)整finfet的閾值電壓值。
根據(jù)本發(fā)明的一些實(shí)施例，提供了鰭式場效應(yīng)晶體管(finfet)。finfet包括襯底、柵極堆疊件和應(yīng)變層。該襯底具有半導(dǎo)體鰭。柵極堆疊件設(shè)置為橫跨半導(dǎo)體鰭。柵極堆疊件包括柵極介電層、功函層和金屬填充層。柵極介電層設(shè)置在半導(dǎo)體鰭上。功函層設(shè)置在柵極介電層上。金屬填充層位于功函層上方。過濾層設(shè)置在功函層和金屬填充層之間以防止或減少擴(kuò)散原子的穿透。應(yīng)變層位于柵極堆疊件旁邊。過濾層的材料與功函層的材料和金屬填充層的材料不同。
在上述finfet中，其中，所述過濾層的材料包括金屬氮化物或含金屬氮化物的組合物。
在上述finfet中，其中，所述過濾層的材料包括金屬氮化物或含金屬氮化物的組合物，所述金屬氮化物包括tin，并且所述含金屬氮化物的組合物包括tin-si3n4組合物(tsn)。
在上述finfet中，其中，所述過濾層的材料選自：當(dāng)所述過濾層的厚度增加時(shí)，使得所述n-型finfet的閾值電壓值減小的材料。
在上述finfet中，其中，所述過濾層的材料選自：當(dāng)對所述過濾層實(shí)施的熱工藝的溫度增加時(shí)，使得所述n-型finfet的閾值電壓值減小的材料。
根據(jù)本發(fā)明的可選實(shí)施例，提供了鰭式場效應(yīng)晶體管(finfet)。finfet包括襯底、p-型finfet和n-型finfet。該襯底具有位于襯底的第一區(qū)域中的第一半導(dǎo)體鰭和位于襯底的第二區(qū)域中的第二半導(dǎo)體鰭。p-型finfet位于第一區(qū)域中并且包括第一柵極堆疊件和第一應(yīng)變層。第一柵極堆疊件橫跨第一半導(dǎo)體鰭并且包括位于第一功函層和第一金屬填充層之間的第一過濾層以防止或減少p-型finfet中的擴(kuò)散原子的穿透。第一應(yīng)變層位于第一柵極堆疊件旁邊。n-型finfet位于第二區(qū)域中并且包括第二柵極堆疊件和第二應(yīng)變層。第二柵極堆疊件橫跨第二半導(dǎo)體鰭并且包括位于第二功函層和第二金屬填充層之間的第二過濾層以防止或減少n-型finfet中的擴(kuò)散原子的穿透。第二應(yīng)變層位于第二柵極堆疊件旁邊。
在上述finfet中，其中，所述第一過濾層的材料與所述第二過濾層的材料相同。
在上述finfet中，其中，所述第一過濾層的材料與所述第二過濾層的材料相同，所述第一過濾層的材料和所述第二過濾層的材料與所述第一功函層的材料相同，但是與所述第二功函層的材料不同。
在上述finfet中，其中，所述第一過濾層的材料與所述第二過濾層的材料相同，所述第一過濾層的材料和所述第二過濾層的材料與所述第一功函層的材料相同，但是與所述第二功函層的材料不同，所述第一過濾層的材料和所述第二過濾層的材料選自：當(dāng)所述第一過濾層的厚度和所述第二過濾層的厚度增加時(shí)，使得所述n-型finfet的閾值電壓值減小的程度多于所述p-型finfet的閾值電壓值減小的程度的材料。
在上述finfet中，其中，所述第一過濾層的材料與所述第二過濾層的材料相同，所述第一過濾層的材料和所述第二過濾層的材料與所述第一功函層的材料相同，但是與所述第二功函層的材料不同，所述第一過濾層的材料和所述第二過濾層的材料選自：當(dāng)所述第一過濾層的厚度和所述第二過濾層的厚度減小時(shí)，使得所述n-型finfet的閾值電壓值增加的程度多于所述p-型finfet的閾值電壓值增加的程度的材料。
在上述finfet中，其中，所述第一過濾層的材料與所述第二過濾層的材料相同，所述第一過濾層的材料和所述第二過濾層的材料與所述第一功函層的材料相同，但是與所述第二功函層的材料不同，所述第一過濾層的材料和所述第二過濾層的材料選自：當(dāng)對所述第一過濾層和所述第二過濾層實(shí)施的熱工藝的溫度增加時(shí)，使得所述n-型finfet的閾值電壓值減小并且所述p-型finfet的閾值電壓值增加的材料。
在上述finfet中，其中，所述第一過濾層的材料和所述第二過濾層的材料包括金屬氮化物或含金屬氮化物的組合物。
在上述finfet中，其中，所述第一過濾層的材料和所述第二過濾層的材料包括金屬氮化物或含金屬氮化物的組合物，所述金屬氮化物包括tin，并且所述含金屬氮化物的組合物包括tin-si3n4組合物(tsn)。
根據(jù)本發(fā)明的又一可選實(shí)施例，提供了用于制造鰭式場效應(yīng)晶體管(finfet)的方法。該方法包括以下步驟。提供具有半導(dǎo)體鰭的襯底。形成橫跨半導(dǎo)體鰭的柵極堆疊件。在柵極堆疊件旁邊形成應(yīng)變層。柵極堆疊件的形成包括以下步驟。在半導(dǎo)體鰭上形成柵極介電層。在柵極介電層上形成功函層。在功函層上形成過濾層以防止或減少擴(kuò)散原子的穿透。在過濾層上形成金屬填充層。此外，過濾層的材料與金屬填充層的材料不同。
在上述方法中，還包括調(diào)整所述過濾層的厚度以控制所述finfet的閾值電壓值。
在上述方法中，還包括調(diào)整所述過濾層的厚度以控制所述finfet的閾值電壓值，還包括當(dāng)所述finfet是n-型finfet時(shí)，減小所述過濾層的厚度以增加所述finfet的閾值電壓值。
在上述方法中，還包括調(diào)整所述過濾層的厚度以控制所述finfet的閾值電壓值，還包括當(dāng)所述finfet是n-型finfet時(shí)，增加所述過濾層的厚度以減小所述finfet的閾值電壓值。
在上述方法中，還包括在形成所述過濾層之后，實(shí)施熱工藝，并且調(diào)整所述熱工藝的溫度以改變所述finfet的閾值電壓值。
在上述方法中，還包括在形成所述過濾層之后，實(shí)施熱工藝，并且調(diào)整所述熱工藝的溫度以改變所述finfet的閾值電壓值，還包括當(dāng)所述finfet是n-型finfet時(shí)，增加所述熱工藝的溫度以減小所述finfet的閾值電壓值，或當(dāng)所述finfet是p-型finfet時(shí)，以增加所述finfet的閾值電壓值。
在上述方法中，還包括在形成所述過濾層之后，實(shí)施熱工藝，并且調(diào)整所述熱工藝的溫度以改變所述finfet的閾值電壓值，還包括當(dāng)所述finfet是n-型finfet時(shí)，減小所述熱工藝的溫度以增加所述finfet的閾值電壓值，或當(dāng)所述finfet是p-型finfet時(shí)，以減小所述finfet的閾值電壓值。
上面概述了若干實(shí)施例的特征，使得本領(lǐng)域人員可以更好地理解本發(fā)明的方面。本領(lǐng)域人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改用于實(shí)施與本人所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。
- 還沒有人留言評論。精彩留言會獲得點(diǎn)贊！