本申請(qǐng)涉及半導(dǎo)體器件及其制造方法。

背景技術(shù)：

隨著半導(dǎo)體器件已經(jīng)被高度集成，要求在有限的面積上具有足夠電容的電容器。電容器的電容可與電極的表面面積和介電層的介電常數(shù)成比例，并且可與介電層的等效氧化物厚度成反比。因此，為了在有限的面積上提高電容器的電容，可形成三維電容器以增加電極的表面面積，可減少介電層的等效氧化物厚度，和/或可在電容器中采用具有高介電常數(shù)的介電層。

為了增加電極的表面面積，可增加下電極(或存儲(chǔ)電極)的高度，可采用半球形晶粒(hsg)增加下電極的有效表面面積，和/或一個(gè)圓筒存儲(chǔ)(ocs)電極的內(nèi)表面面積和外表面面積可用作下電極的表面面積。另外，具有高介電常數(shù)的介電層可包括金屬氧化物層(例如，tio2或ta2o5)或者具有鈣鈦礦結(jié)構(gòu)的鐵電物質(zhì)(例如，pbzrtio3(pzt)或basrtio3(bst))。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明構(gòu)思的實(shí)施例可提供包括具有穩(wěn)定結(jié)構(gòu)的電容器的半導(dǎo)體器件。

本發(fā)明構(gòu)思的實(shí)施例也可提供能最小化或防止工藝缺陷的半導(dǎo)體器件的方法。

在一些實(shí)施例中，制造半導(dǎo)體器件的方法可包括在基板的第一芯片區(qū)域和第二芯片區(qū)域上分別形成包括選擇元件的第一下結(jié)構(gòu)和第二下結(jié)構(gòu)、在第一下結(jié)構(gòu)和第二下結(jié)構(gòu)上分別形成第一模層和第二模層、在第一模層和第二模層上分別形成第一支撐層和第二支撐層、圖案化第一支撐層和第一模層以形成暴露第一下結(jié)構(gòu)的多個(gè)第一孔、在第一孔中分別形成第一下電極、通過選擇性地圖案化第一支撐層而保留第二支撐層而形成包括至少一個(gè)開口的支撐圖案、以及通過至少一個(gè)開口去除第一模層。支撐圖案的頂表面可設(shè)置在與第二支撐層的頂表面基本上相同的水平處。

在一些實(shí)施例中，制造半導(dǎo)體器件的方法可包括在基板的第一芯片區(qū)域和第二芯片區(qū)域的每一個(gè)上形成晶體管、在第一芯片區(qū)域和第二芯片區(qū)域上分別形成第一模層和第二模層、在第一模層和第二模層上分別形成第一支撐層和第二支撐層、形成穿透第一支撐層和第一模層以電連接到第一芯片區(qū)域的晶體管的第一下電極、以及選擇性地去除第一模層而保留第二模層。在去除第一模層時(shí)在第二模層中可形成凹陷區(qū)域。

在一些實(shí)施例中，半導(dǎo)體器件可包括基板、第一電容器、上支撐圖案、下模層和上支撐層，基板包括第一芯片區(qū)域和第二芯片區(qū)域，第一電容器包括二維地布置在第一芯片區(qū)域上的第一下電極、覆蓋第一下電極的表面的第一介電層和在第一介電層上的第一上電極，上支撐圖案聯(lián)接到第一下電極的側(cè)壁且包括至少一個(gè)開口，下模層設(shè)置在第二芯片區(qū)域上且包括第一凹陷區(qū)域，上支撐層在下模層上。上支撐圖案的頂表面可設(shè)置在與上支撐層的頂表面基本上相同的水平處。

附圖說明

本發(fā)明構(gòu)思通過考慮附圖和所附的詳細(xì)描述將變得更加明顯。

圖1是示出其上形成根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的半導(dǎo)體器件的晶片的平面圖。

圖2a是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在第一芯片區(qū)域上的半導(dǎo)體器件的平面圖。

圖2b是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在第二芯片區(qū)域上的半導(dǎo)體器件的平面圖。

圖3a是沿著圖2a的線i-i’截取的截面圖。

圖3b是沿著圖2b的線ii-ii’截取的截面圖。

圖4a、6a、8a和10a是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例在第一芯片區(qū)域上制造半導(dǎo)體器件的方法的平面圖。

圖4b、6b、8b和10b是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例在第二芯片區(qū)域上制造半導(dǎo)體器件的方法的平面圖。

圖5a、7a、9a和11a分別是沿著圖4a、6a、8a和10a的線i-i’截取的截面圖。

圖12a是對(duì)應(yīng)于圖2a的線i-i’的截面圖。

圖5b、7b、9b和11b分別是沿著圖4b、6b、8b和10b的線ii-ii’截取的截面圖。

圖12b是對(duì)應(yīng)于圖2b的線ii-ii’的截面圖。

圖13a是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在第一芯片區(qū)域上的半導(dǎo)體器件的平面圖。

圖13b是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在第二芯片區(qū)域上的半導(dǎo)體器件的平面圖。

圖14a是沿著圖13a的線i-i’截取的截面圖。

圖14b是沿著圖13b的線ii-ii’截取的截面圖。

圖15a和17a是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例在第一芯片區(qū)域上制造半導(dǎo)體器件的方法的平面圖。

圖15b和17b是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例在第二芯片區(qū)域上制造半導(dǎo)體器件的方法的平面圖。

圖16a和18a分別是沿著圖15a和17a的線i-i’截取的截面圖。

圖16b和18b分別是沿著圖15b和17b的線ii-ii’截取的截面圖。

具體實(shí)施方式

圖1是示出其上形成根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的半導(dǎo)體器件的晶片的平面圖。圖2a是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在第一芯片區(qū)域上的半導(dǎo)體器件的平面圖。圖2b是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在第二芯片區(qū)域上的半導(dǎo)體器件的平面圖。圖3a是沿著圖2a的線i-i’截取的截面圖。圖3b是沿著圖2b的線ii-ii’截取的截面圖。

參見圖1、2a、2b、3a和3b，可提供包括第一芯片區(qū)域nd和第二芯片區(qū)域ud的基板100。基板100可為硅基板、鍺基板、和/或硅鍺基板。例如，圖1所示的基板100可為硅晶片。

第二芯片區(qū)域ud可設(shè)置在基板100的邊緣上。第二芯片區(qū)域ud可以是其上可不完全地形成半導(dǎo)體器件的區(qū)域。因此，第二芯片區(qū)域ud可通過隨后的切割工藝去除。另一方面，第一芯片區(qū)域nd可由第二芯片區(qū)域ud圍繞。第一芯片區(qū)域nd可以是其上可有效地形成半導(dǎo)體器件的區(qū)域。因此，第一芯片區(qū)域nd可通過隨后的切割工藝形成半導(dǎo)體芯片。

第一單元區(qū)域cra可提供在第一芯片區(qū)域nd之一上，并且第二單元區(qū)域crb可提供在第二芯片區(qū)域ud之一上。在下文，將主要描述第一單元區(qū)域cra。

再一次參見圖2a和3a，第一下結(jié)構(gòu)lsa可設(shè)置在基板100上。第一下結(jié)構(gòu)lsa可包括用作選擇元件的晶體管。下面將詳細(xì)描述第一下結(jié)構(gòu)lsa。

器件隔離層102可提供在基板100中以限定有源區(qū)域act。例如，器件隔離層102可包括硅氧化物層、硅氮化物層和/或硅氮氧化物層的至少一個(gè)。有源區(qū)域act的每一個(gè)可具有條形，并且當(dāng)從平面圖上看時(shí)可具有在第三方向d3上的長(zhǎng)軸。第三方向d3可交叉第一方向d1和第二方向d2。第一、第二和第三方向d1、d2和d3可平行于基板100的頂表面，并且第二方向d2可交叉第一方向d1。

柵極線gl可提供在基板100中以交叉有源區(qū)域act。柵極線gl可在第二方向d2上延伸，并且可沿著第一方向d1布置。柵極線gl可埋設(shè)在基板100中。柵極線gl可包括導(dǎo)電材料。例如，柵極線gl可包括摻雜半導(dǎo)體材料(例如，摻雜硅或摻雜鍺)、導(dǎo)電金屬氮化物(例如，鈦氮化物或鉭氮化物)、金屬(例如，鎢、鈦或鉭)和/或金屬-半導(dǎo)體化合物(例如，鎢硅化物、鈷硅化物或鈦硅化物)的至少一個(gè)。

柵極絕緣圖案104可設(shè)置在柵極線gl的每一個(gè)和有源區(qū)域act之間以及在柵極線gl的每一個(gè)和器件隔離層102之間。例如，柵極絕緣圖案104可包括硅氧化物、硅氮化物或硅氮氧化物的至少一個(gè)。

第一蓋圖案108可分別提供在柵極線gl的頂表面上。第一蓋圖案108的頂表面與基板100的頂表面可基本上共面。例如，第一蓋圖案108可包括硅氧化物、硅氮化物和/或硅氮氧化物的至少一個(gè)。在一些實(shí)施例中，第一蓋圖案108的每一個(gè)的底表面可與柵極絕緣圖案104的每一個(gè)的頂表面接觸，并且第一蓋圖案108的每一個(gè)的兩個(gè)側(cè)壁可與有源區(qū)域act和/或器件隔離層102接觸。在一些實(shí)施例中，柵極絕緣圖案104可在第一蓋圖案108和有源區(qū)域act之間和/或在第一蓋圖案108和器件隔離層102之間延伸。在此情況下，第一蓋圖案108可包括硅氮化物，并且柵極絕緣圖案104可包括硅氧化物。這里，第一蓋圖案108和有源區(qū)域act之間的柵極絕緣圖案104可用作在第一蓋圖案108和有源區(qū)域act之間緩沖的緩沖物。

第一摻雜區(qū)域sd1和第二摻雜區(qū)域sd2可提供在有源區(qū)域act的每一個(gè)中。在有源區(qū)域act的每一個(gè)中，第二摻雜區(qū)域sd2可以彼此間隔開并且第一摻雜區(qū)域sd1夾置在其間。第一摻雜區(qū)域sd1可設(shè)置在彼此相鄰的一對(duì)柵極線gl之間的有源區(qū)域act中。第二摻雜區(qū)域sd2可分別設(shè)置在該對(duì)柵極線gl兩側(cè)的有源區(qū)域act中。換言之，第二摻雜區(qū)域sd2可以彼此間隔開并且成對(duì)柵極線gl夾置在其間。在基板100中，第一摻雜區(qū)域sd1可比第二摻雜區(qū)域sd2深。第一摻雜區(qū)域sd1可具有與第二摻雜區(qū)域sd2相同的導(dǎo)電類型。

第一焊盤122和第二焊盤124可設(shè)置在基板100上。第一焊盤122可連接到第一摻雜區(qū)域sd1，并且第二焊盤124可分別連接到第二摻雜區(qū)域sd2。第一焊盤122和第二焊盤124可包括導(dǎo)電材料，例如，摻雜有摻雜劑的多晶硅和/或摻雜有摻雜劑的單晶硅。第一層間絕緣層126可提供在基板100上以覆蓋第一焊盤122和第二焊盤124。第一層間絕緣層126可包括硅氧化物層、硅氮化物層或硅氮氧化物層的至少一個(gè)。

位線bl可提供在第一層間絕緣層126上。位線bl可在第一方向d1上延伸且可沿著第二方向d2布置。位線bl的每一個(gè)可通過位線接觸132電連接到第一摻雜區(qū)域sd1。位線接觸132可穿透第一層間絕緣層126以連接到第一焊盤122。例如，位線bl可包括摻雜半導(dǎo)體材料(例如，摻雜硅或摻雜鍺)、導(dǎo)電金屬氮化物(例如，鈦氮化物或鉭氮化物)、金屬(例如，鎢、鈦或鉭)和/或金屬-半導(dǎo)體化合物(例如，鎢硅化物、鈷硅化物或鈦硅化物)的至少一個(gè)。位線接觸132可包括與位線bl相同的材料。

第二蓋圖案142可分別提供在位線bl的頂表面上。例如，第二蓋圖案142可包括硅氮化物、硅氧化物和/或硅氮氧化物的至少一個(gè)。位線間隔物144可提供在每個(gè)位線bl的兩個(gè)側(cè)壁上。例如，位線間隔物144可包括硅氮化物、硅氧化物或硅氮氧化物的至少一個(gè)。第二層間絕緣層136可提供在第一層間絕緣層126上以覆蓋位線bl、第二蓋圖案142和位線間隔物144。第二層間絕緣層136可包括例如硅氧化物層。另外，埋入接觸134可穿透第二和第一層間絕緣層136和126以分別連接到第二焊盤124。埋入接觸134可包括導(dǎo)電材料，如摻雜的硅和/或金屬。

連接焊盤(landingpad)lp可提供在第二層間絕緣層136上以分別連接到埋入接觸134。連接焊盤lp可二維地布置在第二層間絕緣層136上。當(dāng)從平面圖上看時(shí)，連接焊盤lp的尺寸可大于埋入接觸134的尺寸。當(dāng)從平面圖上看時(shí)，連接焊盤lp可分別與埋入接觸134部分地交疊。然而，連接焊盤lp的二維布置與埋入接觸134的二維布置可不一致。

連接焊盤lp可包括導(dǎo)電材料。例如，連接焊盤lp可包括摻雜半導(dǎo)體材料(例如，摻雜硅或摻雜鍺)、導(dǎo)電金屬氮化物(例如，鈦氮化物或鉭氮化物)、金屬(例如，鎢、鈦或鉭)和/或金屬-半導(dǎo)體化合物(例如，鎢硅化物、鈷硅化物或鈦硅化物)的至少一個(gè)。

絕緣圖案146可設(shè)置在第二層間絕緣層136上以填充連接焊盤lp之間的空間。絕緣圖案146可包括硅氧化物、硅氮化物和/或硅氮氧化物的至少一個(gè)。

第一蝕刻停止圖案212a可設(shè)置在連接焊盤lp上。電容器的第一下電極270a可分別設(shè)置在連接焊盤lp上。第一下電極270a可穿透第一蝕刻停止圖案212a以分別與連接焊盤lp接觸。電容器可包括第一下電極270a、第一介電層280a和第一上電極290a。第一下電極270a可電連接到第一下結(jié)構(gòu)lsa的選擇元件(例如，晶體管)。在一些實(shí)施例中，第一下電極270a可通過連接焊盤lp和埋入接觸134分別電連接到第二摻雜區(qū)域sd2。

如圖2a所示，當(dāng)從平面圖上看時(shí)，第一下電極270a可沿著第一方向d1和第二方向d2二維地布置。第一下電極270a的布置可對(duì)應(yīng)于連接焊盤lp的布置。在一些實(shí)施例中，構(gòu)成彼此相鄰兩列的第一下電極270a可沿著第一方向d1布置成z字型。

第一下電極270a的每一個(gè)可具有圓柱形狀，具有底部和從底部的邊緣垂直延伸的側(cè)壁部分。第一下電極270a的底部和側(cè)壁部分可具有基本上相同的厚度。在一些實(shí)施例中，即使在附圖中沒有示出，第一下電極270a也可具有柱形。第一下電極270a的頂表面可彼此基本上共面。第一下電極270a的平面直徑可彼此基本上相等。

第一下電極270a可包括金屬材料、金屬氮化物、金屬硅化物、導(dǎo)電貴金屬氧化物或?qū)щ娧趸锏闹辽僖粋€(gè)。例如，第一下電極270a可包括高熔點(diǎn)金屬(例如，鈷、鈦、鎳、鎢或鉬)、金屬氮化物(例如，鈦氮化物(tin)、鈦硅氮化物(tisin)、鈦鋁氮化物(tialn)、鉭氮化物(tan)、鉭硅氮化物(tasin)、鉭鋁氮化物(taaln)和/或鎢氮化物(wn))、貴金屬(例如，鉑(pt)、釕(ru)或銥(ir))、導(dǎo)電貴金屬氧化物(例如，pto、ruo2或iro2)和/或?qū)щ娧趸?例如，srruo3(sro)、(ba,sr)ruo3(bsro)、caruo3(cro)或lsco)的至少一個(gè)。

因?yàn)殡娙萜鞯碾娙菖c第一下電極270a的表面面積成比例，所以可增加第一下電極270a的高度來增加第一下電極270a在有限面積上的表面面積。因此，第一下電極270a的高寬比(例如，高度與寬度的比)可隨著電容器電容的增加而增加。為了防止具有較大高度的第一下電極270a的翹曲或傾斜，下和上支撐圖案232和252可提供為橫向支撐第一下電極270a。下和上支撐圖案232和252的每一個(gè)可聯(lián)接到第一下電極270a的側(cè)壁的部分。下和上支撐圖案232和252可設(shè)置在彼此不同的水平處。同時(shí)，下和上支撐圖案232和252的垂直高度可進(jìn)行各種調(diào)整。在本發(fā)明構(gòu)思的一些實(shí)施例中，示出支撐第一下電極270a的兩個(gè)支撐圖案為示例。在一些實(shí)施例中，隨著第一下電極270a高寬比的增加可提供三個(gè)或更多個(gè)支撐圖案。

下支撐圖案232可連接到第一下電極270a的側(cè)壁的下部且可具有下開口。上支撐圖案252可連接到第一下電極270a的側(cè)壁的上部且可具有上開口251。下開口和上開口251從平面圖上看可具有條形、矩形形狀或線性形狀。

在一些實(shí)施例中，當(dāng)從平面圖上看時(shí)，上開口251與下開口可基本上交疊。換言之，當(dāng)從平面圖上看時(shí)，下和上支撐圖案232和252可基本上彼此交疊。下開口的最小寬度可大于第一下電極270a之間的距離，并且上開口251的最小寬度也可大于第一下電極270a之間的距離。

下支撐圖案232的厚度可與上支撐圖案252的厚度不同。例如，下支撐圖案232可薄于上支撐圖案252。在某些實(shí)施例中，下支撐圖案232的厚度可基本上等于上支撐圖案252的厚度。在一些實(shí)施例中，下支撐圖案232的厚度可在約至約的范圍，并且上支撐圖案252的厚度可在約至約的范圍。下和上支撐圖案232和252可包括sin、sicn、tao和/或tio2的至少一個(gè)。

基本上具有均勻厚度的第一介電層280a可提供在多個(gè)第一下電極270a的表面上。另外，具有基本上均勻厚度的第一介電層280a也可提供在下和上支撐圖案232和252的表面上。在一些實(shí)施例中，第一介電層280a可包括包含金屬氧化物(例如，hfo2、zro2、al2o3、la2o3、ta2o3或tio2)和/或具有鈣鈦礦結(jié)構(gòu)的介電材料(例如，srtio3(sto)、(ba,sr)tio3(bst)、batio3、pzt或plzt)的至少一個(gè)的單層或者多層結(jié)構(gòu)。第一介電層280a的厚度可在約至約的范圍。

第一上電極290a可提供在第一介電層280a上以覆蓋多個(gè)第一下電極270a。另外，第一上電極290a可填充第一下電極270a具有圓柱形狀的內(nèi)部空間。第一上電極290a可包括摻雜有摻雜劑的硅、金屬材料、金屬氮化物、導(dǎo)電貴金屬氧化物、導(dǎo)電氧化物和/或金屬硅化物的至少一個(gè)。例如，第一上電極290a可包括高熔點(diǎn)金屬(例如，鈷、鈦、鎳、鎢或鉬)、金屬氮化物(例如，鈦氮化物(tin)、鈦硅氮化物(tisin)、鈦鋁氮化物(tialn)、鉭氮化物(tan)、鉭硅氮化物(tasin)、鉭鋁氮化物(taaln)或鎢氮化物(wn))、貴金屬(例如，鉑(pt)、釕(ru)或銥(ir))、導(dǎo)電貴金屬氧化物(例如，pto、ruo2或iro2)和/或?qū)щ娧趸?例如，srruo3(sro)、(ba,sr)ruo3(bsro)、caruo3(cro)或lsco)的至少一個(gè)。

在下文，將主要描述第二芯片區(qū)域ud的第二單元區(qū)域crb。參見圖2b和3b，第二下結(jié)構(gòu)lsb可設(shè)置在基板100上。第二下結(jié)構(gòu)lsb可包括對(duì)應(yīng)于選擇元件的晶體管，并且可以與上面參考圖2a和3a描述的第一下結(jié)構(gòu)lsa相同。

第二蝕刻停止圖案212b和第二下電極270b可設(shè)置在第二下結(jié)構(gòu)lsb上。第二下電極270b的結(jié)構(gòu)、布置和材料可以與上面描述的第一下電極270a相同。然而，第二下電極270b的至少一個(gè)可以與第二下結(jié)構(gòu)lsb的連接焊盤lp垂直地間隔開。例如，第二下電極270b之一可以與對(duì)應(yīng)的一個(gè)連接焊盤lp垂直地間隔開第一長(zhǎng)度l1，并且第二下電極270b的另一個(gè)可以與對(duì)應(yīng)的一個(gè)連接焊盤lp垂直地間隔開第二長(zhǎng)度l2。長(zhǎng)度l1和l2可彼此不同。例如，長(zhǎng)度l1和l2可隨著距第二單元區(qū)域crb中心的橫向距離的增加而依次增加。換言之，長(zhǎng)度l1和l2可隨著距稍后描述的凹陷區(qū)域225和245的距離的減小而依次增加。

第二下支撐層230b和第二上支撐層250b可提供為橫向支撐第二下電極270b。第二下支撐層230b可設(shè)置在與上面描述的下支撐圖案232基本上相同的水平處，并且第二上支撐層250b可設(shè)置在與上面描述的上支撐圖案252基本上相同的水平處。特別是，第二上支撐層250b的頂表面的高度(或水平)可以與上支撐圖案252的頂表面基本上相同。

第二下和上支撐層230b和250b可沒有開口，與下和上支撐圖案232和252不同。換言之，第二下電極270b可簡(jiǎn)單地穿過在平面圖中廣泛伸展的第二上和下支撐層250b和230b。

第二下模層220b可設(shè)置在第二下結(jié)構(gòu)lsb和第二下支撐層230b之間，并且第二上模層240b可設(shè)置在第二下支撐層230b和第二上支撐層250b之間。第二下和上模層220b和240b可圍繞第二下電極270b的外側(cè)壁。第二下和上模層220b和240b可包括硅氧化物層、晶體硅層、非晶硅層、摻雜硅層、硅鍺層和/或碳基材料層的至少一個(gè)。

在一些實(shí)施例中，晶片邊緣的第二芯片區(qū)域ud上發(fā)生的工藝缺陷可能多于第一芯片區(qū)域nd上發(fā)生的工藝缺陷。因此，當(dāng)?shù)诙码姌O270b形成在第二芯片區(qū)域ud上時(shí)，第二下電極270b可能沒有正常地固定，而是可傾斜或移動(dòng)到另一個(gè)區(qū)域，因此在相鄰于第二芯片區(qū)域ud的第一芯片區(qū)域nd上導(dǎo)致缺陷。然而，根據(jù)本發(fā)明的一些實(shí)施例，第二下電極270b可由第二下和上支撐層230b和250b以及第二下和上模層220b和240b固定，因此防止這些缺陷。

第二下模層220b可包括下凹陷區(qū)域225，并且第二上模層240b可包括上凹陷區(qū)域245。下和上凹陷區(qū)域225和245可具有朝著第二單元區(qū)域crb的中心橫向凹陷的形狀。第二下模層220b的厚度可大于第二上模層240b的厚度，并且因此下凹陷區(qū)域225的橫向凹陷深度可大于上凹陷區(qū)域245的橫向凹陷深度。

第二介電層280b可提供在多個(gè)第二下電極270b的內(nèi)側(cè)壁上，并且可具有基本上均勻的厚度。另外，第二介電層280b可覆蓋第二上支撐層250b的頂表面。第二介電層280b可以包括與第一介電層280a相同的材料。第二上電極290b可提供在第二介電層280b上以覆蓋多個(gè)第二下電極270b的內(nèi)側(cè)壁。第二上電極290b可以包括與第一上電極290a相同的材料。

第二介電層280b和第二上電極290b可順序地設(shè)置在下和上凹陷區(qū)域225和245的每一個(gè)中以填充下和上凹陷區(qū)域225和245的每一個(gè)。

圖4a、6a、8a和10a是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例在第一芯片區(qū)域nd制造半導(dǎo)體器件的方法的平面圖。圖4b、6b、8b和10b是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例在第二芯片區(qū)域ud上制造半導(dǎo)體器件的方法的平面圖。圖5a、7a、9a和11a分別是沿著圖4a、6a、8a和10a的線i-i’截取的截面圖。圖12a是對(duì)應(yīng)于圖2a的線i-i’的截面圖。圖5b、7b、9b和11b分別是沿著圖4b、6b、8b和10b的線ii-ii’截取的截面圖。圖12b是對(duì)應(yīng)于圖2b的線ii-ii’的截面圖。

參見圖4a、4b、5a和5b，可提供包括第一芯片區(qū)域nd和第二芯片區(qū)域ud的基板100。第一單元區(qū)域cra可提供在第一芯片區(qū)域nd的任何一個(gè)上，并且第二單元區(qū)域crb可提供在第二芯片區(qū)域ud的任何一個(gè)上。首先，在下文主要描述第一單元區(qū)域cra。

參見圖4a和5a，第一下結(jié)構(gòu)lsa可形成在基板100上。具體而言，器件隔離層102可形成在基板100中以在第一單元區(qū)域cra中限定有源區(qū)域act。在一些實(shí)施例中，器件隔離層102可采用淺溝槽隔離(sti)技術(shù)形成。器件隔離層102可由硅氮化物層、硅氧化物層和/或硅氮氧化物層的至少一個(gè)形成。

交叉有源區(qū)域act的柵極線gl可形成在基板100中。柵極絕緣圖案104可形成在柵極線gl和有源區(qū)域act之間以及在器件隔離層102和柵極線gl之間。第一蓋圖案108可分別形成在柵極線gl的頂表面上。形成柵極線gl和柵極絕緣圖案104可包括圖案化基板100和器件隔離層102以形成具有在第二方向d2上延伸的線形狀的溝槽，形成覆蓋溝槽的內(nèi)表面的柵極絕緣層，在柵極絕緣層上形成第一導(dǎo)電層以填充溝槽，以及蝕刻第一導(dǎo)電層。柵極線gl的頂表面可低于溝槽的頂端。形成第一蓋圖案108可包括在柵極線gl上形成填充溝槽的第一蓋層，以及平坦化第一蓋層直至暴露基板100的頂表面。

可以在有源區(qū)域act上執(zhí)行離子注入工藝以在有源區(qū)域act的每一個(gè)中形成第一摻雜區(qū)域sd1和第二摻雜區(qū)域sd2。在有源區(qū)域act的每一個(gè)中，第二摻雜區(qū)域sd2可以彼此間隔開并且第一摻雜區(qū)域sd1夾置在其間。在一些實(shí)施例中，第一和第二摻雜區(qū)域sd1和sd2可摻雜有n型摻雜劑。在一些實(shí)施例中，在基板100中，第一摻雜區(qū)域sd1可比第二摻雜區(qū)域sd2深。

摻雜有摻雜劑的多晶硅層、摻雜有摻雜劑的單晶硅層、或?qū)щ妼涌尚纬稍诨?00上，然后可以被圖案化以形成第一焊盤122和第二焊盤124。第一焊盤122可分別連接到第一摻雜區(qū)域sd1，并且第二焊盤124可分別連接到第二摻雜區(qū)域sd2。

第一層間絕緣層126可形成在第一和第二焊盤122和124以及基板100上。第一層間絕緣層126可采用化學(xué)氣相沉積(cvd)工藝形成。第一層間絕緣層126可包括硅氧化物層、硅氮化物層和/或硅氮氧化物層的至少一個(gè)。

位線接觸孔可形成為穿過第一層間絕緣層126。位線接觸孔可分別暴露第一焊盤122。第二導(dǎo)電層可形成在第一層間絕緣層126上以填充位線接觸孔。第二導(dǎo)電層可包括導(dǎo)電材料，如金屬和/或摻雜半導(dǎo)體材料。第二蓋層可形成在第二導(dǎo)電層上。例如，第二蓋層可包括硅氮化物層、硅氧化物層和/或硅氮氧化物層的至少一個(gè)。第二蓋層和第二導(dǎo)電層可被圖案化以形成位線bl和分別設(shè)置在位線bl上的第二蓋圖案142。另外，位線接觸132可分別形成在位線接觸孔中。在一些實(shí)施例中，位線接觸132可分別對(duì)應(yīng)于第二導(dǎo)電層的填充位線接觸孔的部分。間隔物層可共形地形成在第一層間絕緣層126、位線bl和第二蓋圖案142上，并且可在間隔物層上執(zhí)行各向異性蝕刻工藝以在位線bl的每一個(gè)的兩個(gè)側(cè)壁上形成位線間隔物144。位線間隔物144可包括硅氮化物、硅氧化物和/或硅氮氧化物的至少一個(gè)。

第二層間絕緣層136可形成在第一層間絕緣層126上。第二層間絕緣層136可采用cvd工藝形成。例如，第二層間絕緣層136可包括硅氧化物層、硅氮化物層和/或硅氮氧化物層的至少一個(gè)。埋入接觸孔可形成為穿透第二層間絕緣層136和第一層間絕緣層126。埋入接觸孔可分別暴露第二焊盤124。第三導(dǎo)電層可設(shè)置在第二層間絕緣層136上以填充埋入接觸孔，并且可在第三導(dǎo)電層上執(zhí)行平坦化工藝直至暴露第二層間絕緣層136的頂表面，因此分別在埋入接觸孔中形成埋入接觸134。

絕緣層可形成在第二層間絕緣層136上。絕緣層可包括硅氧化物層、硅氮化物層和/或硅氮氧化物層的至少一個(gè)。絕緣層可被圖案化以形成包括連接焊盤孔的絕緣圖案146。連接焊盤lp可通過用導(dǎo)電材料填充連接焊盤孔而分別形成在連接焊盤孔中。連接焊盤lp可分別與埋入接觸134接觸。連接焊盤lp可分別通過埋入接觸134電連接到第二摻雜區(qū)域sd2。

第一蝕刻停止層210a、第一下模層220a、第一下支撐層230a、第一上模層240a和第一上支撐層250a可順序形成在絕緣圖案146和連接焊盤lp上。

第一蝕刻停止層210a可由相對(duì)于絕緣圖案146和第一下模層220a具有蝕刻選擇性的材料形成。例如，第一蝕刻停止層210a可由硅氮化物層和/或硅氮氧化物層形成。

例如，第一下模層220a可以由硅氧化物層、晶體硅層、非晶硅層、摻雜硅層、硅鍺層和/或碳基材料層的至少一個(gè)形成。第一下模層220a可采用沉積工藝?yán)鏲vd工藝或物理氣相沉積(pvd)工藝形成。

第一下支撐層230a可由相對(duì)于第一下和上模層220a和240a具有蝕刻選擇性的材料形成。例如，第一下支撐層230a可由sin、sicn、tao和/或tio2的至少一個(gè)形成。第一下支撐層230a可具有約至約的厚度。

第一上模層240a可以由與第一下模層220a相同的材料形成，并且可以由與第一下模層220a相同的方法形成。在一些實(shí)施例中，第一上模層240a可以具有與第一下模層220a基本上相同的厚度，或者可薄于第一下模層220a。

第一上支撐層250a可以由與第一下支撐層230a相同的材料形成，并且可以由與第一下支撐層230a相同的方法形成。第一上支撐層250a可以具有與第一下支撐層230a基本上相同的厚度，或者可厚于第一下支撐層230a。例如，第一上支撐層250a可以具有約至約的厚度。

另一方面，參見圖4b和5b，第二下結(jié)構(gòu)lsb可形成在第二單元區(qū)域crb的基板100上。第二下結(jié)構(gòu)lsb可以通過與參考圖4a和5a描述的第一下結(jié)構(gòu)lsa相同的工藝形成。第二下結(jié)構(gòu)lsb和第一下結(jié)構(gòu)lsa可同時(shí)形成。

第二蝕刻停止層210b、第二下模層220b、第二下支撐層230b、第二上模層240b和第二上支撐層250b可順序地形成在第二下結(jié)構(gòu)lsb的絕緣圖案146上。層210b、220b、230b、240b和250b可分別與參考圖4a和5a描述的第一蝕刻停止層210a、第一下模層220a、第一下支撐層230a、第一上模層240a和第一上支撐層250a同時(shí)形成。

參見圖6a、6b、7a和7b，第一掩模圖案260a和第二掩模圖案260b可分別形成在第一上支撐層250a和第二上支撐層250b上。第一掩模圖案260a可具有限定稍后描述的第一下電極孔ha的第一開口opa。第二掩模圖案260b可具有限定稍后描述的第二下電極孔hb的第二開口opb。第一和第二掩模圖案260a和260b可由在形成第一和第二下電極孔ha和hb的各向異性蝕刻工藝期間相對(duì)于模層220a、220b、240a和240b以及支撐層230a、230b、250a和250b具有蝕刻選擇性的材料形成。例如，第一和第二掩模圖案260a和260b可包括多晶硅。

第一和第二開口opa和opb可布置為構(gòu)成從平面圖上看平行于對(duì)角線方向(即，第三方向d3)的多個(gè)線。換言之，第一開口opa(或第二開口opb)可布置為構(gòu)成平行于第一方向d1的列，并且構(gòu)成彼此相鄰兩列的第一開口opa(或第二開口opb)可沿著第一方向d1布置成z字型。

下面將描述根據(jù)一些實(shí)施例的形成第一和第二掩模圖案260a和260b的方法。掩模層可以形成在第一和第二上支撐層250a和250b上。在第二方向d2上延伸的第一間隔物線(未示出)可形成在掩模層上，并且在第三方向d3上延伸的第二間隔物線(未示出)可形成在第一間隔物線和掩模層上。第一間隔物線和第二間隔物線可通過雙圖案化技術(shù)(dpt)形成。掩模層可采用第一和第二間隔物線作為蝕刻掩模而蝕刻以形成第一和第二掩模圖案260a和260b。然而，本發(fā)明構(gòu)思的實(shí)施例不限于此。第一和第二掩模圖案260a和260b可采用其它各種方法的至少一個(gè)形成。

參見圖8a、8b、9a和9b，支撐層230a、230b、250a和250b以及模層220a、220b、240a和240b可采用第一和第二掩模圖案260a和260b被各向異性蝕刻。因此，第一下電極孔ha可形成為穿過第一上和下支撐層250a和230a以及第一上和下模層240a和220a，并且第二下電極孔hb可形成為穿過第二上和下支撐層250b和230b以及第二上和下模層240b和220b。當(dāng)形成第一和第二下電極孔ha和hb時(shí)，第一和第二蝕刻停止層210a和210b也可通過過蝕刻(over-etching)而蝕刻。因此，可形成第一和第二蝕刻停止圖案212a(圖11a)和212b(圖11b)。第一和第二下電極孔ha和hb可以被二維地布置為對(duì)應(yīng)于第一和第二開口opa和opb。

第一下電極孔ha可分別暴露第一下結(jié)構(gòu)lsa的連接焊盤lp。另一方面，第二芯片區(qū)域ud可以在晶片的邊緣上，并且因此各向異性蝕刻工藝可能在第二芯片區(qū)域ud上執(zhí)行不充分。結(jié)果，第二下電極孔hb的一個(gè)或一些可能不暴露第二下結(jié)構(gòu)lsb的對(duì)應(yīng)的連接焊盤lp。例如，第二下電極孔hb之一的底表面可以與對(duì)應(yīng)的連接焊盤lp垂直地間隔開第一長(zhǎng)度l1，并且第二下電極孔hb的另一個(gè)的底表面可以與對(duì)應(yīng)的連接焊盤lp垂直地間隔開第二長(zhǎng)度l2。長(zhǎng)度l1和l2可以隨著距第二單元區(qū)域crb中心的橫向距離的增加而依次增加。這可能是因?yàn)槲g刻率可以隨著距中心的橫向距離的增加而逐步減小。

保留在上支撐層250a和250b上的第一和第二掩模圖案260a和260b可以在形成第一和第二下電極孔ha和hb之后去除。

參見圖10a、10b、11a和11b，第一下電極270a和第二下電極270b可分別形成在第一下電極孔ha和第二下電極孔hb中。形成第一和第二下電極270a和270b可包括在第一和第二下電極孔ha和hb中沉積第四導(dǎo)電層，以及平坦化第四導(dǎo)電層直至暴露第一和第二上支撐層250a和250b的頂表面。

第四導(dǎo)電層可采用具有良好臺(tái)階覆蓋特性的層形成技術(shù)沉積，例如cvd工藝或原子層沉積(ald)工藝。在一些實(shí)施例中，第四導(dǎo)電層的厚度可小于第一和第二下電極孔ha和hb的每一個(gè)的寬度的一半。在此情況下，在沉積第四導(dǎo)電層后，犧牲層(未示出)可另外形成在第四導(dǎo)電層上以完全填充第一和第二下電極孔ha和hb。第四導(dǎo)電層可包括摻雜硅、金屬材料、金屬氮化物、金屬硅化物、導(dǎo)電貴金屬氧化物和/或?qū)щ娧趸锏闹辽僖粋€(gè)。

第四導(dǎo)電層的平坦化工藝可包括化學(xué)機(jī)械拋光(cmp)工藝或干性回蝕刻工藝。具有圓柱形狀的第一和第二下電極270a和270b可通過平坦化工藝形成。第一和第二下電極270a和270b的頂表面可以與第一和第二上支撐層250a和250b的頂表面基本上共面。

接下來，第三掩模圖案265a和第四掩模圖案265b可分別形成在第一上支撐層250a和第二上支撐層250b上。第三掩模圖案265a可具有形成下和上支撐圖案232和252的第三開口。然而，第四掩模圖案265b可完全覆蓋第二上支撐層250b的頂表面而沒有開口。

第一上和下支撐層250a和230a可利用第三掩模圖案265a被順序圖案化以形成上和下支撐圖案252和232。由于第三掩模圖案265a的第三開口，上支撐圖案252可具有上開口251，并且下支撐圖案232可具有下開口。下開口和上開口251從平面圖上看可具有條形、矩形形狀和/或線形狀。當(dāng)圖案化第一上和下支撐層250a和230a時(shí)，也可蝕刻第一上模層240a的一部分。另外，第一下和上模層220a和240a的部分可通過下開口和上開口251暴露。

在下和上支撐圖案232和252形成在第一芯片區(qū)域nd上時(shí)，第二芯片區(qū)域ud的第二下和上支撐層230b和250b可受第四掩模圖案265b保護(hù)。因此，第二下和上支撐層230b和250b可在平面圖上廣泛伸展，并且第二下和上模層220b和240b可不暴露到外面。

參見圖2a、2b、12a和12b，可去除留下的第三和第四掩模圖案265a和265b，然后可去除第一上和下模層240a和220a。

去除第一上和下模層240a和220a的工藝可采用濕蝕刻工藝進(jìn)行。在一些實(shí)施例中，當(dāng)?shù)谝簧虾拖履?40a和220a由硅氧化物層形成時(shí)，可執(zhí)行采用鱟試劑(limulusamoebocytelysate(lal))溶液的濕蝕刻工藝以去除第一上和下模層240a和220a。在一些實(shí)施例中，當(dāng)?shù)谝簧虾拖履?40a和220a由半導(dǎo)體基材料形成時(shí)，濕蝕刻工藝的蝕刻溶液可包括氫氧化鉀(koh)、氫氧化銨(nh4oh)、氫氧化鈉(naoh)和/或四甲基氫氧化銨(tmah)。

蝕刻溶液可通過上支撐圖案252的上開口251和下支撐圖案242的下開口提供，因此完全去除第一下和上模層220a和240a。因?yàn)榈谝幌潞蜕夏?20a和240a被去除，所以第一下電極270a的側(cè)壁可暴露。下和上支撐圖案232和252可防止具有高的高寬比的第一下電極270a傾斜。

另一方面，第二下和上模層220b和240b可在濕蝕刻工藝期間被第二下和上支撐層230b和250b保護(hù)。因此，第二下和上模層220b和240b可分別保留在第二下和上支撐層230b和250b下面。

然而，蝕刻溶液可從相鄰于第二芯片區(qū)域ud的第一芯片區(qū)域nd橫向穿透第二下和上模層220b和240b，因此蝕刻第二下和上模層220b和240b的部分。換言之，在濕蝕刻工藝期間，下凹陷區(qū)域225和上凹陷區(qū)域245可分別形成在第二下模層220b和第二上模層240b中。下凹陷區(qū)域225的橫向凹陷深度可大于上凹陷區(qū)域245的橫向凹陷深度。

在一些實(shí)施例中，設(shè)置在與上支撐圖案252相同水平處的第二上支撐層250b可照樣保留在第二芯片區(qū)域ud上。因此，可不發(fā)生第一和第二芯片區(qū)域nd和ud之間的高度差，并且因此在后續(xù)工藝(例如，在上電極上形成金屬互連層的工藝)中可防止或避免工藝缺陷。

另外，因?yàn)榈谒难谀D案265b防止第二下和上支撐層230b和250b被圖案化，所以第二下和上模層220b和240b可保留在第二芯片區(qū)域ud上，與第一芯片區(qū)域nd不同。留下的第二下和上模層220b和240b可改善第二芯片區(qū)域ud的結(jié)構(gòu)穩(wěn)定性，并且因此能防止第二下電極270b傾斜或移動(dòng)到與其相鄰的第一芯片區(qū)域nd中。

再一次參見圖2a、2b、3a和3b，第一介電層280a和第一上電極290a可順序形成在第一下電極270a上。第二介電層280b和第二上電極290b可順序形成在第二下電極270b上。第一和第二介電層280a和280b可同時(shí)形成。第一和第二介電層280a和280b可形成為一體。第一和第二上電極290a和290b可同時(shí)形成。

第一和第二介電層280a和280b以及第一和第二上電極290a和290b可采用具有良好臺(tái)階覆蓋性的層形成技術(shù)形成，例如，cvd工藝和/或ald工藝。

第一和第二介電層280a和280b可由包括金屬氧化物或具有鈣鈦礦結(jié)構(gòu)的介電材料的至少一個(gè)的單層或多層形成。第一和第二上電極290a和290b可由摻雜硅、金屬材料、金屬氮化物、金屬硅化物、導(dǎo)電貴金屬氧化物和/或?qū)щ娧趸锏闹辽僖粋€(gè)形成。

因?yàn)榈诙殡妼?80b和第二上電極290b采用具有良好臺(tái)階覆蓋性的層形成技術(shù)形成，所以第二介電層280b和第二上電極290b可順序形成在下和上凹陷區(qū)域225和245的每一個(gè)中以填充下和上凹陷區(qū)域225和245的每一個(gè)。

圖13a是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在第一芯片區(qū)域上的半導(dǎo)體器件的平面圖。圖13b是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在第二芯片區(qū)域上的半導(dǎo)體器件的平面圖。圖14a是沿著圖13a的線i-i’截取的截面圖。圖14b是沿著圖13b的線ii-ii’截取的截面圖。在本實(shí)施例中，為了說明容易和方便的目的，將省略或簡(jiǎn)要地提及與圖2a、2b、3a和3b的實(shí)施例相同的技術(shù)特征的描述。換言之，下面將主要描述本實(shí)施例與圖2a、2b、3a和3b的實(shí)施例之間的差別。

圖13a和13b所示的第一芯片區(qū)域nd的第一下結(jié)構(gòu)lsa和電容器可以與上面參考圖2a和3a描述的相同。另一方面，參見圖13b和14b，圖2b和3b的第二下電極270b可從第二芯片區(qū)域ud省略。因此，第二介電層280b和第二上電極290b可順序覆蓋第二芯片區(qū)域ud上的第二上支撐層250b的頂表面。

圖15a和17a是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例在第一芯片區(qū)域上制造半導(dǎo)體器件的方法的平面圖。圖15b和17b是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例在第二芯片區(qū)域上制造半導(dǎo)體器件的方法的平面圖。圖16a和18a分別是沿著圖15a和17a的線i-i’截取的截面圖。圖16b和18b分別是沿著圖15b和17b的線ii-ii’截取的截面圖。在本實(shí)施例中，為了說明上容易和便利的目的，將省略或簡(jiǎn)要地提及與圖4a至12a和圖4b至12b的實(shí)施例相同的技術(shù)特征的描述。換言之，下面將主要描述本實(shí)施例與圖4a至12a和4b至12b的實(shí)施例之間的差別。

參見圖15a、15b、16a和16b，第一掩模圖案260a和第二掩模圖案260b可形成在圖4a、4b、5a和5b的所得結(jié)構(gòu)上。第一掩模圖案260a可與參考圖4a和5a描述的相同。然而，第二掩模圖案260b可不包括開口，而是可完全覆蓋第二上支撐層250b的頂表面。因此，第一下電極孔ha(見圖8a和9a)可形成在第一芯片區(qū)域nd上，但是第二下電極孔hb可不形成在第二芯片區(qū)域ud上。這可能是因?yàn)榈诙谀D案260b可保護(hù)第二上支撐層250b免于形成下電極孔的蝕刻工藝。

參見圖17a、17b、18a和18b，第一下電極270a可分別形成在第一下電極孔ha中。此時(shí)，下電極可不形成在第二芯片區(qū)域ud上。

接下來，第三掩模圖案265a和第四掩模圖案265b可分別形成在第一和第二上支撐層250a和250b上。第三和第四掩模圖案265a和265b可與參考圖10a、10b、11a和11b描述的相同。

隨后，第一上和下支撐層250a和230a可采用第三掩模圖案265a作為蝕刻掩模而被順序地圖案化以形成下和上支撐圖案232和252。然而，第二芯片區(qū)域ud的第二上和下支撐層250b和230b可被第四掩模圖案265b保護(hù)。

再一次參見圖13a、13b、14a和14b，第一下和上模層220a和240a可以被完全去除。同時(shí)，下和上凹陷區(qū)域225和245可分別形成在第二下和上模層220b和240b中。接下來，第一和第二介電層280a和280b以及第一和第二上電極290a和290b可以被順序地形成。

根據(jù)本實(shí)施例，設(shè)置在與上支撐圖案252相同水平處的第二上支撐層250b可保留在第二芯片區(qū)域ud上。因此，第一和第二芯片區(qū)域nd和ud之間的高度差可不發(fā)生。另外，第二掩模圖案260b可防止下電極形成在第二芯片區(qū)域ud上。因此，能防止下電極引起的工藝缺陷發(fā)生在第二芯片區(qū)域ud上。

根據(jù)本發(fā)明的一些實(shí)施例，能減少或者防止可能發(fā)生在晶片邊緣上的高度差。另外，能減少或防止可能發(fā)生在晶片邊緣上的工藝缺陷。結(jié)果，可能發(fā)生在電容器形成工藝和隨后工藝上的缺陷可以被減少或防止以提高半導(dǎo)體器件的產(chǎn)率。

盡管已經(jīng)參考示例性實(shí)施例描述了本發(fā)明構(gòu)思，但是本領(lǐng)域的技術(shù)人員應(yīng)理解，在不脫離本發(fā)明構(gòu)思的精神和范圍的情況下可進(jìn)行各種變化和修改。因此，應(yīng)理解上面的實(shí)施例不是限制性的，而是說明性的。因此，本發(fā)明構(gòu)思的范圍由所附權(quán)利要求及其等同物的最寬允許解釋來確定，而不應(yīng)被前面的描述而局限或限制。

本申請(qǐng)要求于2015年10月13日提交韓國知識(shí)產(chǎn)權(quán)局的韓國專利申請(qǐng)第10-2015-0143020的優(yōu)先權(quán)，其公開內(nèi)容通過全文引用結(jié)合于此。