本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種測試器件。

背景技術(shù)：

從半導(dǎo)體單晶片到最終成品，半導(dǎo)體器件的生產(chǎn)包括數(shù)十甚至上百道工序。為了確保所生產(chǎn)的半導(dǎo)體器件性能合格、穩(wěn)定可靠，半導(dǎo)體器件制造工藝除了包括形成半導(dǎo)體器件的生產(chǎn)工序，還包括對所形成半導(dǎo)體器件進(jìn)行檢測的測試工藝。

晶圓接收測試(Wafer Acceptance Test,WAT)是對特定的測試結(jié)構(gòu)(Testkey)進(jìn)行電學(xué)性能測試，根據(jù)測試結(jié)構(gòu)的測試結(jié)果，反映生產(chǎn)工序的是否正常，以及生產(chǎn)工序的穩(wěn)定性。

晶圓上形成有數(shù)量眾多的芯片，芯片之間留有空隙，形成切割道。隨著芯片面積縮小，晶圓上芯片的密度隨之增大。芯片間切割道所造成的面積損失也越來越可觀。切割道寬度過大，造成了晶圓面積的浪費(fèi)，影響了晶圓上芯片密度的提高。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問題是提供一種測試器件，以節(jié)省晶圓面積。

為解決上述問題，本發(fā)明提供一種測試器件，包括：

襯底；位于所述襯底上的測試結(jié)構(gòu)；位于所述襯底上的多個連接線結(jié)構(gòu)，與所述測試結(jié)構(gòu)相連；位于所述襯底上的多個連接墊結(jié)構(gòu)，所述連接墊結(jié)構(gòu)包括至少一個導(dǎo)電層和連接插塞，所述導(dǎo)電層位于所述連接線結(jié)構(gòu)的上方，通過所述連接插塞與所述連接線結(jié)構(gòu)相連，且在平行襯底表面的平面內(nèi)所述導(dǎo)電層與和所述連接線結(jié)構(gòu)的投影具有重疊區(qū)域。

可選的，所述連接線結(jié)構(gòu)包括一個導(dǎo)電線或多個相互并聯(lián)的導(dǎo)電線。

可選的，所述連接墊結(jié)構(gòu)還包括：導(dǎo)電線段，所述導(dǎo)電線段位于相鄰導(dǎo)電層之間或者導(dǎo)電層下方；所述連接線結(jié)構(gòu)包括導(dǎo)電線，所述導(dǎo)電線與所述導(dǎo)電線段位于同層。

可選的，所述連接線結(jié)構(gòu)為一根導(dǎo)電線，所述導(dǎo)電線與所述導(dǎo)電線段位于同層。

可選的，所述連接線結(jié)構(gòu)為相互并聯(lián)且位于不同層的多個導(dǎo)電線；所述導(dǎo)電線段的數(shù)量為多個，且多個導(dǎo)電線段位于不同層；所述導(dǎo)電線與對應(yīng)所述導(dǎo)電線段位于同層。

可選的，所述連接線結(jié)構(gòu)包括相互并聯(lián)的第一導(dǎo)電線和和位于所述第一導(dǎo)電線上的第二導(dǎo)電線；所述連接墊結(jié)構(gòu)包括第一導(dǎo)電線段和位于所述第一導(dǎo)電線段上的第二導(dǎo)電線段；所述第一導(dǎo)電線與所述第一導(dǎo)電線段位于同層；所述第二導(dǎo)電線與所述第二導(dǎo)電線段位于同層。

可選的，所述襯底包括用于形成所述測試器件的測試區(qū)以及用于形成芯片的器件區(qū)；所述器件區(qū)的襯底上具有柵電極；所述連接線結(jié)構(gòu)包括導(dǎo)電線，所述導(dǎo)電線與所述柵電極位于同層。

可選的，所述連接線結(jié)構(gòu)為相互并聯(lián)且位于不同層的多個導(dǎo)電線；所述柵電極的數(shù)量為多個，且多個所述柵電極位于不同層；所述導(dǎo)電線與對應(yīng)的所述柵電極位于同層。

可選的，所述連接線結(jié)構(gòu)包括相互并聯(lián)的第一導(dǎo)電線和位于所述第一導(dǎo)電線上的第二導(dǎo)電線；所述器件區(qū)的襯底上具有第一柵電極和位于第一柵電極上的第二柵電極；所述第一導(dǎo)電線與所述第一柵電極位于同層；所述第二導(dǎo)電線與所述第二柵電極位于同層。

可選的，所述連接線結(jié)構(gòu)為相互并聯(lián)且位于不同層的多個導(dǎo)電線；所述連接墊結(jié)構(gòu)還包括導(dǎo)電線段，所述導(dǎo)電線段與所述柵電極位于不同層；所述導(dǎo)電線與對應(yīng)的所述導(dǎo)電線段位于同層，或者所述導(dǎo)電線與對應(yīng)的所述柵電極位于同層。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明通過在平行襯底表面的平面內(nèi)，所述連接線結(jié)構(gòu)的投影和所述導(dǎo)電層的投影部分或者全部重疊，從而避免在所述連接墊結(jié)構(gòu)兩側(cè)設(shè)置連接線結(jié)構(gòu)。所以連接墊結(jié)構(gòu)兩側(cè)的切割道無需包括用于設(shè)置連接線結(jié)構(gòu)的區(qū)域，能夠減小切割道的寬度，從而減小所述測試器件占用晶圓的面積，節(jié)省晶圓面積。

附圖說明

圖1是一種測試器件的俯視結(jié)構(gòu)示意圖；

圖2是本發(fā)明測試器件第一實(shí)施例的俯視結(jié)構(gòu)示意圖；

圖3是圖2所示實(shí)施例中連接墊結(jié)構(gòu)的俯視放大圖；

圖4是圖3所示實(shí)施例中沿AA線的剖視結(jié)構(gòu)示意圖；

圖5是本發(fā)明測試器件第二實(shí)施例的剖面結(jié)構(gòu)示意圖；

圖6是本發(fā)明測試器件第三實(shí)施例的剖面結(jié)構(gòu)示意圖；

圖7是本發(fā)明測試器件第四實(shí)施例中連接墊結(jié)構(gòu)的俯視放大圖；

圖8是圖7所示實(shí)施例中沿BB線的剖視結(jié)構(gòu)示意圖；

圖9是圖7所示實(shí)施例中沿CC線的剖視結(jié)構(gòu)示意圖；

圖10是本發(fā)明測試器件第五實(shí)施例的剖面結(jié)構(gòu)示意圖。

具體實(shí)施方式

由背景技術(shù)可知，現(xiàn)有技術(shù)中存在切割道寬度過大的問題?，F(xiàn)結(jié)合現(xiàn)有技術(shù)中測試結(jié)構(gòu)分析切割道寬度過大問題的原因：

參考圖1，示出了一種測試器件的俯視結(jié)構(gòu)示意圖。

所述測試結(jié)構(gòu)包括：

襯底(圖中未示出)；位于所述襯底上的測試結(jié)構(gòu)10；位于所述襯底上的多個連接墊結(jié)構(gòu)11；位于襯底上的多個連接線結(jié)構(gòu)12，所述連接線結(jié)構(gòu)12用于連接所述測試結(jié)構(gòu)10和所述連接墊結(jié)構(gòu)11。

所述測試結(jié)構(gòu)與芯片同樣形成于晶圓上，因此測試結(jié)構(gòu)兩側(cè)也留有空隙，形成有切割道。如圖1所示，所述連接線結(jié)構(gòu)12位于測試結(jié)構(gòu)10和所述連接墊結(jié)構(gòu)11的兩側(cè)，因此切割道不僅需要包括用于進(jìn)行切割工藝的區(qū)域，還包括用于設(shè)置連接線結(jié)構(gòu)12的區(qū)域，所以所述切割道的寬度較大。所述切割道較大的寬度，造成了晶圓面積的浪費(fèi)的問題，影響了晶圓上芯片密度的提高。

為解決所述技術(shù)問題，本發(fā)明提供一種測試器件包括：

襯底；位于所述襯底上的測試結(jié)構(gòu)；位于所述襯底上的多個連接線結(jié)構(gòu)，與所述測試結(jié)構(gòu)相連；位于所述襯底上的多個連接墊結(jié)構(gòu)，所述連接墊結(jié)構(gòu)包括至少一個導(dǎo)電層和連接插塞，所述導(dǎo)電層位于所述連接線結(jié)構(gòu)的上方，通過所述連接插塞與所述連接線結(jié)構(gòu)相連，且在平行襯底表面的平面內(nèi)所述導(dǎo)電層與和所述連接線結(jié)構(gòu)的投影具有重疊區(qū)域。

本發(fā)明通過在平行襯底表面的平面內(nèi)，所述連接線結(jié)構(gòu)的投影和所述導(dǎo)電層的投影部分或者全部重疊，從而避免在所述連接墊結(jié)構(gòu)兩側(cè)設(shè)置連接線結(jié)構(gòu)。所以連接墊結(jié)構(gòu)兩側(cè)的切割道無需包括用于設(shè)置連接線結(jié)構(gòu)的區(qū)域，能夠減小切割道的寬度，從而減小所述測試器件占用晶圓的面積，節(jié)省晶圓面積。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

參考圖2至圖4，示出了本發(fā)明測試器件第一實(shí)施例的結(jié)構(gòu)示意圖。

其中圖2是所述測試器件的俯視結(jié)構(gòu)示意圖，圖3是上圖2中連接墊結(jié)構(gòu)130的俯視放大圖，圖4是圖3中沿AA線的剖視結(jié)構(gòu)示意圖。

所述測試器件包括：襯底100；位于所述襯底100上的測試結(jié)構(gòu)110；位于所述襯底100上的多個連接線結(jié)構(gòu)120，與所述測試結(jié)構(gòu)110相連；位于所述襯底100上的多個連接墊結(jié)構(gòu)130，所述連接墊結(jié)構(gòu)130包括至少一個導(dǎo)電層131和連接插塞132，所述導(dǎo)電層131位于所述連接線結(jié)構(gòu)120的上方，通過所述連接插塞132與所述連接線結(jié)構(gòu)120相連，且在平行襯底100表面的平面內(nèi)所述導(dǎo)電層131與和所述連接線結(jié)構(gòu)120的投影具有重疊區(qū)域。

如圖4所示，所述襯底100用于提供工藝操作平臺。

具體的，本實(shí)施例中，所述襯底100的材料為單晶硅。在本發(fā)明其他實(shí)施例中，所述襯底的材料還可以選自多晶硅、非晶硅、鍺、砷化鎵或鍺硅的其他半導(dǎo)體材料。此外，所述襯底還可以是具有外延層或外延層上的硅結(jié)構(gòu)。

所述測試結(jié)構(gòu)110用于與探針卡上的探針實(shí)現(xiàn)電連接以進(jìn)行測試。

具體的，本實(shí)施例中，所述測試結(jié)構(gòu)110用于進(jìn)行晶圓接收測試，所述測試結(jié)構(gòu)110與襯底100上其他區(qū)域內(nèi)芯片的半導(dǎo)體器件同時形成，以反映生產(chǎn)工序是否正常進(jìn)行以及生產(chǎn)工序的穩(wěn)定性。

需要說明的是，如圖2所示，所述測試結(jié)構(gòu)110上具有多個連接點(diǎn)(圖中未標(biāo)示)。所述連接點(diǎn)用于實(shí)現(xiàn)所述測試結(jié)構(gòu)110內(nèi)部電路與外部電路之間的電連接。本實(shí)施例中，所述測試結(jié)構(gòu)110上具有5個連接點(diǎn)。

所述連接線結(jié)構(gòu)120用于實(shí)現(xiàn)所述測試結(jié)構(gòu)110和外部電路的電連接。

具體的，所述連接線結(jié)構(gòu)120包括一個導(dǎo)線或多個相互并聯(lián)的導(dǎo)線。本實(shí)施例中，所述連接線結(jié)構(gòu)120與所述測試結(jié)構(gòu)110的連接點(diǎn)一一對應(yīng)相連，以實(shí)現(xiàn)所述測試結(jié)構(gòu)110內(nèi)部電路與外部電路之間的電連接。所以所述連接線結(jié)構(gòu)120的數(shù)量與所述測試結(jié)構(gòu)110上連接點(diǎn)的數(shù)量相等。

具體的，所述測試結(jié)構(gòu)110上具有5個連接點(diǎn)，因此本實(shí)施例中所述連接線結(jié)構(gòu)120的數(shù)量為5個。

所述連接墊結(jié)構(gòu)130用于與探針卡上的探針接觸以進(jìn)行測試。

所述連接墊結(jié)構(gòu)130包括至少一個導(dǎo)電層131和連接插塞132。所述導(dǎo)電層131位于所述連接線結(jié)構(gòu)120的上方，通過所述連接插塞132實(shí)現(xiàn)與所述連接線結(jié)構(gòu)110相連。

在平行襯底100表面的平面內(nèi)，所述導(dǎo)電層131與和所述連接線結(jié)構(gòu)120的投影具有重疊區(qū)域，也就是說，所述連接線結(jié)構(gòu)120從所述導(dǎo)電層131和所述襯底100之間的區(qū)域穿過。與在所述連接墊結(jié)構(gòu)兩側(cè)設(shè)置連接線結(jié)構(gòu)的技術(shù)方案相比，在垂直所述連接線結(jié)構(gòu)120延伸方向上，本發(fā)明測試器件的尺寸更小，所述測試器件占用晶圓的面積更??；而且位于連接墊結(jié)構(gòu)130兩側(cè)的切割道內(nèi)無需設(shè)置連接線結(jié)構(gòu)110，所以切割道的寬度更小，從而也有利于節(jié)省晶圓面積。

具體的，如圖4所示，所述連接墊結(jié)構(gòu)130還包括：導(dǎo)電線段133，所述導(dǎo)電線段133位于所述導(dǎo)電層131下方，或者相鄰導(dǎo)電層131之間。所述連接線結(jié)構(gòu)包括導(dǎo)電線121，所述導(dǎo)電線121與所述導(dǎo)電線段133位于同層。

本實(shí)施例中，所述連接墊結(jié)構(gòu)130包括多個導(dǎo)電層131。所述導(dǎo)電線段133位于相鄰導(dǎo)電層131之間。具體的，所述連接墊結(jié)構(gòu)130內(nèi)具有4個導(dǎo)電層131，所述導(dǎo)電線段133位于最靠近所述襯底100的導(dǎo)電層131和次靠近所述襯底100的導(dǎo)電層131之間。

所述連接墊結(jié)構(gòu)130還包括多個導(dǎo)電插塞134，分別位于相鄰導(dǎo)電層131之間以及所述導(dǎo)電層131和導(dǎo)電線段133之間。位于相鄰導(dǎo)電層131之間的導(dǎo)電插塞134用于實(shí)現(xiàn)相鄰導(dǎo)電層131之間的電連接；位于所述導(dǎo)電層131和導(dǎo)電線段133之間的導(dǎo)電插塞134用于實(shí)現(xiàn)所述導(dǎo)電層131和導(dǎo)電線段133之間的電連接。

所述導(dǎo)電線121與所述導(dǎo)電線段133位于同層，且通過所述連接插塞132實(shí)現(xiàn)與相鄰導(dǎo)電層131之間的電連接。所以所述導(dǎo)電線121通過所述連接插塞132以及導(dǎo)電層131和所述導(dǎo)電插塞134實(shí)現(xiàn)與最遠(yuǎn)離襯底100的導(dǎo)電層131之間的電連接。在進(jìn)行測試過程中，探針與最遠(yuǎn)離襯底100的導(dǎo)電層131相接觸，通過所述導(dǎo)電層131、導(dǎo)電插塞134以及連接插塞132實(shí)現(xiàn)與所述導(dǎo)電線121之間的連接，進(jìn)而實(shí)現(xiàn)與測試結(jié)構(gòu)110的電連接。

需要說明的是，所述導(dǎo)電線121與所述導(dǎo)電線段133位于同層，也就是說，所述導(dǎo)電線121和所述導(dǎo)電線段133材料相同，并且在形成所述測試器件時，所述導(dǎo)電線121和所述導(dǎo)電線段133通過同一工藝過程形成。

參考圖5，示出了本發(fā)明測試器件第二實(shí)施例的結(jié)構(gòu)示意圖。

需要說明的是，圖5是第一實(shí)施例中圖4所對應(yīng)的剖面結(jié)構(gòu)示意圖。

本實(shí)施例中，所述連接線結(jié)構(gòu)220為相互并聯(lián)且位于不同層的多個導(dǎo)電線。具體的，所述連接線結(jié)構(gòu)220包括第一導(dǎo)電線221和位于所述第一導(dǎo)電線221上的第二導(dǎo)電線222，即所述第二導(dǎo)電線222位于所述第一導(dǎo)電線221遠(yuǎn)離所述襯底220的一側(cè)。

所述連接線結(jié)構(gòu)220還包括并聯(lián)插塞223，所述并聯(lián)插塞223位于所述第一導(dǎo)電線221和所述第二導(dǎo)電線222之間，實(shí)現(xiàn)所述第一導(dǎo)電線221和所述第二導(dǎo)電線222之間的并聯(lián)。需要說明的是，本實(shí)施例中，所述連接線結(jié)構(gòu)220內(nèi)包括2個導(dǎo)電線的做法僅為一示例。本發(fā)明其他實(shí)施例中，所述連接線結(jié)構(gòu)還可以包括多個導(dǎo)電線。采用多個導(dǎo)電線構(gòu)成所述連接線結(jié)構(gòu)的做法，有利于減小所述連接線結(jié)構(gòu)的電阻，有利于所述測試器件的性能的提高。

所述連接墊結(jié)構(gòu)230包括多個導(dǎo)電線段233，且多個導(dǎo)電線段233位于不同層。具體的，所述連接墊結(jié)構(gòu)230包括位于所述襯底200和所述導(dǎo)電層231之間的第一導(dǎo)電線段233a和位于所述第一導(dǎo)電線段233a上的第二導(dǎo)電線段233b。也就是說，所述第二導(dǎo)電線段233b位于所述第一導(dǎo)電線段233a遠(yuǎn)離襯底200的一側(cè)。

所述導(dǎo)電線與對應(yīng)導(dǎo)電線段位于同層。在垂直襯底200表面的平面內(nèi)所述導(dǎo)電線與對應(yīng)導(dǎo)電線段的投影重疊，即所述導(dǎo)電線到所述襯底200表面的距離與對應(yīng)導(dǎo)電線段到所述襯底200表面的距離相等。

本實(shí)施例中，最靠近所述襯底200的所述第一導(dǎo)電線221和最靠近所述襯底200的所述第一導(dǎo)電線段223a位于同層，次靠近所述襯底200的所述第二導(dǎo)電線222和次靠近所述襯底200所述第二導(dǎo)電線段223b位于同層。

需要說明的是，所述導(dǎo)電線與對應(yīng)導(dǎo)電線段位于同層，也就是說，所述導(dǎo)電線與對應(yīng)導(dǎo)電線段材料相同，并且在形成所述測試器件時，所述導(dǎo)電線與對應(yīng)導(dǎo)電線段通過同一工藝過程形成。

具體的，所述第一導(dǎo)電線221和所述第一導(dǎo)電線段233a材料相同，且通過同一工藝過程形成；所述第二導(dǎo)電線222和所述第二導(dǎo)電線段233b材料相同，且通過同一工藝過程形成。

參考圖6，示出了本發(fā)明測試器件第三實(shí)施例的結(jié)構(gòu)示意圖。

本實(shí)施例與前述實(shí)施例相同之處，本發(fā)明在此不再贅述。本實(shí)施例中與前述實(shí)施例不同之處在于，所述襯底300包括用于形成所述測試器件的測試區(qū)301以及用于形成芯片的器件區(qū)(圖中未示出)；所述器件區(qū)的襯底上具有柵電極(圖中未示出)

需要說明的是，圖6中僅示出所述襯底300測試區(qū)301的結(jié)構(gòu)示意圖。

所述連接線結(jié)構(gòu)包括導(dǎo)電線，所述導(dǎo)電線與所述柵電極位于同層。本實(shí)施例中，所述連接線結(jié)構(gòu)為1個導(dǎo)電線321，所述導(dǎo)電線321與所述柵電極位于同層。

需要說明的是，所述導(dǎo)電線321與所述柵電極位于同層，也就是說，所述導(dǎo)電線321與所述柵電極材料相同，并且在形成所述測試器件和所述芯片時，所述導(dǎo)電線321與所述柵電極通過同一工藝過程形成。

參考圖7至圖9，示出了本發(fā)明測試器件第四實(shí)施例的結(jié)構(gòu)示意圖。其中圖8是圖7中沿BB線的剖視結(jié)構(gòu)示意圖，圖9是圖7中沿CC線的剖視結(jié)構(gòu)示意圖。

需要說明的是，圖7至圖9中僅示出了所述襯底400測試區(qū)的結(jié)構(gòu)示意圖。

本實(shí)施例中，器件區(qū)襯底上所述柵電極的數(shù)量為多個，且多個所述柵電極位于不同層。所以所述連接線結(jié)構(gòu)420為相互并聯(lián)的多個導(dǎo)電線；且所述導(dǎo)電線與對應(yīng)的所述柵電極位于同層。

具體的，所述器件區(qū)襯底400上具有第一柵電極和位于所述第一柵電極上的第二柵電極。所以如圖8所示，所述連接線結(jié)構(gòu)420包括第一導(dǎo)電線421和位于所述第一導(dǎo)電線421上的第二導(dǎo)電線422。所述第一導(dǎo)電線421與所述第一柵電極位于同層；所述第二導(dǎo)電線422與所述第二柵電極位于同層。

需要說明的是，所述第一導(dǎo)電線421與所述第一柵電極位于同層；所述第二導(dǎo)電線422與所述第二柵電極位于同層。所以所述第一導(dǎo)電線421與所述第一柵電極材料相同，且通過同一工藝過程形成；所述第二導(dǎo)電線422與所述第二柵電極材料相同，且通過同一工藝過程形成。

本實(shí)施例中，所述第一柵電極位于所述襯底400表面，所述第二柵電極位于所述第一柵電極上；所以所述第一導(dǎo)電線421位于所述襯底400表面，所述第二導(dǎo)電線422位于所述第一導(dǎo)電線421上。所述連接插塞432位于所述第二導(dǎo)電線422和最靠近所述襯底400的導(dǎo)電層431之間，實(shí)現(xiàn)所述連接線結(jié)構(gòu)420和所述連接墊結(jié)構(gòu)430之間的連接。

需要說明的是，如圖9所示，所述連接線結(jié)構(gòu)還包括多個并聯(lián)插塞423和第三導(dǎo)電線424。所述第三導(dǎo)電線424通過所述并聯(lián)插塞423分別與所第一導(dǎo)電線421和所述第二導(dǎo)電線422實(shí)現(xiàn)電連接，也就是說，所述第一導(dǎo)電線421和所述第二導(dǎo)電線422通過所述并聯(lián)插塞423和所述第三導(dǎo)電線424實(shí)現(xiàn)并聯(lián)。

參考圖10，示出了本發(fā)明測試器件第五實(shí)施例的結(jié)構(gòu)示意圖。

本實(shí)施例與前述實(shí)施例相同之處，本發(fā)明在此不再贅述。本實(shí)施例與前述實(shí)施例不同之處在于，所述連接墊結(jié)構(gòu)530還包括導(dǎo)電線段533，所述導(dǎo)電線段533與所述柵電極位于不同層。所述連接線結(jié)構(gòu)520為相互并聯(lián)且位于不同層的多個導(dǎo)電線，所述導(dǎo)電線與對應(yīng)的導(dǎo)電線段位于同層，或者所述導(dǎo)電線與對應(yīng)的所述柵電極位于同層。

本實(shí)施例中，所述導(dǎo)電線段533位于所述導(dǎo)電層531下，且通過所述導(dǎo)電插塞534與所述導(dǎo)電層531實(shí)現(xiàn)連接。而且所述導(dǎo)電線段533與所述襯底500之間的距離大于所述柵電極與所述襯底500的距離。本實(shí)施例中，所述襯底500上還形成有介質(zhì)層，用于實(shí)現(xiàn)半導(dǎo)體結(jié)構(gòu)之間的電隔離。所述導(dǎo)電線段533和所述柵電極位于所述介質(zhì)層內(nèi)。所以，所述柵電極位于器件區(qū)襯底500上所述導(dǎo)電線段533和所述襯底500之間的介質(zhì)層內(nèi)。

所述連接線結(jié)構(gòu)520包括第一導(dǎo)電線521和位于所述第一導(dǎo)電線521上且與所述第一導(dǎo)電線521并聯(lián)的第二導(dǎo)電線522。所述第一導(dǎo)電線521與所述柵電極位于同層；所述第二導(dǎo)電線522與所述導(dǎo)電線段533位于同層。

需要說明的是，所述導(dǎo)電線與對應(yīng)的導(dǎo)電線段位于同層，或者所述導(dǎo)電線與對應(yīng)的所述柵電極位于同層。所以所述導(dǎo)電線與對應(yīng)的導(dǎo)電線段材料相同，且通過同一工藝過程形成；或者所述導(dǎo)電線與對應(yīng)的所述柵電極材料相同，且通過同一工藝過程形成。

具體的，所述第一導(dǎo)電線521與所述柵電極位于同層，所以所述第一導(dǎo)電線521與所述柵電極材料相同且通過同一工藝過程形成；所述第二導(dǎo)電線522與所述導(dǎo)電線段533位于同層，所以所述第二導(dǎo)電線522與所述導(dǎo)電線段533材料相同且通過同一工藝過程形成。

綜上，本發(fā)明通過在平行襯底表面的平面內(nèi)，所述連接線結(jié)構(gòu)的投影和所述導(dǎo)電層的投影部分或者全部重疊，從而避免在所述連接墊結(jié)構(gòu)兩側(cè)設(shè)置連接線結(jié)構(gòu)。所以連接墊結(jié)構(gòu)兩側(cè)的切割道無需包括用于設(shè)置連接線結(jié)構(gòu)的區(qū)域，能夠減小切割道的寬度，從而減小所述測試器件占用晶圓的面積，節(jié)省晶圓面積。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。