本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種T型槽柵MOSFET。

背景技術(shù)：

由于在大功率驅(qū)動(dòng)電路中受驅(qū)動(dòng)電路中的各種寄生參數(shù)、功率MOS管柵電容等的影響，驅(qū)動(dòng)信號(hào)會(huì)出現(xiàn)不確定的振蕩，柵極振蕩會(huì)大大影響系統(tǒng)的性能穩(wěn)定。在器件設(shè)計(jì)過程中，柵極電阻越大柵極振蕩越小，柵漏電容越小柵振蕩越小。而功率MOS管的EMI特性和功率管的開關(guān)特性存在折中關(guān)系，所以在設(shè)計(jì)中常常需要同時(shí)考慮器件的各個(gè)參數(shù)以獲得最優(yōu)的開關(guān)特性和抗EMI能力。目前提出的RSO結(jié)構(gòu)和split-gate RSO結(jié)構(gòu)都已經(jīng)減小柵漏電容。

功率器件在動(dòng)態(tài)過程中(如開啟、關(guān)斷、電流電壓突變等過程)發(fā)生的失效，與在靜態(tài)過程中的失效相比，失效率高，失效機(jī)理也更加復(fù)雜。而非箝位感性負(fù)載下的開關(guān)過程(Unclamped Inductive Switching，UIS)通常被認(rèn)為是功率DMOS在系統(tǒng)應(yīng)用中所能遭遇的最極端電熱應(yīng)力情況。因?yàn)樵诨芈穼?dǎo)通時(shí)存儲(chǔ)在電感中的能量必須在關(guān)斷瞬間全部由功率器件釋放，同時(shí)施加于功率器件的高電壓和大電流極易造成器件失效，而且UIS失效帶來的損傷通常是破壞性的，因此以抗UIS失效能力是衡量功率器件可靠性的重要指標(biāo)之一。

目前主要通過降低寄生電阻Rb、改變雪崩電流路徑和優(yōu)化contact設(shè)計(jì)等方面提高器件的UIS能力。在低壓VDMOS設(shè)計(jì)里，通過在源區(qū)下方高能量注入阻擋層來降低寄生三極管的基區(qū)電阻，以及采用“凹形”Pbody結(jié)構(gòu)，將雪崩擊穿點(diǎn)進(jìn)行限定以避開源區(qū)下的Pbody電阻等方法已經(jīng)有效抑制了UIS失效。然而這些方法會(huì)對(duì)器件的閾值和導(dǎo)通電阻有影響。本發(fā)明提出一種新結(jié)構(gòu)，提高了器件UIS能力，同時(shí)抑制了導(dǎo)通電阻的增加，并且改善了EMI振蕩特性。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明針對(duì)上述問題，提出一種T型槽柵MOSFET。

本發(fā)明的技術(shù)方案：一種T型槽柵MOSFET，包括從下至上依次層疊設(shè)置的漏極電極1、N型重?fù)诫s單晶硅襯底2、N-外延層3和源極電極10；所述N-外延層3上層中部具有Pbody區(qū)7，N-外延層3兩側(cè)具有深槽金屬6；所述深槽金屬6的上表面與源極電極10接觸；所述Pbody 區(qū)7與深槽金屬6之間的N-外延層3上層具有N+摻雜區(qū)13，所述N+摻雜區(qū)13的上表面與源極電極10接觸，N+摻雜區(qū)13的側(cè)面分別與Pbody區(qū)7和深槽金屬6接觸；所述N+摻雜區(qū)13的正下方具有P型基區(qū)5，所述P型基區(qū)5的上表面與N+摻雜區(qū)13的下表面接觸，P型基區(qū)5的側(cè)面分別與Pbody區(qū)7和深槽金屬6接觸；所述P型基區(qū)5下方具有重?fù)诫sP+區(qū)4，所述重?fù)诫sP+區(qū)4的上表面與P型基區(qū)5的下表面接觸，重?fù)诫sP+區(qū)4將深槽金屬6的下端包圍；所述源極電極10中具有第一柵氧化層12，所述第一柵氧化層12的下表面與Pbody區(qū)7的上表面和部分N+摻雜區(qū)13的上表面接觸；所述第一柵氧化層12中具有第一柵極9，所述第一柵極9的上表面與源極電極10通過介質(zhì)層11隔離；所述第一柵極9的下表面中部與第二柵極8連接，所述第二柵極8沿器件垂直方向向下貫穿Pbody區(qū)7并延伸至N-外延層3，所述第一柵極9與第二柵極8相互垂直構(gòu)成“T”字型，所述第二柵極8與body區(qū)7之間通過第二柵氧化層14隔離，所述第二柵極8的底端連接有氧化層深槽15；所述氧化層深槽15和重?fù)诫sP+區(qū)4之間的N-外延層3中具有重?fù)诫s埋層p+區(qū)16；所述重?fù)诫sP+區(qū)4、P型基區(qū)5、重?fù)诫s埋層p+區(qū)16的濃度均大于Pbody區(qū)7。

上述方案中，N+摻雜區(qū)13與源極電極10和深槽金屬6均形成歐姆接觸；重?fù)诫sP+區(qū)4和P型基區(qū)5與深槽金屬6形成歐姆接觸。

進(jìn)一步的，所述重?fù)诫sP+區(qū)4的摻雜濃度大于N-外延層3的摻雜濃度兩個(gè)數(shù)量級(jí)。

本發(fā)明的有益效果為，本發(fā)明在不增加元胞面積的情況下，減小柵漏電容，提高柵源電容，使得器件具有更高的抗漏極電壓振蕩對(duì)柵極影響的能力，以及具有較低的EMI噪聲；“倒L”型的P型基區(qū)5和重?fù)诫sP+區(qū)4減小了寄生三極管的基區(qū)電阻，有效防止了寄生三極管的誤開啟導(dǎo)致的器件UIS失效。

附圖說明

圖1是本發(fā)明所提供的T型槽柵MOSFET結(jié)構(gòu)示意圖；

圖2是本發(fā)明的柵壓達(dá)到閾值電壓時(shí)，器件的反型層和電流路徑示意圖；

圖3是常規(guī)結(jié)構(gòu)時(shí)的雪崩擊穿點(diǎn)示意圖；

圖4是本發(fā)明在反向耐壓時(shí)的雪崩擊穿點(diǎn)示意圖；

圖5-圖12是本發(fā)明的制造方法的主要工藝步驟示意圖；

圖13是未加深槽源極金屬和P+區(qū)域結(jié)構(gòu)在反向擊穿時(shí)的雪崩電流分布圖；

圖14是未加深槽源極金屬和P+區(qū)域結(jié)構(gòu)在反向擊穿時(shí)的擊穿I-V圖；

圖15是本發(fā)明結(jié)構(gòu)在反向擊穿時(shí)的雪崩電流分布圖；

圖16是本發(fā)明結(jié)構(gòu)在反向擊穿時(shí)的擊穿I-V圖；

圖17是圖13中結(jié)構(gòu)的碰撞電離率示意圖；

圖18是圖14中結(jié)構(gòu)的碰撞電離率示意圖；

圖19是本發(fā)明結(jié)構(gòu)在正向?qū)〞r(shí)的電流分布圖；

圖20是本發(fā)明結(jié)構(gòu)中T型柵下方的厚氧化層厚度分別為0.5μm時(shí)的示意圖；

圖21是本發(fā)明結(jié)構(gòu)中T型柵下方的厚氧化層厚度分別為1μm時(shí)的示意圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述

如圖1所示，本發(fā)明的一種T型槽柵MOSFET，包括從下至上依次層疊設(shè)置的漏極電極1、N型重?fù)诫s單晶硅襯底2、N-外延層3和源極電極10；所述N-外延層3上層中部具有Pbody區(qū)7，N-外延層3兩側(cè)具有深槽金屬6；所述深槽金屬6的上表面與源極電極10接觸；所述Pbody區(qū)7與深槽金屬6之間的N-外延層3上層具有N+摻雜區(qū)13，所述N+摻雜區(qū)13的上表面與源極電極10接觸，N+摻雜區(qū)13的側(cè)面分別與Pbody區(qū)7和深槽金屬6接觸；所述N+摻雜區(qū)13的正下方具有P型基區(qū)5，所述P型基區(qū)5的上表面與N+摻雜區(qū)13的下表面接觸，P型基區(qū)5的側(cè)面分別與Pbody區(qū)7和深槽金屬6接觸；所述P型基區(qū)5下方具有重?fù)诫sP+區(qū)4，所述重?fù)诫sP+區(qū)4的上表面與P型基區(qū)5的下表面接觸，重?fù)诫sP+區(qū)4將深槽金屬6的下端包圍；所述源極電極10中具有第一柵氧化層12，所述第一柵氧化層12的下表面與Pbody區(qū)7的上表面和部分N+摻雜區(qū)13的上表面接觸；所述第一柵氧化層12中具有第一柵極9，所述第一柵極9的上表面與源極電極10通過介質(zhì)層11隔離；所述第一柵極9的下表面中部與第二柵極8連接，所述第二柵極8沿器件垂直方向向下貫穿Pbody區(qū)7并延伸至N-外延層3，所述第一柵極9與第二柵極8相互垂直構(gòu)成“T”字型，所述第二柵極8與body區(qū)7之間通過第二柵氧化層14隔離，所述第二柵極8的底端連接有氧化層深槽15；所述氧化層深槽15和重?fù)诫sP+區(qū)4之間的N-外延層3中具有重?fù)诫s埋層p+區(qū)16；所述重?fù)诫sP+區(qū)4、P型 基區(qū)5、重?fù)诫s埋層p+區(qū)16的濃度均大于Pbody區(qū)7。

本發(fā)明的工作原理為：

(1)器件的正向?qū)ǎ?/p>

本發(fā)明所提供的一種T型槽柵MOSFET，其正向?qū)〞r(shí)的電極連接方式為：源極電極10接低電位，漏極電極1接高電位，柵極9外加?xùn)烹妷骸?/p>

當(dāng)柵極9加零電壓時(shí)，Pbody區(qū)7表面無反型層形成，無電流通道形成，因此此時(shí)沒有電流流過。

當(dāng)漏極電極1相對(duì)于源極電極10加正電壓，柵極9外加開啟電壓，T型柵8、9下方的Pbody區(qū)7表面形成載流子積累層。當(dāng)繼續(xù)提高外加?xùn)烹妷?，達(dá)到或超過開啟電壓后，該處形成反型層，為載流子提供一條低阻通道，此時(shí)器件導(dǎo)通。多子電子在金屬化漏極電極1正電位的作用下從N+重?fù)诫s區(qū)13通過如圖2所示的倒“L型”載流子通道流向源極電極1。另外，由于T型柵8底部的柵氧化層15采取填充厚氧工藝，根據(jù)電容表達(dá)式：

$C_{gd,sp}=\frac{W1}{Wcell}\left(\frac{C_{OX}{C}_{de}}{C_{OX}+C_{de}}\right)$

W1表示縱向柵8的寬度，

W_cell表示整個(gè)元胞的寬度，

C_ox表示縱向柵8下方的氧化層電容，

C_de表示縱向柵8旁邊的耗盡層電容。

由于縱向的條形柵8寬度W1和傳統(tǒng)柵結(jié)構(gòu)相比有所降低，縱向柵8下方的為厚的氧化層，根據(jù)當(dāng)d提高時(shí)，氧化層電容C_ox降低。所以柵漏電容C_gd得到極大的改善，C_gs/C_gd比值提高，使得器件具有更高的抗漏極電壓震蕩對(duì)柵極影響的能力，以及低EMI噪聲。

(2)器件的反向阻斷：

本發(fā)明所提供的一種具有低EMI噪聲和高UIS能力的MOSFET，其反向阻斷時(shí)的電極連接方式為：漏極電極1接高電位，源極電極10和T型柵極9短接且接零電位。

由于柵極9外加零偏壓時(shí)，電子的導(dǎo)電通路已經(jīng)不存在，器件處于關(guān)斷狀態(tài)。繼續(xù)增加 反向電壓時(shí)，Pbody區(qū)7下方的N-外延層區(qū)3將被進(jìn)一步耗盡，耗盡層將向靠近漏極電極1一側(cè)擴(kuò)展以承受反向電壓。如圖3所示是本發(fā)明在反向耐壓時(shí)的雪崩擊穿點(diǎn)示意圖和采用常規(guī)結(jié)構(gòu)時(shí)的雪崩擊穿點(diǎn)示意圖。在常規(guī)結(jié)構(gòu)中，反向擊穿電流通過與源極電極電極10歐姆接觸的P+區(qū)4流過Pbody區(qū)7和N-外延層3，由于電流流過Pbody區(qū)7的壓降可能引起寄生三極管的誤開啟，所以擊穿點(diǎn)位于Pbody區(qū)7的下方。與常規(guī)結(jié)構(gòu)相比，本發(fā)明在反向耐壓時(shí)，改變了擊穿時(shí)電流的流通路徑，如圖4所示，當(dāng)器件發(fā)生雪崩擊穿時(shí)，深槽金屬6和其周圍的重?fù)诫sP+區(qū)4將擊穿點(diǎn)轉(zhuǎn)移至深槽金屬電極6下方的P+區(qū)。該特點(diǎn)將改善器件的UIS能力。

在器件反向阻斷時(shí)，深P+區(qū)5引入了橫向電場(chǎng)，與傳統(tǒng)結(jié)構(gòu)相比，該發(fā)明反向耐壓提高。

圖13和圖14為未加深槽源極金屬和P+區(qū)域結(jié)構(gòu)在擊穿時(shí)電流線圖，擊穿點(diǎn)位于槽柵底部的拐角處，這種結(jié)構(gòu)的耐壓為49.1V。而本發(fā)明的擊穿點(diǎn)位于深槽P+區(qū)域的底部耐壓提高至70.4V,如圖15和圖16。表1中顯示本發(fā)明的Cgd也得到了較大的改善，和圖13和圖14所示結(jié)構(gòu)相比，Cgd降低了約60％，這與本發(fā)明結(jié)構(gòu)在反向時(shí)候耗盡層的展寬有關(guān)。

表1未加深槽源極金屬和P+區(qū)域結(jié)構(gòu)與本發(fā)明結(jié)構(gòu)各電學(xué)參數(shù)比較

當(dāng)槽柵底部厚氧化層變化時(shí)，結(jié)構(gòu)示意圖如圖8所示，氧化層厚度分別為0.5μm和1μm，表2給出了兩種結(jié)構(gòu)的電學(xué)參數(shù)比較。

表2圖20和圖21所示兩種結(jié)構(gòu)電學(xué)參數(shù)的比較

本發(fā)明結(jié)構(gòu)可以用以下方法制備得到，工藝步驟為：

1、單晶硅準(zhǔn)備。采用N型重?fù)诫s單晶硅襯底2，晶向?yàn)?lt;100>；

2、外延生長(zhǎng)。采用氣相外延VPE等方法生長(zhǎng)一定厚度和摻雜濃度的N-外延層3；

3、深P+區(qū)注入。通過能量變化的離子注入進(jìn)行重?fù)诫s的P+區(qū)4注入，如圖5，再刻蝕形成深槽6，如圖6；

4、p+埋層區(qū)注入，如圖7；

4、淺P+區(qū)注入，如圖8；

5、Pbody區(qū)注入，如圖9；

6、柵極深槽刻蝕，如圖10；

7、柵氧化層生長(zhǎng)，淀積縱向和橫向多晶硅柵極，如圖11；

8、注入N+源區(qū)。以多晶硅柵為阻擋層，自對(duì)準(zhǔn)注入N+源區(qū)，如圖12；

9、去除表面氧化層后，填充深槽金屬6；

10、正面金屬化源極。在整個(gè)器件表面濺射一層金屬鋁，形成金屬區(qū)10；

11、背面減薄、金屬化，形成漏極1。