本發(fā)明一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及保護(hù)及其操作方法。

背景技術(shù)：

深阱通常用作芯片中的噪聲區(qū)域和非噪聲區(qū)域之間的隔離件。例如，深阱用作芯片中的噪聲數(shù)字塊和非噪聲模擬塊之間的隔離件。然而，在例如包括金屬蝕刻和/或通孔蝕刻的制造工藝期間，電荷存儲(chǔ)在深阱區(qū)域中。當(dāng)構(gòu)建制造工藝時(shí)，由于所存儲(chǔ)的電荷，會(huì)建立用于深阱區(qū)域之外的器件的柵極氧化物上的電壓降。用于深阱區(qū)域之外的器件的柵極氧化物由于放電電荷，可能會(huì)被損壞。

技術(shù)實(shí)現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種保護(hù)電路，包括：第一類型的第一晶體管，其中，所述第一晶體管連接為二極管并且具有第二端子和被配置為接收第一參考電壓的第一端子；和第二類型的第二晶體管，其中，所述第二晶體管連接為二極管并且具有第一端子和被配置為接收第二參考電壓并連接至所述第一晶體管的第二端子的第二端子。

保護(hù)電路還包括：多個(gè)堆疊的導(dǎo)電層，形成在所述第二晶體管的第二端子和所述第一晶體管的第二端子之間。

在保護(hù)電路中，所述第一晶體管的第一端子連接至所述第二晶體管的第一端子。

保護(hù)電路還包括：多個(gè)堆疊的導(dǎo)電層，形成在所述第一晶體管的第一端子和所述第二晶體管的第一端子之間。

保護(hù)電路還包括：第一類型的第三晶體管，其中，所述第三晶體管連接為二極管并且具有第二端子和配置為接收第三參考電壓的第一端子；以及第二類型的第四晶體管，其中，所述第四晶體管連接為二極管，并且具有連接至所述第一晶體管的第二端子的第一端子和配置為接收第四參考電壓的第二端子。

保護(hù)電路還包括：第一類型的第五晶體管，其中，所述第五晶體管連接為二極管并且位于所述第三晶體管的第二端子和所述第二晶體管的第一端子之間；以及第二類型的第六晶體管，其中，所述第六晶體管連接為二極管并且位于所述第一晶體管的第二端子和所述第四晶體管的第一端子之間。

在保護(hù)電路中，所述第一晶體管和所述第四晶體管形成在深N阱(DNW)區(qū)域中，并且所述第三晶體管和所述第二晶體管形成在所述深N阱區(qū)域之外。

根據(jù)本發(fā)明的又一方面，提供了一種保護(hù)電路，包括：第一連接為二極管的偽器件，其中，所述第一連接為二極管的偽器件形成在第一區(qū)域中；第二連接為二極管的偽器件，其中，所述第二連接為二極管的偽器件形成在所述第一區(qū)域之外的第二區(qū)域中；以及第一放電路徑，被配置為電荷從所述第一區(qū)域中的所述第一連接為二極管的偽器件至所述第二區(qū)域中的所述第二連接為二極管的偽器件的參考電壓端進(jìn)行放電。

保護(hù)電路還包括：第三連接為二極管的偽器件，與所述第二連接為二極管的偽器件串聯(lián)連接，其中，所述第三連接為二極管的偽器件形成在所述第一區(qū)域之外的所述第二區(qū)域中；以及第四連接為二極管的偽器件，與所述第一連接為二極管的偽器件串聯(lián)連接，其中，所述第四連接為二極管的偽器件形成在所述第一區(qū)域中；其中，所述第一放電路徑配置為電荷從所述第一區(qū)域中的所述第一連接為二極管的偽器件和所述第四連接為二極管的偽器件中的至少一個(gè)至所述第二區(qū)域中的所述第二連接為二極管的偽器件和所述第三連接為二極管的偽器件之一的所述參考電壓端進(jìn)行放電。

在保護(hù)電路中，所述第一放電路徑包括：多個(gè)導(dǎo)電層，堆疊和連接在所述第一連接為二極管的偽器件和所述第四連接為二極管的偽器件被連接的端子和所述第二連接為二極管的偽器件和所述第三連接為二極管的偽器件之一的所述參考電壓端之間。

保護(hù)電路還包括：第二放電路徑，被配置為電荷從在所述第二區(qū)域中的所述第二連接為二極管的偽器件和所述第三連接為二極管的偽器件中的至少一個(gè)至所述第一區(qū)域中的所述第一連接為二極管的偽器件和所述第四連接為二極管的偽器件之一的參考電壓端進(jìn)行放電。

在保護(hù)電路中，所述第二放電路徑包括：多個(gè)導(dǎo)電層，堆疊和連接在所述第二連接為二極管的偽器件和所述第三連接為二極管的偽器件被連接的端子和所述第一連接為二極管的偽器件和所述第四連接為二極管的偽器件之一的所述參考電壓端之間。

在保護(hù)電路中，所述第一連接為二極管的偽器件和所述第三連接為二極管的偽器件為PMOS晶體管，并且所述第二連接為二極管的偽器件和所述第四連接為二極管的偽器件為NMOS晶體管。

保護(hù)電路還包括：第五連接為二極管的偽器件，與所述第四連接為二極管的偽器件串聯(lián)連接；以及第六連接為二極管的偽器件，與所述第三連接為二極管的偽器件串聯(lián)連接。

在保護(hù)電路中，所述第一區(qū)域?yàn)樯頝阱(DNW)區(qū)域，并且所述第二區(qū)域?yàn)樗錾頝阱區(qū)域之外的區(qū)域。

根據(jù)本發(fā)明的又一方面，提供了一種用于操作保護(hù)電路的方法，包括：電荷從第一區(qū)域中的第一連接為二極管的偽器件和第二連接為二極管的偽器件中的至少一個(gè)至第二區(qū)域中的第三連接為二極管的偽器件和第四連接為二極管的偽器件之一的參考電壓端進(jìn)行放電，所述第二區(qū)域位于所述第一區(qū)域之外。

在用于操作保護(hù)電路的方法中，所述放電還包括：

來(lái)自所述第一區(qū)域的電荷通過(guò)多個(gè)導(dǎo)電層進(jìn)行放電，所述多個(gè)導(dǎo)電層形成并連接在所述第一連接為二極管的偽器件和所述第二連接為二極管的偽器件被連接的端子和所述第三連接為二極管的偽器件和所述第四連接為二極管的偽器件之一的所述參考電壓端之間。

用于操作保護(hù)電路的方法還包括：電荷從設(shè)置在所述第二區(qū)域中的所述第三連接為二極管的偽器件和所述第四連接為二極管的偽器件中的至少一個(gè)至設(shè)置在所述第一區(qū)域中的所述第一連接為二極管的偽器件和所述第二連接為二極管的偽器件之一的參考電壓端進(jìn)行放電。

在用于操作保護(hù)電路的方法中，來(lái)自所述第三連接為二極管的偽器件和所述第四連接為二極管的偽器件中的至少一個(gè)的電荷進(jìn)行放電包括：來(lái)自所述第二區(qū)域電荷通過(guò)多個(gè)導(dǎo)電層進(jìn)行放電，所述多個(gè)導(dǎo)電層堆疊和連接在所述第三連接為二極管的偽器件和所述第四連接為二極管的偽器件被連接的端子和所述第一連接為二極管的偽器件和所述第二連接為二極管的偽器件之一的所述參考電壓端之間。

在用于操作保護(hù)電路的方法中，所述第一區(qū)域?yàn)樯頝阱(DNW)區(qū)域，并且所述第二區(qū)域?yàn)樗錾頝阱區(qū)域之外的區(qū)域。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)以下詳細(xì)的描述來(lái)更好地理解本發(fā)明的各個(gè)方面。注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件沒(méi)有按比例繪制。實(shí)際上，為了討論的清楚，可以任意地增加或減小各個(gè)部件的尺寸。

圖1是根據(jù)本發(fā)明的一些實(shí)施例的保護(hù)電路的示意圖；

圖2是根據(jù)本發(fā)明的一些實(shí)施例示出圖1中的保護(hù)電路的半導(dǎo)體結(jié)構(gòu)的截面圖的示意圖；以及

圖3是根據(jù)本發(fā)明的各個(gè)實(shí)施例的保護(hù)電路的示意圖。

具體實(shí)施方式

在以下描述中，提出了具體細(xì)節(jié)以提供本發(fā)明的實(shí)施例的深入理解。然而，本領(lǐng)域的普通技術(shù)人員應(yīng)該意識(shí)到，沒(méi)有一個(gè)或多個(gè)詳細(xì)細(xì)節(jié)也可以實(shí)踐本發(fā)明，或者可以接合其他部件實(shí)踐本發(fā)明。沒(méi)有具有示出和描述眾所周知的實(shí)施方式或操作以避免模糊本發(fā)明的各個(gè)實(shí)施例的各個(gè)方面。

本說(shuō)明書中所使用的術(shù)語(yǔ)在本領(lǐng)域中和在使用每個(gè)術(shù)語(yǔ)的具體上下文中通常具有普通意義。該說(shuō)明書中使用的示例包括本文中所使用的任何術(shù)語(yǔ)的示例，使用的術(shù)語(yǔ)僅是示例性的，而決不是限制本發(fā)明或任何示例性術(shù)語(yǔ)的范圍和意義。同樣地，本發(fā)明不限于在本說(shuō)明書中所提供的各個(gè)實(shí)施例。

應(yīng)該理解，盡管術(shù)語(yǔ)(“第一”、“第二”等)在本文中可以用于描述各個(gè)元件，但是這些元件不應(yīng)該通過(guò)這些術(shù)語(yǔ)進(jìn)行限定。這些術(shù)語(yǔ)用于區(qū)分一個(gè)元件與另一個(gè)元件。例如，第一元件可以被叫做第二元件，并且類似地，第二元件可以被叫做第一元件，而沒(méi)有背離實(shí)施例的范圍。如本文中所使用的，術(shù)語(yǔ)“和/或”包括一個(gè)或多個(gè)相關(guān)的列舉項(xiàng)中的任何一個(gè)或所有組合。

如本文中所使用的，術(shù)語(yǔ)“包括”、“包含著”、“具有”、“含有”、“涉及”等應(yīng)該理解為開放式端點(diǎn)，即，表示包括(但不限于)。

圖1是根據(jù)本發(fā)明的一些實(shí)施例的保護(hù)電路100的示意圖。

如圖1所示，保護(hù)電路100包括連接為二極管的偽器件110、120、130和140、和放電路徑150和放電路徑160中的至少一條。為了說(shuō)明，連接為二極管的偽器件120與連接為二極管的偽器件110串聯(lián)連接。連接為二極管的偽器件110和120形成在區(qū)域170中。連接為二極管的偽器件140與連接為二極管的偽器件130串聯(lián)連接。在區(qū)域170之外的區(qū)域180中形成連接為二極管的偽器件130和140。

在操作期間，連接為二極管的偽器件110、120、130和140在正常操作下通常是截止的，并且作為在區(qū)域170和/或區(qū)域180中放電的放電器件工作。

在該文檔中，術(shù)語(yǔ)“連接為二極管”表示將諸如包括晶體管的器件連接為二極管。為了說(shuō)明，源極/漏極端連接至P型或N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)(MOSFET)晶體管的柵極端。為了可選地進(jìn)行說(shuō)明，集電極/發(fā)射極端連接至PNP型或NPN型雙極結(jié)型晶體管(BJT)的基極端。連接為二極管的各個(gè)器件在本發(fā)明的預(yù)期范圍內(nèi)。

在該文檔中，術(shù)語(yǔ)“偽器件”表示被配置為和/或被操作以改善集成電路的產(chǎn)量和/或性能的器件。為了說(shuō)明，偽器件保護(hù)集成電路以免由于存儲(chǔ)的電荷而被損壞。

在一些實(shí)施例中，保護(hù)電路100包括放電路徑150而沒(méi)有放電路徑160。放電路徑150被配置為電荷從區(qū)域170中的連接為二極管的偽器件110和120中的至少一個(gè)至區(qū)域180中的連接為二極管的偽器件130和140之一的參考電壓端進(jìn)行放電。因此，區(qū)域170中的電荷通過(guò)放電路徑150進(jìn)行放電。結(jié)果，能夠保護(hù)區(qū)域180中的其他電路部件(未示出)以免被區(qū)域170中的電荷損壞。

在一些其他實(shí)施例中，保護(hù)電路100包括放電路徑160而沒(méi)有放電路徑150。放電路徑160被配置為電荷從區(qū)域180中的連接為二極管的偽器件130和140中的至少一個(gè)至區(qū)域170中的連接為二極管的偽器件110和120之一的參考電壓端進(jìn)行放電。因此，區(qū)域180中的電荷通過(guò)放電路徑160進(jìn)行放電。結(jié)果，能夠保護(hù)區(qū)域170中的其他電路部件(未示出)以免被區(qū)域180中的電荷損壞。

在一些可選實(shí)施例中，保護(hù)電路100包括放電路徑150和160中的這兩者。上文中描述了放電路徑150和160的功能和操作，因此，本文中不再重復(fù)其描述。在這樣的實(shí)施例中，放電路徑150和160為區(qū)域170和180中的其他電路部件(未示出)提供雙向保護(hù)。

在各個(gè)實(shí)施例中，保護(hù)電路100包括連接為二極管的偽器件110和140、放電路徑150和160中的至少一條，而沒(méi)有連接為二極管的偽器件120和130。如上所述，放電路徑150被配置為電荷從區(qū)域170中的連接為二極管的偽器件110至區(qū)域180中的連接為二極管的偽器件140的參考電壓端進(jìn)行放電。而且，放電路徑160被配置為電荷從區(qū)域180中的連接為二極管的偽器件140至區(qū)域170中的連接為二極管的偽器件110的參考電壓端進(jìn)行放電。在這種實(shí)施例中，保護(hù)電路100仍然為電路部件提供保護(hù)，并且減小保護(hù)電路100所需要的區(qū)域。

為了示例性的目的，提供了圖1中的連接為二級(jí)管的偽器件的數(shù)量和結(jié)構(gòu)。圖1中的連接為二極管的偽器件的各種數(shù)量和結(jié)構(gòu)在本發(fā)明的預(yù)期范圍內(nèi)。

而且，為了示例性的目的，提供了圖1中所示的放電路徑150和160的數(shù)量和結(jié)構(gòu)。放電路徑的各種數(shù)量和結(jié)構(gòu)在本發(fā)明的預(yù)期范圍內(nèi)。

如圖1示例性地示出的，在一些實(shí)施例中，區(qū)域170是深N阱(DNW)區(qū)域，并且位于區(qū)域170之外的區(qū)域180是非DNW區(qū)域。為了示出圖1中的放電路徑150，在制造工藝期間將正電荷存儲(chǔ)在DNW區(qū)域中的條件下，DNW區(qū)域中的正電荷通過(guò)放電路徑150對(duì)連接為二極管的偽器件140的參考電壓端進(jìn)行放電，該參考電壓端被配置為接收參考電壓VSS2。通過(guò)沿著放電路徑150的虛線箭頭來(lái)示例性地示出該放電操作。結(jié)果，保護(hù)非DNW區(qū)域中的電路部件以免被DNW區(qū)域中的正電荷損壞。

在又一實(shí)施例中，參考電壓VSS2是包括例如接地電壓的相對(duì)較低的電壓。

為了示出圖1中的放電路徑160，在制造工藝期間將負(fù)電荷存儲(chǔ)在非DNW區(qū)域中的條件下，非DNW區(qū)域中的負(fù)電荷通過(guò)放電路徑160對(duì)連接為二極管的偽器件110的參考電壓端進(jìn)行放電，該參考電壓端被配置為接收參考電壓VDD1。通過(guò)沿著放電路徑160的虛線箭頭來(lái)示例性地示出該放電路徑。結(jié)果，保護(hù)DNW區(qū)域中的電路部件以免被非DNW區(qū)域中的負(fù)電荷損壞。

在又一實(shí)施例中，參考電壓VDD1是包括例如電源電壓的相對(duì)較高的電壓。

在一些方法中，保護(hù)電路用于幫助旁路電荷。然而，使用保護(hù)二極管的電荷旁路效率取決于保護(hù)二極管的面積和數(shù)量。

與前述方法相比較，連接為二極管的偽器件110和140或者連接為二極管的偽器件110、120、130和140與如上所述的放電路徑150和/或放電路徑160配合，以在區(qū)域170(例如，DNW區(qū)域)和/或在區(qū)域180(例如，非DNW區(qū)域)中進(jìn)行放電。因此，不需要在相關(guān)方法中所使用的保護(hù)二極管。結(jié)果，節(jié)省了保護(hù)二極管先前所需要的區(qū)域，并且能夠有效地簡(jiǎn)化本發(fā)明中的保護(hù)電路100而沒(méi)有面積損失。另外，由于節(jié)省了面積，所以在電路設(shè)計(jì)中沒(méi)有限定DNW區(qū)域與MOS晶體管的位于DNW區(qū)域之外的柵極氧化物的面積比相關(guān)的天線規(guī)則(antenna rule)。而且，通過(guò)標(biāo)準(zhǔn)的制造工藝來(lái)形成放電路徑150和/或放電路徑160，因此，在制造工藝期間不需要額外的掩模。因此，也不需要額外的成本。

在一些實(shí)施例中，如圖1所示，連接為二極管的偽器件110包括金屬氧化物半導(dǎo)體(MOS)晶體管M1、連接為二極管的偽器件120包括MOS晶體管M2、連接為二極管的偽器件130包括MOS晶體管M3、以及連接為二極管的偽器件140包括MOS晶體管M4。MOS晶體管M1的端子11被配置為接收參考電壓VDD1，MOS晶體管M2的端子22被配置為接收參考電壓VSS1，MOS晶體管M3的端子31被配置為接收參考電壓VDD2，并且MOS晶體管M4的端子42被配置為接收參考電壓VSS2。在又一些實(shí)施例中，參考電壓VDD1和VDD2中的每一個(gè)都是例如包括電源電壓的相對(duì)高電壓，參考電壓VSS1和VSS2中的每一個(gè)都是例如包括接地電壓的相對(duì)低電壓。

MOS晶體管M1的端子12連接至MOS晶體管M2的端子21，并且MOS晶體管M3的端子32連接至MOS晶體管M4的端子41。MOS晶體管M4的端子42通過(guò)放電路徑150連接至MOS晶體管M1的端子12。

在一些其他實(shí)施例中，MOS晶體管M4的端子41通過(guò)放電路徑160進(jìn)一步連接至MOS晶體管M1的端子11。

在正常操作的情況下，MOS晶體管M1、M2、M3和M4通常截止，并且作為區(qū)域170和/或180中的用于放電的放電晶體管工作。

在各種實(shí)施例中，省略了MOS晶體管M2和M3。換言之，保護(hù)電路100包括MOS晶體管M1和M4和放電路徑150和/或160，而沒(méi)有MOS晶體管M2和M3。為了說(shuō)明性的目的，提供了圖1中的MOS晶體管的各種數(shù)量和配置。圖1中的MOS晶體管的各種數(shù)據(jù)和結(jié)構(gòu)在本發(fā)明的預(yù)期范圍內(nèi)。

為了說(shuō)明性的目的，提供了MOS晶體管M1、M2、M3和M4。例如，包括雙極結(jié)型晶體管(BJT)的各種類型的器件在本發(fā)明的預(yù)期范圍內(nèi)。

在又一些實(shí)施例中，MOS晶體管M1和M3是P型MOS(PMOS)晶體管，并且MOS晶體管M2和M4是N型MOS(NMOS)晶體管。MOS晶體管M1和M3的端子11和31是PMOS晶體管的源極端，并且MOS晶體管M1和M3的端子12和32是PMOS晶體管的漏極端。MOS晶體管M2和M4的端子21和41是NMOS晶體管的漏極端，并且MOS晶體管M2和M4的端子22和42是NMOS晶體管的源極端。為了說(shuō)明性的目的，提供了晶體管M1和M3是PMOS晶體管并且晶體管M2和M4是NMOS晶體管的結(jié)構(gòu)和配置。晶體管M1、M2、M3和M4的各種結(jié)構(gòu)和配置在本發(fā)明的預(yù)期范圍內(nèi)。

圖2是示出根據(jù)本發(fā)明的一些實(shí)施例的圖1中的保護(hù)電路100的半導(dǎo)體結(jié)構(gòu)200的截面圖的示意圖。

為了說(shuō)明，在圖2中半導(dǎo)體結(jié)構(gòu)200包括MOS晶體管M1、M2、M3和M4，以及放電路徑150和160。如以上圖1所示的，MOS晶體管M1和M2形成在DNW區(qū)域中，并且MOS晶體管M3和M4形成在非DNW區(qū)域中。如圖1和圖2示例性地示出的，P型區(qū)域211對(duì)應(yīng)于MOS晶體管M1的端子11，并且P型區(qū)域212對(duì)應(yīng)于MOS晶體管M1的端子12。P型晶體管211和212形成在N阱區(qū)域NW1中，該N阱區(qū)域NW1位于DNW區(qū)域中。對(duì)于MOS晶體管M2，N型區(qū)域221對(duì)應(yīng)于MOS晶體管M2的端子21，并且N型區(qū)域222對(duì)應(yīng)于MOS晶體管M2的端子22。N型區(qū)域221和222形成在P阱區(qū)域PW1中，該P(yáng)阱區(qū)域PW1位于DNW區(qū)域中。

而且，對(duì)于MOS晶體管M3，P型區(qū)域231對(duì)應(yīng)于MOS晶體管M3的端子31，并且P型區(qū)域232對(duì)應(yīng)于MOS晶體管M3的端子32。P型晶體管231和232形成在N阱區(qū)域NW2中，該N阱區(qū)域NW2位于P型襯底Psub中并且位于DNW區(qū)域之外。對(duì)于MOS晶體管M4，N型區(qū)域241對(duì)應(yīng)于MOS晶體管M4的端子41，并且N型區(qū)域242對(duì)應(yīng)于MOS晶體管M4的端子42。N型區(qū)域241和242形成在P阱區(qū)域PW2中，該P(yáng)阱區(qū)域PW2位于P型襯底Psub中并且位于DNW區(qū)域之外。

為了說(shuō)明，P型區(qū)域211和212分別被配置為MOS晶體管M1的源極端和漏極端，并且電極213被配置為MOS晶體管M1的柵極端。N型區(qū)域221和222分別被配置為MOS晶體管M2的漏極端和源極端，并且電極223被配置為MOS晶體管M2的柵極端。P型區(qū)域231和232分別被配置為MOS晶體管M3的源極端和漏極端，并且電極233被配置為MOS晶體管M3的柵極端。N型區(qū)域241和242分別被配置為MOS晶體管M4的源極端和漏極端，并且電極243被配置為MOS晶體管M4的柵極端。

而且，在一些實(shí)施例中，放電路徑150包括導(dǎo)電層ML1-ML3，例如導(dǎo)電層包括金屬層。為了說(shuō)明，在連接MOS晶體管M1和M2的端子和MOS晶體管M3和M4之一的參考電壓端之間順序形成和堆疊導(dǎo)電層ML1-ML3。如在圖2中示例性地示出的，在連接P型區(qū)域212和N型區(qū)域221的端子和MOS晶體管M4的參考電壓(例如，VSS2)端之間形成放電路徑150。因此，如沿著放電路徑150的虛線箭頭示意性地示出的，存儲(chǔ)在DNW區(qū)域中的電荷通過(guò)放電路徑150從DNW區(qū)域至MOS晶體管M4的參考電壓端進(jìn)行放電，而沒(méi)有損壞MOS晶體管M3和M4。因此，通過(guò)放電路徑150的存在，保護(hù)非DNW區(qū)域中的電路部件(未示出)以避免被DNW區(qū)域中的電荷所引起的損害。

在又一些實(shí)施例中，放電路徑150的導(dǎo)電層ML1-ML3形成為與信號(hào)傳輸層(未示出)分離或者形成在信號(hào)傳輸層下方。結(jié)果，DNW區(qū)域中的電荷通過(guò)導(dǎo)電層ML1-ML3放電，以避免電荷在信號(hào)傳輸層中流動(dòng)并且防止對(duì)電路部件的損害(未示出)。

在一些其他實(shí)施例中，放電路徑160包括導(dǎo)電層CL1、CL2、和CL4，該導(dǎo)電層包括金屬層。為了說(shuō)明，在連接MOS晶體管M3和M4的端子和MOS晶體管M1和M2之一的參考電壓端之間順序形成和堆疊導(dǎo)電層CL1、CL2、和CL4。如圖2中示例性地示出的，在連接P型區(qū)域232和N型區(qū)域241的端子和MOS晶體管M1的參考電壓(例如，VDD1)端之間形成放電路徑160。因此，如沿著放電路徑160的虛線箭頭示意性地示出的，電荷通過(guò)放電路徑160從非DNW區(qū)域至MOS晶體管M1的參考電壓端進(jìn)行放電，而沒(méi)有損壞MOS晶體管M1和M2。因此，通過(guò)放電路徑160的存在，保護(hù)DNW區(qū)域中的電路部件(未示出)以避免被非DNW區(qū)域中的電荷所引起的損害。

在又一些實(shí)施例中，放電路徑160的導(dǎo)電層CL1、CL2、和CL4形成為與信號(hào)傳輸層(未示出)分離或者形成在信號(hào)傳輸層下方。結(jié)果，非DNW區(qū)域中的電荷通過(guò)導(dǎo)電層CL1、CL2、和CL4進(jìn)行放電，以避免電荷在信號(hào)傳輸層中流動(dòng)并且防止對(duì)電路部件的損害(未示出)。

在各種實(shí)施例中，在一種工藝和/或一次操作中形成導(dǎo)電層ML1和CL1，并且在一種工藝和/或一次操作形成導(dǎo)電層ML2和CL2。

為了示例性的目的，提供了圖2中的P型區(qū)域、N型區(qū)域、阱區(qū)域、和導(dǎo)電層的結(jié)構(gòu)。P型區(qū)域、N型區(qū)域、阱區(qū)域、和導(dǎo)電層的各種結(jié)構(gòu)在本發(fā)明的預(yù)期范圍內(nèi)。

現(xiàn)在參照?qǐng)D3，圖3是根據(jù)本發(fā)明的各個(gè)實(shí)施例的保護(hù)電路300的示意圖。

與圖1中的保護(hù)電路100相比較，保護(hù)電路300還包括連接為二極管的偽器件350和連接為二極管的偽器件360中的一個(gè)。

在操作中，連接為二極管的偽器件110、120、130、140、350和360在正常操作的情況下通常截止，并且在區(qū)域170和/或180中作為用于放電的放電器件工作。

在一些實(shí)施例中，保護(hù)電路300包括連接為二極管的偽器件350，而不包括連接為二極管的偽器件360。連接為二極管的偽器件350與連接為二極管的偽器件120串聯(lián)連接。連接為二極管的偽器件350改善了不同參考電壓VDD1、VDD2、VSS1和VSS2之間的隔離。

在一些其他實(shí)施例中，保護(hù)電路300包括連接為二極管的偽器件360，而不包括連接為二極管的偽器件350。連接為二極管的偽器件360與連接為二極管的偽器件130串聯(lián)連接。連接為二極管的偽器件360改善了不同參考電壓VDD1、VDD2、VSS1和VSS2之間的隔離。

在一些可選實(shí)施例中，保護(hù)電路300包括連接為二極管的偽器件350和360這兩者。以上描述了連接為二極管的偽器件350和360的功能和結(jié)構(gòu)，因此，本文中不再重復(fù)。在這樣的實(shí)施例中，連接為二極管的偽器件350和360進(jìn)一步改善了不同參考電壓VDD1、VDD2、VSS1和VSS2之間的隔離。

在又一些實(shí)施例中，保護(hù)電路300包括在連接為二極管的偽器件120和連接為二極管的偽器件350之間串聯(lián)連接的多個(gè)連接為二極管的偽器件，和/或在連接為二極管的偽器件130和連接為二極管的偽器件360之間串聯(lián)連接的多個(gè)連接為二極管的偽器件。因此，保護(hù)電路300進(jìn)一步改善了參考電壓之間的隔離。

為了示例性的目的，提供了圖3中所示的連接為二極管的偽器件350和360之間的數(shù)量和結(jié)構(gòu)。連接為二極管的偽器件各種數(shù)量和結(jié)構(gòu)在本發(fā)明的預(yù)期范圍內(nèi)。

在圖2中示例性地示出了保護(hù)電路300的放電路徑150和/或放電路徑160的截面圖。在一些實(shí)施例中，放電路徑150包括導(dǎo)電層ML1-ML3，例如導(dǎo)電層包括金屬層。為了說(shuō)明，在連接MOS晶體管M1和M2的端子和MOS晶體管M3和M4之一的參考電壓端之間順序形成和堆疊導(dǎo)電層ML1-ML3。如在圖2中示例性地示出的，在連接P型區(qū)域212和N型區(qū)域221的端子和MOS晶體管M4的參考電壓(例如，VSS2)端之間形成放電路徑150。以上描述了放電路徑150的功能，因此本文中不再重復(fù)。

在又一些實(shí)施例中，放電路徑150的導(dǎo)電層ML1-ML3形成為與信號(hào)傳輸層(未示出)分離或者形成在信號(hào)傳輸層下方。結(jié)果，DNW區(qū)域中的電荷通過(guò)導(dǎo)電層ML1-ML3放電，以避免電荷在信號(hào)傳輸層中流動(dòng)并且防止對(duì)電路部件的損害(未示出)。

在一些其他實(shí)施例中，放電路徑160包括導(dǎo)電層CL1、CL2、和CL4，該導(dǎo)電層包括金屬層。為了說(shuō)明，在連接MOS晶體管M3和M4的端子和MOS晶體管M1和M2之一的參考電壓端之間順序形成和堆疊導(dǎo)電層CL1、CL2、和CL4。如圖2中示例性地示出的，在連接P型區(qū)域232和N型區(qū)域241的端子和MOS晶體管M1的參考電壓(例如，VDD1)端之間形成放電路徑160。以上描述了放電路徑160的功能，因此本文中不再重復(fù)。

在又一些實(shí)施例中，放電路徑160的導(dǎo)電層CL1、CL2、和CL4形成為與信號(hào)傳輸層(未示出)分離或者形成在信號(hào)傳輸層下方。結(jié)果，非DNW區(qū)域中的電荷通過(guò)導(dǎo)電層CL1、CL2、和CL4放電，以避免電荷在信號(hào)傳輸層中流動(dòng)并且防止對(duì)電路部件的損害(未示出)。

在各種實(shí)施例中，在各種實(shí)施例中，在一種工藝和/或一次操作中形成導(dǎo)電層ML1和CL1，并且在一種工藝和/或一次操作形成導(dǎo)電層ML2和CL2。

與保護(hù)電路100類似地，保護(hù)電路300通過(guò)放電路徑150在區(qū)域170(例如DNW區(qū)域)中放電和/或通過(guò)放電路徑160在區(qū)域180(例如非DNW區(qū)域)中放電。而且，保護(hù)電路300中的連接為二極管的偽器件350和/或360改善了參考電壓之間的隔離。因此，保護(hù)電路300有效地保護(hù)電路部件和穩(wěn)定電路部件的操作。

在一些實(shí)施例中，連接為二極管的偽器件350包括MOS晶體管M5，并且連接為二極管的偽器件360包括MOS晶體管M6。MOS晶體管M5的端子52被配置為接收參考電壓VSS1，并且MOS晶體管M6的端子61被配置為接收參考電壓VDD1。通過(guò)MOS晶體管M5和/或M6的存在，MOS晶體管M5和/或M6中的每個(gè)內(nèi)置二極管改善了參考電壓VDD1、VDD2、VSS1和VSS2之間的隔離。

與圖1所示的實(shí)施例相比較，在保護(hù)電路300中，MOS晶體管M2的端子22連接至MOS晶體管M5的端子51，并且MOS晶體管M6的端子62連接至MOS晶體管M3的端子31。

在正常操作的情況下，MOS晶體管M1、M2、M3、M4、M5和M6通常截止，并且在區(qū)域170和/或180中作為用于放電的放電晶體管工作。

在又一些實(shí)施例中，保護(hù)電路300包括在MOS晶體管M2的端子22和MOS晶體管M5的端子51之間串聯(lián)連接的多個(gè)MOS晶體管，和/或在MOS晶體管M3的端子31和MOS晶體管M6的端子61之間串聯(lián)連接的多個(gè)MOS晶體管。因此，保護(hù)電路300進(jìn)一步改善了參考電壓之間的隔離。

為了示例性的目的，提供了在MOS晶體管M5和M6。包括例如雙極結(jié)型晶體管(BJT)的各種類型的器件在本發(fā)明的預(yù)期范圍內(nèi)。

在又一些實(shí)施例中，MOS晶體管M5是N型MOS(NMOS)晶體管，并且MOS晶體管M6是P型MOS(PMOS)晶體管。MOS晶體管M5的端子51是NMOS晶體管的漏極端，并且MOS晶體管M5的端子52是NMOS晶體管的源極端。MOS晶體管M6的端子61是PMOS晶體管的源極端，并且MOS晶體管M6的端子62是PMOS晶體管的漏極端。為了示例性的目的，提供了為NMOS晶體管的晶體管M5和為PMOS晶體管的晶體管M6的結(jié)構(gòu)和配置。晶體管M5和M6的各種結(jié)構(gòu)和配置在本發(fā)明的預(yù)期范圍內(nèi)。

在該文檔中，術(shù)語(yǔ)“耦合”可以被稱為“電耦合”并且術(shù)語(yǔ)“連接”可以被稱為“電連接”?！榜詈稀焙汀斑B接”還可以被用于表示兩個(gè)或多個(gè)元件相互配合或相互作用。

在一些實(shí)施例中，公開了一種電路，包括第一類型的第一晶體管、第二類型的第二晶體管、第一類型的第三晶體管、和第二類型的第四晶體管。第一晶體管連接為二極管并且具有被配置為接收第一參考電壓的第一端子和第二端子。第二晶體管連接為二極管并且具有連接至第一晶體管的第二端子的第一端子，和被配置為接收第二參考電壓的第二端子。第三晶體管連接為二極管并且具有被配置為接收第三參考電壓的第一端子和第二端子。第四晶體管連接為二極管并且具有連接至第三晶體管的第二端子的第一端子，和被配置為接收第四參考電壓并且連接至第一晶體管的第二端子的第二端子。

還公開了一種電路，包括第一連接為二極管的偽器件、第二連接為二極管的偽器件、第三連接為二極管的偽器件、第四連接為二極管的偽器件和第一放電路徑。第二連接為二極管的偽器件與第一連接為二極管的偽器件串聯(lián)連接。第四連接為二極管的偽器件與第三連接為二極管的偽器件串聯(lián)連接。第一和第二連接為二極管的偽器件形成在第一區(qū)域中。第三和第四連接為二極管的偽器件形成在第一區(qū)域之外的第二區(qū)域中。第一放電路徑被配置為電荷從第一區(qū)域中的第一和第二連接為二極管的偽器件中的至少一個(gè)至第二區(qū)域中的第三和第四連接為二極管的偽器件之一的參考電壓端進(jìn)行放電。

還公開了包括以下操作的方法。電荷從第一區(qū)域中的第一和第二連接為二極管的偽器件中的至少一個(gè)至第一區(qū)域之外的第二區(qū)域中的第三和第四連接為二極管的偽器件之一的參考電壓端進(jìn)行放電。

上面論述了多個(gè)實(shí)施例的特征使得本領(lǐng)域技術(shù)人員能夠更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地以本公開為基礎(chǔ)設(shè)計(jì)或修改用于執(zhí)行與本文所述實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員還應(yīng)該意識(shí)到，這些等效結(jié)構(gòu)不背離本發(fā)明的精神和范圍，并且可以在不背離本發(fā)明的精神和范圍的情況下做出各種變化、替換和改變。