本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地，涉及適合用作場(chǎng)效應(yīng)晶體管中的通道的應(yīng)變單晶第IV族結(jié)構(gòu)的生長(zhǎng)。

背景技術(shù)：

使用下方緩沖區(qū)是生長(zhǎng)應(yīng)變硅平面、翼片形或者絲形通道的最具研究性的應(yīng)力技術(shù)之一。

對(duì)于硅通道，在通道中從源到漏方向產(chǎn)生壓縮應(yīng)變對(duì)于p型場(chǎng)效應(yīng)晶體管(p-FET)是有利的。但是，難以找到合適的下方緩沖區(qū)。一種選擇是使用碳摻雜的Si緩沖區(qū)，如Arimoto等人所述(晶體生長(zhǎng)期刊(Journal of crystal growth)，378，201，212-217)，但是該選項(xiàng)伴隨著嚴(yán)重的綜合挑戰(zhàn)。例如，難以在加工過(guò)程中將碳保持在取代晶格位置，因而難以維持誘發(fā)應(yīng)變。

對(duì)于鍺通道，在通道中從源到漏方向產(chǎn)生拉伸應(yīng)變對(duì)于n型場(chǎng)效應(yīng)晶體管是有利的?，F(xiàn)有研究著眼于使用SiGeSn緩沖層(參見(jiàn)Beller等人的Appl.Phys.Lett(應(yīng)用物理快報(bào))，101,221111(2012))。但是，使用此類緩沖層是非常有問(wèn)題的，因?yàn)槠浣?jīng)受小的帶隙，這導(dǎo)致器件中的逆異偏移(inversed hetero-offset)，這對(duì)于器件性能具有負(fù)面影響。

現(xiàn)有技術(shù)的緩沖區(qū)的另一個(gè)問(wèn)題在于，在第IV族通道生長(zhǎng)之后，非常難以選擇性地去除緩沖區(qū)。這使得對(duì)于例如形成GAA-FET是特別具有挑戰(zhàn)性的。

因此，本領(lǐng)域仍然需要替代性緩沖區(qū)用于在第IV族半導(dǎo)體結(jié)構(gòu)中引入應(yīng)變，并且不會(huì)經(jīng)受現(xiàn)有技術(shù)的一種或多種缺點(diǎn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的一個(gè)目的是提供生長(zhǎng)第IV族應(yīng)變單晶結(jié)構(gòu)的良好方法。

本發(fā)明實(shí)施方式的優(yōu)點(diǎn)在于，方法能夠容易且選擇性地蝕刻掉用于誘發(fā)應(yīng)變的緩沖區(qū)。這在一些實(shí)施方式中能夠獲得不與緩沖區(qū)接觸的第IV族的應(yīng)變單晶材料，因而具有可用于門(mén)化(gating)的額外表面(與緩沖區(qū)接觸的表面)。這能夠例如形成繞著第IV族單晶結(jié)構(gòu)四周的門(mén)，因而形成繞著(GAA)FET四周的門(mén)。

本發(fā)明實(shí)施方式的優(yōu)點(diǎn)在于，能夠生長(zhǎng)少缺陷的第IV族單晶結(jié)構(gòu)。在一些實(shí)施方式中，這是由于在緩沖區(qū)的頂表面上所實(shí)現(xiàn)的低缺陷濃度所導(dǎo)致的。

本發(fā)明實(shí)施方式的優(yōu)點(diǎn)在于，可以在加工過(guò)程中維持在第IV族單晶結(jié)構(gòu)中誘發(fā)的應(yīng)變，并且能夠經(jīng)受住緩沖區(qū)的去除存活下來(lái)。

本發(fā)明實(shí)施方式的優(yōu)點(diǎn)在于，僅需要少量的材料來(lái)形成緩沖區(qū)，并且可以保持低高度的緩沖層。

本發(fā)明實(shí)施方式的優(yōu)點(diǎn)在于，在緩沖區(qū)和第IV族單晶結(jié)構(gòu)之間可以獲得大的帶偏移，從而降低了包含其的FET中的閾值下擺幅(sub-threshold swing)。

上述目的是通過(guò)根據(jù)本發(fā)明的方法和器件實(shí)現(xiàn)的。

在第一個(gè)方面，本發(fā)明涉及用于形成半導(dǎo)體結(jié)構(gòu)的方法，該方法包括以下步驟：

a.使得III-V或II-VI緩沖層在單晶基材上以及在被非晶體側(cè)壁(橫向)限制的空間內(nèi)進(jìn)行外延性生長(zhǎng)，所述空間具有小于10微米的寬度，其中，形成III-V或II-VI緩沖層朝向遠(yuǎn)離單晶基材的表面的材料具有第一松弛晶格常數(shù)，

b.在步驟a期間和/或之后，任選地對(duì)所述緩沖層進(jìn)行退火，以及

c.在所述緩沖層上，任選地外延性生長(zhǎng)III-V或II-VI單晶中間層，以及

d.如果存在所述中間層的話，在所述中間層上，或者如果不存在中間層的話，在所述緩沖層上，外延性生長(zhǎng)至少一個(gè)第IV族單晶結(jié)構(gòu)，所述至少一個(gè)第IV族單晶結(jié)構(gòu)是由具有第二松弛晶格常數(shù)的材料制造的，其不同于所述第一松弛晶格常數(shù)，

其中，任選的中間層是由具有第三松弛晶格常數(shù)的材料制造的，其等于第二松弛晶格常數(shù)，以及

其中，任選的中間層比臨界厚度薄，在該臨界厚度，通過(guò)第一和第三松弛晶格常數(shù)之間的差異所誘發(fā)的應(yīng)變得以釋放。

在第二個(gè)方面，本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)，其包括：

a.具有頂表面的單晶基材，

b.所述單晶基材上的非晶體結(jié)構(gòu)，并且其包含寬度小于10微米的開(kāi)口并將所述單晶基材的頂表面部分暴露出來(lái)，

c.緩沖結(jié)構(gòu)，其具有與所述部分毗鄰的底表面以及頂表面，其具有小于10⁸(優(yōu)選小于10⁷，更優(yōu)選小于10⁶)的穿透錯(cuò)位/cm²，所述緩沖結(jié)構(gòu)是由具有第一晶格常數(shù)的材料制造的，

d.位于所述緩沖結(jié)構(gòu)上的任選的III-V或II-VI單晶中間層，以及

e.至少一個(gè)第IV族單晶結(jié)構(gòu)，其與所述任選的中間層毗鄰(如果存在的話)或者與所述緩沖結(jié)構(gòu)毗鄰，并且其是由具有第二晶格常數(shù)的材料制造的，該第二晶格常數(shù)不同于所述第一晶格常數(shù)，

其中，任選的中間層是由具有第三松弛晶格常數(shù)的材料制造的，其等于第二松弛晶格常數(shù)，以及

其中，任選的中間層比臨界厚度薄，在該臨界厚度，通過(guò)第一和第三松弛晶格常數(shù)之間的差異所誘發(fā)的應(yīng)變得以釋放。

通常，開(kāi)口形成空間，在該空間中限制了緩沖區(qū)。緩沖區(qū)通常填充了開(kāi)口。

在所附的獨(dú)立權(quán)利要求和從屬權(quán)利要求中列出了本發(fā)明的具體和優(yōu)選的方面。從屬權(quán)利要求的特征可以與獨(dú)立權(quán)利要求的特征以及其他從屬權(quán)利要求的特征適當(dāng)?shù)叵嘟Y(jié)合，并且不僅僅是權(quán)利要求所明確闡述的。

雖然本領(lǐng)域中一直存在對(duì)裝置的改進(jìn)、改變和發(fā)展，但認(rèn)為本發(fā)明的概念代表了充分新和新穎的改進(jìn)，包括改變現(xiàn)有實(shí)踐，導(dǎo)致提供具有該性質(zhì)的更有效、穩(wěn)定和可靠的器件。

附圖說(shuō)明

圖1是本發(fā)明一個(gè)實(shí)施方式的示意性代表的垂直橫截面圖。

圖2是本發(fā)明一個(gè)實(shí)施方式的示意性代表的垂直橫截面圖，其中，通過(guò)蝕刻掉至少部分的緩沖層釋放了第IV族單晶結(jié)構(gòu)。

圖3是本發(fā)明一個(gè)實(shí)施方式的示意性代表的垂直橫截面圖，其中，通過(guò)蝕刻掉緩沖層釋放了多個(gè)第IV族單晶結(jié)構(gòu)。

圖4是本發(fā)明一個(gè)實(shí)施方式的示意性代表的垂直橫截面圖，其中，兩個(gè)相反應(yīng)變類型的第IV族單晶結(jié)構(gòu)對(duì)于它們各自的緩沖層共享相同的材料。

圖5和6所示是用于制造實(shí)施方式的替代實(shí)施方式的方案，其中，兩個(gè)相反應(yīng)變類型(壓縮vs拉伸)的第IV族單晶結(jié)構(gòu)共享相同的緩沖層。

在不同的圖中，相同的附圖標(biāo)記表示相同或類似的元件。

具體實(shí)施方式

將就具體實(shí)施方式并參照某些附圖對(duì)本發(fā)明進(jìn)行描述，但本發(fā)明并不受此限制，其僅受限于權(quán)利要求。所述附圖僅為示意性而不具限制性。在附圖中，為達(dá)到說(shuō)明的目的，可能放大一些元件的尺寸而未按比例繪制。所述尺寸和相對(duì)尺寸不與本發(fā)明實(shí)踐的實(shí)際減小相對(duì)應(yīng)。

此外，在說(shuō)明書(shū)以及權(quán)利要求書(shū)中的術(shù)語(yǔ)“第一”、“第二”以及“第三”等用來(lái)區(qū)別類似的元件，而不一定是用來(lái)描述時(shí)間或空間的等級(jí)順序或任何其它方式的順序。應(yīng)理解，在合適的情況下，如此使用的術(shù)語(yǔ)可互換使用，本發(fā)明所述的實(shí)施方式能夠按照除本文所述或說(shuō)明的順序以外的其它順序進(jìn)行操作。

此外，在說(shuō)明書(shū)和權(quán)利要求書(shū)中，術(shù)語(yǔ)“頂部”、“底部”、“上方”以及“下方”等用于描述目的，而不一定用于描述相對(duì)位置。應(yīng)理解，在合適的情況下，如此使用的術(shù)語(yǔ)可互換使用，本發(fā)明所述的實(shí)施方式能夠按照本文所述或說(shuō)明的方向以外的其它方向進(jìn)行操作。

應(yīng)注意，權(quán)利要求書(shū)中使用的術(shù)語(yǔ)“包括”不應(yīng)解釋為被限制為其后列出的裝置，其不排除其它元件或步驟。因此應(yīng)將其解釋為詳細(xì)說(shuō)明存在所提到的所述特征、整數(shù)、步驟或組分，但不排除存在或添加一個(gè)或多個(gè)其它特征、整數(shù)、步驟或組分或其組合。因此，“包含裝置A和B的器件”表述的范圍不應(yīng)限于僅由組件A和B組成的器件。其表示就本發(fā)明而言，器件僅有的相關(guān)組件是A和B。

說(shuō)明書(shū)中提及的“一個(gè)實(shí)施方式”或“一種實(shí)施方式”表示連同實(shí)施方式描述的具體特征、結(jié)構(gòu)或性質(zhì)包括在本發(fā)明的至少一個(gè)實(shí)施方式中。因此，在說(shuō)明書(shū)中各種地方出現(xiàn)的短語(yǔ)“在一個(gè)實(shí)施方式中”或“在實(shí)施方式中”不一定全部都涉及同一個(gè)實(shí)施方式，但可能如此。此外，具體的特性、結(jié)構(gòu)或特征在一個(gè)或多個(gè)實(shí)施方式中可以任何合適的方式組合，其通過(guò)本發(fā)明的描述對(duì)本領(lǐng)域普通技術(shù)人員是顯而易見(jiàn)的。

類似地，應(yīng)理解，在對(duì)本發(fā)明示例性實(shí)施方式的描述中，為達(dá)到簡(jiǎn)化說(shuō)明和有助于理解各個(gè)創(chuàng)造性方面中的一個(gè)或多個(gè)方面的目的，有時(shí)將本發(fā)明的各種特征在單個(gè)實(shí)施方式、附圖或其描述中組合在一起。然而，這種進(jìn)行說(shuō)明的方法不應(yīng)解釋為反映本發(fā)明需要比各權(quán)利要求中明確陳述的更多的特征的意圖。相反，如所附權(quán)利要求書(shū)所反映，創(chuàng)造性方面的所在少于單個(gè)之前說(shuō)明的實(shí)施方式的所有特征。因此，將詳細(xì)說(shuō)明書(shū)之前的權(quán)利要求書(shū)明確結(jié)合到該詳細(xì)說(shuō)明書(shū)中，其中各權(quán)利要求獨(dú)自作為本發(fā)明獨(dú)立的實(shí)施方式。

此外，本領(lǐng)域技術(shù)人員應(yīng)理解，盡管本文所述的一些實(shí)施方式包括一些特征但不包括其它實(shí)施方式的其它特征，不同實(shí)施方式特征的組合應(yīng)處于本發(fā)明的范圍內(nèi)，形成不同的實(shí)施方式。例如，在所附權(quán)利要求書(shū)中，可以任何組合使用任何要求保護(hù)的實(shí)施方式。

此外，一些實(shí)施方式在本文被描述為可通過(guò)計(jì)算機(jī)系統(tǒng)的處理器或?qū)嵤┧龉δ艿钠渌侄螌?shí)施的方法或該方法元件的組合。因此，具有實(shí)施這樣的方法或方法元件的必要說(shuō)明的處理器形成實(shí)施所述方法或方法元件的裝置。此外，本文所述設(shè)備實(shí)施方式的元件是為達(dá)到實(shí)施本發(fā)明的目的而實(shí)施由所述元件執(zhí)行的功能的裝置的例子。

在本文提供的描述中列出大量具體細(xì)節(jié)。然而應(yīng)理解，本發(fā)明實(shí)施方式的實(shí)踐可不具有這些特定細(xì)節(jié)。在其它情況中，沒(méi)有詳細(xì)描述眾所周知的方法、結(jié)構(gòu)和技術(shù)，以免使本發(fā)明的描述難以理解。

提供以下術(shù)語(yǔ)僅以有助于本發(fā)明的理解。

除非另有說(shuō)明，否則如本文所用術(shù)語(yǔ)“半導(dǎo)體翼片”涉及的是如下半導(dǎo)體結(jié)構(gòu)，其從基材上突出并且其長(zhǎng)度和高度大于其寬度。更優(yōu)選地，該寬度是2-50nm。

除非另有說(shuō)明，否則如本文所用術(shù)語(yǔ)“納米絲”涉及的是如下納米結(jié)構(gòu)，其具有棒形狀，長(zhǎng)度/寬度比至少為2，優(yōu)選至少為3，以及更優(yōu)選至少為5，并且寬度最多為30nm，以及優(yōu)選為2-10nm。寬度/高度比優(yōu)選為0.5-2，以及通常為1。

除非另有說(shuō)明，否則如本文所用術(shù)語(yǔ)“納米片”涉及的是如下納米結(jié)構(gòu)，其具有片狀形狀，并且厚度為2-20nm，更優(yōu)選為3-10nm。

除非另有說(shuō)明，否則如本文所用術(shù)語(yǔ)元件的“縱橫比”指的是元件(例如，受限制的空間或緩沖區(qū))的高度/寬度比例，獨(dú)立于其長(zhǎng)度。

如本文所用術(shù)語(yǔ)“高度”指的是垂直于基材測(cè)得的尺度，而術(shù)語(yǔ)“寬度”和“長(zhǎng)度”是平行于基材測(cè)量，并且“長(zhǎng)度”大于或等于“寬度”。

除非另有說(shuō)明，否則如本文所用術(shù)語(yǔ)“第IV族單晶結(jié)構(gòu)”涉及的是由一種或多種第IV族元素制造的單晶結(jié)構(gòu)。在半導(dǎo)體物理學(xué)中，第IV族元素是如下元素：C、Si、Ge、Sn和Pb。優(yōu)選地，在本發(fā)明中，第IV族元素選自：C、Si、Ge和Sn。第IV族單晶結(jié)構(gòu)通常由Si和/或Ge(以及任選的Sn或C)制造，其中，Si和Ge總計(jì)占單晶結(jié)構(gòu)的至少90原子％。

除非另有說(shuō)明，否則如本文所用術(shù)語(yǔ)“III-V”當(dāng)表征材料時(shí)，指的是包含50原子％的至少一種第III族(IUPAC第13族)元素以及50原子％的至少一種第V族元素(IUPAC第15族)的材料。這包括二元化合物，但是也包括更高階的化合物，例如三元化合物或者高至8種選自第III族和第V族的不同元素的化合物。

當(dāng)稱作III-V材料的晶格常數(shù)時(shí)，這是閃鋅礦晶格的晶格常數(shù)。

除非另有說(shuō)明，否則如本文所用術(shù)語(yǔ)“II-VI”當(dāng)表征材料時(shí)，指的是如下材料，該材料由包含至少一種第II族(IUPAC第2和12族)元素以及至少一種第VI族元素(IUPAC第16族)的化合物制得。例子是CdSe、CdS、CdTe、MgS、MgSe、MgTe、ZnO、ZnSe、ZnS和ZnTe。除了二元化合物之外，更高階化合物例如三元或者甚至四元化合物也是可以的。三元化合物的例子是Zn_xMg_1-xSe，其中，x為1-0.7，以及MgSe_xS_1-x，其中，x為0.15-0.4。這兩個(gè)三元化合物的例子可以例如用于使得Ge處于拉伸狀態(tài)。

除非另有說(shuō)明，否則本文所用術(shù)語(yǔ)“異偏移”或“帶偏移”涉及的是兩種不同材料的能級(jí)之間的能量差異。具體來(lái)說(shuō)，術(shù)語(yǔ)“價(jià)帶偏移”會(huì)被用于表征兩種不同材料的價(jià)帶之間的能量差異。在壓縮應(yīng)變第IV族材料(例如，用作pFET中的通道)的情況下，緩沖區(qū)的價(jià)帶應(yīng)該優(yōu)選低于第IV族材料的價(jià)帶，從而使得空穴優(yōu)先留在第IV族材料中而不是在緩沖材料中。第IV族材料的價(jià)帶與緩沖材料的價(jià)帶之間的能量差異是“價(jià)帶偏移”。在拉伸應(yīng)變第IV族材料(例如，用作nFET中的通道)的情況下，緩沖區(qū)的導(dǎo)帶應(yīng)該優(yōu)選高于第IV族材料的導(dǎo)帶，從而使得電子優(yōu)先留在第IV族材料中而不是在緩沖材料中。緩沖材料的導(dǎo)帶與第IV族材料的導(dǎo)帶之間的能量差異是“導(dǎo)帶偏移”。

除非另有說(shuō)明，否則本文所用術(shù)語(yǔ)“松弛晶格常數(shù)”當(dāng)用于材料時(shí)，涉及的是該材料在沒(méi)有應(yīng)力以及處于室溫(例如，300K)時(shí)的固有晶格常數(shù)。通常通過(guò)X射線衍射測(cè)量晶格常數(shù)。本文所述的材料的晶格常數(shù)可以通過(guò)實(shí)驗(yàn)測(cè)得或者可以在文獻(xiàn)中獲得(參見(jiàn)例如，Tiwari和Frank，Applied Physics Letters(應(yīng)用物理快報(bào))，60(1992)630，或者J.F.Geisz和D.J.Friedman，Semicond.Sci.Technol(半導(dǎo)體科學(xué)技術(shù))，17(2002)769)。

采用下式f＝100％*(Δa/a)來(lái)計(jì)算具有第一松弛晶格常數(shù)的材料與具有第二松弛晶格常數(shù)的材料的“晶格失配”(f)，其中，Δa是第一晶格常數(shù)減去第二晶格常數(shù)，以及其中，a是第二晶格常數(shù)。

現(xiàn)在通過(guò)對(duì)本發(fā)明若干實(shí)施方式的詳細(xì)描述來(lái)描述本發(fā)明。很明顯，可根據(jù)本領(lǐng)域技術(shù)人員的知識(shí)構(gòu)建本發(fā)明的其它實(shí)施方式，而不背離本發(fā)明的技術(shù)教示，本發(fā)明僅受所附權(quán)利要求書(shū)條款的限制。

參照晶體管。這些是三端器件，具有第一主電極(例如，漏)、第二主電極(例如，源)以及控制電極(例如，門(mén))，其用于控制第一和第二主電極之間的電荷流動(dòng)。

在第一個(gè)方面，本發(fā)明涉及用于形成半導(dǎo)體結(jié)構(gòu)的方法，該方法包括以下步驟：

a.使得III-V或II-VI緩沖層在單晶基材上以及在被非晶體側(cè)壁(橫向)限制的空間內(nèi)進(jìn)行外延性生長(zhǎng)，所述空間具有小于10微米的寬度，其中，形成III-V或II-VI緩沖層朝向遠(yuǎn)離單晶基材的表面的材料具有第一松弛晶格常數(shù)，

b.在步驟a期間和/或之后，任選地對(duì)所述緩沖層進(jìn)行退火，以及

c.在所述緩沖層上，任選地外延性生長(zhǎng)III-V或II-VI單晶中間層，以及

d.如果存在所述中間層的話，在所述中間層上，或者如果不存在所述中間層的話，在所述緩沖層上，外延性生長(zhǎng)至少一個(gè)第IV族單晶結(jié)構(gòu)，所述至少一個(gè)第IV族單晶結(jié)構(gòu)是由具有第二松弛晶格常數(shù)的材料制造的，其不同于所述第一松弛晶格常數(shù)，

其中，任選的中間層是由具有第三松弛晶格常數(shù)的材料制造的，其等于第二松弛晶格常數(shù)，以及

其中，任選的中間層比臨界厚度薄，在該臨界厚度，通過(guò)第一和第三松弛晶格常數(shù)之間的差異所誘發(fā)的應(yīng)變得以釋放。

緩沖層可以是單層均質(zhì)層，單層(其組成從緩沖層(與基材界面)的底部到緩沖層的頂部(朝向遠(yuǎn)離基材的表面)逐漸發(fā)生變化)，或者多層。

區(qū)別在于：

-形成緩沖層朝向遠(yuǎn)離基材的表面的材料的(第一)松弛晶格常數(shù)，以及

-形成第IV族單晶結(jié)構(gòu)的材料的(第二)松弛晶格常數(shù)，

確保了會(huì)在第IV族單晶結(jié)構(gòu)中存在應(yīng)變。當(dāng)在緩沖層的表面上直接外延性生長(zhǎng)第IV族單晶結(jié)構(gòu)時(shí)，這是正確的。如果在緩沖層和第IV族單晶結(jié)構(gòu)之間生長(zhǎng)了具有等于第二松弛晶格常數(shù)的(第三)松弛晶格常數(shù)的III-V或II-VI單晶中間層的話，這仍然是正確的，前提是，該中間層比臨界厚度薄，在該臨界厚度，通過(guò)第一和第三松弛晶格常數(shù)之間的差異所誘發(fā)的應(yīng)變得以釋放。

在實(shí)施方式中，步驟a可包括如下步驟：

a1.使得III-V或II-VI緩沖層在單晶基材上以及在被非晶體側(cè)壁(橫向)限制的空間內(nèi)進(jìn)行外延性生長(zhǎng)，其中，形成III-V或II-VI緩沖層朝向遠(yuǎn)離單晶基材的表面的材料具有第一松弛晶格常數(shù)，

a2.在緩沖層中蝕刻第一和第二平行槽，

a3.用非晶體材料填充平行槽，以及

a4.任選地，去除在步驟a3中不在槽中沉積的任意非晶體材料(例如，通過(guò)進(jìn)行化學(xué)機(jī)械平面化)，

a5.任選地，通過(guò)使得緩沖層凹下去來(lái)形成腔體，所述腔體由非晶體側(cè)壁(橫向地)限定和由緩沖區(qū)底部限定，

如果沒(méi)有進(jìn)行步驟a5的話，第IV族單晶結(jié)構(gòu)或者任選的III-V或II-VI單晶中間層可在III-V或II-VI緩沖層的頂部上生長(zhǎng)。

在沒(méi)有進(jìn)行步驟c的實(shí)施方式中，在步驟a5中，腔體可以凹至小于、大于或等于待生長(zhǎng)的第IV族單晶結(jié)構(gòu)的高度。

在進(jìn)行步驟c的實(shí)施方式中，步驟a5可包括如下方式形成腔體：使得緩沖層凹至小于、大于或等于待生長(zhǎng)的中間層和第IV族半導(dǎo)體結(jié)構(gòu)的組合的高度。

在實(shí)施方式中，在步驟c中任選生長(zhǎng)的中間層可具有處于步驟d中生長(zhǎng)的第IV族單晶結(jié)構(gòu)的松弛晶格常數(shù)的0.1％之內(nèi)的松弛晶格常數(shù)，以及優(yōu)選地，與步驟d中生長(zhǎng)的第IV族單晶結(jié)構(gòu)相同的松弛晶格常數(shù)。

在實(shí)施方式中，中間層的厚度可以是1-50nm，例如，1-30nm。該厚度范圍通常低于由于晶格常數(shù)失配所誘發(fā)的應(yīng)變發(fā)生釋放的臨界厚度。

任選的單晶III-V或II-VI中間層的組成是不重要的，只要其松弛晶格常數(shù)處于步驟d中生長(zhǎng)的第IV族單晶結(jié)構(gòu)的松弛晶格常數(shù)的0.1％之內(nèi)，以及優(yōu)選地，與步驟d中生長(zhǎng)的第IV族單晶結(jié)構(gòu)相同的松弛晶格常數(shù)即可。出于該目的，本領(lǐng)域技術(shù)人員能夠在本發(fā)明的任意實(shí)施方式中修改對(duì)于具有第一松弛晶格常數(shù)的材料的給定組成。

在實(shí)施方式中，步驟d可包括如下步驟：

d1.在所述緩沖層上或者在所述中間層上，外延性生長(zhǎng)至少一個(gè)第IV族單晶結(jié)構(gòu)，所述至少一個(gè)第IV族單晶結(jié)構(gòu)是由具有不同于所述第一松弛晶格常數(shù)的松弛晶格常數(shù)的材料制造的，

d2.通過(guò)使得非晶體側(cè)壁凹下去，將第IV族單晶結(jié)構(gòu)的側(cè)壁暴露出來(lái)。

在實(shí)施方式中，半導(dǎo)體結(jié)構(gòu)可以是制造CMOS半導(dǎo)體器件中的中間結(jié)構(gòu)。第一方面的半導(dǎo)體結(jié)構(gòu)可以有利地是FET或者實(shí)現(xiàn)FET中的中間結(jié)構(gòu)。半導(dǎo)體結(jié)構(gòu)可以是p型FET、n型FET、結(jié)合了p型FET和n型FET的結(jié)構(gòu)或者實(shí)現(xiàn)此類結(jié)構(gòu)中的中間體。在實(shí)施方式中，半導(dǎo)體結(jié)構(gòu)可以是基于翼片、基于納米絲或者基于納米片的FET，或其實(shí)現(xiàn)中的中間體。在一些特別有利的實(shí)施方式中，半導(dǎo)體結(jié)構(gòu)可以是GAA-FET，例如，基于納米絲或者基于納米片的GAA-FET。FET是采用電場(chǎng)來(lái)控制半導(dǎo)體通道的導(dǎo)電性朝向一類電荷載體的晶體管。這些是三端器件，具有第一主電極(例如，漏)、第二主電極(例如，源)以及控制電極(例如，門(mén))，其用于控制位于第一和第二主電極之間的半導(dǎo)體通道中的電荷流動(dòng)。

基于翼片的FET是通道包含在半導(dǎo)體翼片中的FET。

基于納米絲的FET是通道包含在半導(dǎo)體納米絲中的FET。

基于納米片的FET是通道包含在半導(dǎo)體納米片中的FET。

GAA-FET是這樣的FET，其中，門(mén)在所有的側(cè)面圍繞著通道區(qū)域。

通常，F(xiàn)ET中的通道區(qū)域是半導(dǎo)體結(jié)構(gòu)(例如，翼片、納米絲或納米片)不包含其縱向末端的區(qū)域，因?yàn)槟┒送ǔ０诎雽?dǎo)體結(jié)構(gòu)的源和漏區(qū)域中。

在實(shí)施方式中，本發(fā)明還涉及如上文任意實(shí)施方式所述的FET，其包括根據(jù)第一個(gè)方面的任意實(shí)施方式的半導(dǎo)體結(jié)構(gòu)，其通道是由具有第二松弛晶格常數(shù)的第IV族單晶結(jié)構(gòu)形成的，或者其通道是生長(zhǎng)在這種具有第二松弛晶格常數(shù)的第IV族單晶結(jié)構(gòu)上的。

單晶基材可以是任意單晶基材，但是其優(yōu)選是半導(dǎo)體基材，并且其通常會(huì)是Si基材，因?yàn)槠涫乾F(xiàn)如今半導(dǎo)體制造中的標(biāo)準(zhǔn)。

由非晶體側(cè)壁限定的空間，即受限空間，的寬度優(yōu)選小于5微米。對(duì)于受限空間，小的寬度是有利的，因?yàn)檫@能夠在緩沖層的外延性生長(zhǎng)過(guò)程中和/或任選的退火步驟過(guò)程中，更好地在其非晶體側(cè)壁俘獲缺陷。當(dāng)在單晶基材上外延性生長(zhǎng)緩沖層時(shí)，形成穿透錯(cuò)位。這些錯(cuò)位通常不平行于非晶體側(cè)壁，并且因而會(huì)快速地在非晶體側(cè)壁終止并在其上被俘獲。受限空間的寬度越小，實(shí)現(xiàn)較少穿透錯(cuò)位緩沖頂表面所需的外延性生長(zhǎng)的高度越低。

在實(shí)施方式中，受限空間的寬度可小于5微米，優(yōu)選小于1微米，更優(yōu)選小于500nm，更優(yōu)選小于200nm，更優(yōu)選小于或等于10nm。此類非常窄的受限空間特別適用于獲得在與現(xiàn)有和未來(lái)半導(dǎo)體技術(shù)的尺度相容的生長(zhǎng)高度內(nèi)的受限空間的非晶體側(cè)壁處有效地俘獲缺陷。采用具有足以在受限空間的非晶體(例如電介質(zhì))側(cè)壁俘獲基本上所有穿透錯(cuò)位的縱橫比的受限空間被稱作縱橫比俘獲(ART)。在ART中，側(cè)壁相對(duì)于生長(zhǎng)區(qū)域的寬度足夠高，從而俘獲大部分的缺陷(如果不是全部缺陷的話)。因此，獲得具有低穿透錯(cuò)位密度的頂表面的緩沖層另一個(gè)影響參數(shù)是受限空間的縱橫比。事實(shí)上，較高的縱橫比自動(dòng)轉(zhuǎn)化為緩沖區(qū)的頂表面處的較低缺陷密度，如果緩沖區(qū)完全填充了受限空間的話。因此，在本發(fā)明的實(shí)施方式中，受限空間的縱橫比高于1，優(yōu)選高于1.42，優(yōu)選高于2，更優(yōu)選高于3，以及最優(yōu)選高于5。

在實(shí)施方式中，非晶體側(cè)壁可以是電介質(zhì)側(cè)壁(例如，SiO₂側(cè)壁)。受限空間可以限定在布置在基材的頂表面上的非晶體(例如，電介質(zhì))材料中。在受限空間中外延性生長(zhǎng)緩沖區(qū)。

在實(shí)施方式中，在外延性生長(zhǎng)之前，單晶基材具有限定在其中的切割面(facet)。這促進(jìn)了缺陷俘獲。

在實(shí)施方式中，受限空間的基底并不簡(jiǎn)單地構(gòu)建在基材與側(cè)壁接觸的平坦水平表面中，相反地，該基底包括由基材的材料制造的兩個(gè)相對(duì)表面(例如，在基材中切開(kāi))并且以100-170°(以及更通常來(lái)說(shuō)90°+α，例如，144.8°)的角β與相應(yīng)的相對(duì)非晶體側(cè)壁接觸(參見(jiàn)下文)。這兩個(gè)單晶表面可沿著受限空間的長(zhǎng)度蔓延。它們可以相互接觸，在兩個(gè)相對(duì)側(cè)壁的線間距離(line inter-distant)相會(huì)，或者它們可以通過(guò)基材的平坦水平表面相連接。

在實(shí)施方式中，受限空間的底部可以具有v形狀。

兩個(gè)所述相對(duì)表面與基材的主表面之間的角度分別是α。在所述相對(duì)表面分別沿著具有密勒指數(shù)[111]的平面以及Si基材的主表面沿著具有密勒指數(shù)[100]的平面的典型情況下，α是54.8°。

兩個(gè)相對(duì)表面之間的角度(例如，“v”的角度)優(yōu)選等于180°-2*α，即70.4°。

α和β如圖3定義。

在實(shí)施方式中，可以將緩沖層的高度選擇為0.05-5um。優(yōu)選地，該高度可以小于1um，優(yōu)選小于0.5um。

為了進(jìn)行步驟a過(guò)程中的退火，有利的選項(xiàng)是生長(zhǎng)一部分的III-V結(jié)構(gòu)，退火，然后生長(zhǎng)另一部分，然后再次退火。該過(guò)程可以重復(fù)一次或多次。當(dāng)受限空間的高度/寬度比小于1.42時(shí)，在步驟a過(guò)程中或者步驟a之后進(jìn)行退火是特別有利的。

此類退火引起部分最終留下的穿透錯(cuò)位朝向側(cè)壁移動(dòng)，在那里它們會(huì)被俘獲，從而降低了III-V或II-VI緩沖頂表面的穿透錯(cuò)位密度。該退火步驟通常可以分配用于縱橫比大于或等于1.42或者大于或等于2的受限空間。

退火溫度優(yōu)選是500-750℃的依托范圍，以及更通常是550-650℃的依托范圍?？梢栽谠撘劳蟹秶鷥?nèi)恒定地進(jìn)行單次退火步驟(例如，在該依托范圍內(nèi)的恒定溫度)，或者可以在低于該依托范圍的溫度與該依托范圍內(nèi)的溫度之間循環(huán)溫度一次或多次地進(jìn)行單次退火步驟。低于該依托范圍的溫度可以是例如350-450℃的溫度。

如果進(jìn)行循環(huán)，則循環(huán)次數(shù)可以高至15次，并且通常為2-8次(例如，5次循環(huán))。在依托范圍內(nèi)的每次循環(huán)的退火時(shí)間優(yōu)選為1秒至10分鐘，更優(yōu)選為1-5分鐘。依托范圍內(nèi)的總退火時(shí)間優(yōu)選為2秒至2小時(shí)。

受限空間的頂表面的形狀會(huì)決定緩沖層的頂表面的形狀，因?yàn)榫彌_層的頂表面會(huì)具有與受限空間的頂表面相同的寬度以及最大為相同的長(zhǎng)度。緩沖層的頂表面的形狀自身會(huì)限制第IV族單晶結(jié)構(gòu)的形狀，因?yàn)槠溟L(zhǎng)度最多對(duì)應(yīng)于緩沖層的頂表面的長(zhǎng)度，而其寬度會(huì)小于、等于緩沖層的頂表面或者最多比它寬5％。在單個(gè)第IV族單晶結(jié)構(gòu)生長(zhǎng)在緩沖層上的典型情況下，第IV族單晶結(jié)構(gòu)的寬度和長(zhǎng)度可以與緩沖層頂表面的寬度和長(zhǎng)度相同。在實(shí)施方式中，寬度可以高至5％更寬。在不止一個(gè)第IV族單晶結(jié)構(gòu)生長(zhǎng)在緩沖層上的情況下，每個(gè)第IV族單晶結(jié)構(gòu)的長(zhǎng)度可以等于或小于緩沖層的頂表面的長(zhǎng)度，而每個(gè)第IV族單晶結(jié)構(gòu)的寬度可以等于或小于或者大于緩沖層的頂表面的寬度。

受限空間可以具有槽形狀。該槽可以是比高度更長(zhǎng)以及比寬度更長(zhǎng)的孔。在實(shí)施方式中，槽的底部可以具有v形狀。

使得受限空間具有槽形狀是有利的，因?yàn)檫@能夠提供比寬度長(zhǎng)的緩沖層頂表面。這進(jìn)而能夠生長(zhǎng)一個(gè)或多個(gè)第IV族單晶結(jié)構(gòu)形狀的納米絲或納米片，其中，納米絲或納米片的長(zhǎng)度可以是例如等于緩沖層的頂表面的長(zhǎng)度。

在實(shí)施方式中，第IV族單晶結(jié)構(gòu)可以是包含通道的結(jié)構(gòu)或者是其上外延性生長(zhǎng)了包含通道的結(jié)構(gòu)的中間層。

第二松弛晶格常數(shù)可以高于或低于第一松弛晶格常數(shù)，分別是在壓縮應(yīng)變的第IV族單晶結(jié)構(gòu)或者拉伸應(yīng)變的第IV族單晶結(jié)構(gòu)的外延性生長(zhǎng)的情況下起作用。

在實(shí)施方式中，第一松弛晶格常數(shù)的材料與具有第二松弛晶格常數(shù)的材料的晶格失配可以是0.1％至-3％。這誘發(fā)了第二松弛晶格常數(shù)的材料中0.1-3％的壓縮應(yīng)變。

在實(shí)施方式中，第一松弛晶格常數(shù)的材料與具有第二松弛晶格常數(shù)的材料的晶格失配可以是0.1％至3％。這誘發(fā)了第二松弛晶格常數(shù)的材料中0.1-3％的拉伸應(yīng)變。

在本發(fā)明的任意實(shí)施方式中，第IV族材料(其具有高于所述第一松弛晶格常數(shù)的第二松弛晶格常數(shù))可以是例如選自Si_1-yGe_y(其中，y是0-1，例如，Si、Ge或其組合)或者Si_1-y-zGe_ySn_z(其中，y是0-1，以及其中，z是0-0.10以及優(yōu)選是0.01-0.10，其中y+z＝1)。

優(yōu)選地，其是Si_1-yGe_y，其中，y是0.01-0.9，以及更優(yōu)選Si或Ge。

在本發(fā)明的任意實(shí)施方式中，第IV族材料(其具有低于所述第一松弛晶格常數(shù)的松弛晶格常數(shù))可以是例如選自Si:C，具有高至10％的C，或者優(yōu)選Si_1-yGe_y，y是0-0.5(例如，Si)。

在實(shí)施方式中，第IV族單晶結(jié)構(gòu)可以是由Si_1-xGe_x制造的中間層以及包含可在其上外延性生長(zhǎng)的通道的結(jié)構(gòu)。這是有利的，因?yàn)樵撝虚g層可以減少緩沖層和例如Si或Ge結(jié)構(gòu)之間的相互擴(kuò)散。該中間層的另一個(gè)優(yōu)點(diǎn)在于，其可以改善導(dǎo)帶偏移。

優(yōu)選地，該中間層的厚度(即高度)可以是2-20nm，優(yōu)選5-10nm。

在實(shí)施方式中，第IV族材料可以由Si_1-xGe_x制造，其中，x是0.01-0.5或者0.01-0.4。在該后一種實(shí)施方式中，Si_1-xGe_x(其中x是0.01-0.4)可以是緩沖層和Si結(jié)構(gòu)之間的中間層(該Si結(jié)構(gòu)可以是例如包括通道的結(jié)構(gòu)，例如，包含通道的翼片、納米絲或納米片)。

在實(shí)施方式中，第IV族單晶結(jié)構(gòu)可具有兩個(gè)沿其長(zhǎng)度方向的末端，并且單晶結(jié)構(gòu)可以通過(guò)將這兩個(gè)末端與基材附連(在步驟d期間實(shí)體不進(jìn)行蝕刻)來(lái)與基材固定。這是有利的，因?yàn)檫@防止了從所述至少一個(gè)第IV族單晶結(jié)構(gòu)去除緩沖層和/或任選的中間層釋放了第IV族單晶結(jié)構(gòu)中誘發(fā)的應(yīng)變的釋放。因此，在釋放的第IV族單晶結(jié)構(gòu)中維持了該應(yīng)變。該實(shí)體可以是例如非晶體側(cè)壁。

在實(shí)施方式中，一個(gè)末端可以與源接觸件附連，而另一個(gè)末端可以與漏接觸件附連(源接觸件和漏接觸件與基材間接附連)。這是使得第IV族單晶結(jié)構(gòu)的末端與基材附連的實(shí)踐方式。

在實(shí)施方式中，生長(zhǎng)的第IV族單晶結(jié)構(gòu)可以具有翼片、納米絲或納米片的形狀。這種翼片、納米絲或納米片可以包括通道。

在實(shí)施方式中，具有第一松弛晶格常數(shù)的材料(例如，緩沖層朝向遠(yuǎn)離基材的表面的材料)可以是由III-V材料制造的，其包含50原子％的一種或多種III元素(其選自Ga、B、Al、In和Th)以及包含一種或多種V元素(其選自N、As、P、Sb和Bi)。

在實(shí)施方式中，具有第一松弛晶格常數(shù)的材料(例如，緩沖層朝向遠(yuǎn)離基材的表面的材料)可以由如下制得：

Ga和/或Al，以及任選的In和B中的一種或多種作為第III族元素，以及

P、N、Sb和As中的一種或多種作為第V族元素。

在該實(shí)施方式中，B和N是優(yōu)選的，但并不是強(qiáng)制性地相互排斥的。

在實(shí)施方式中，具有第一松弛晶格常數(shù)的材料(例如，緩沖層朝向遠(yuǎn)離基材的表面的材料)可以由如下制得：

-Ga，

-P，和

-B和/或N，其中，B和N是優(yōu)選的，但并不是強(qiáng)制性地相互排斥的。

該實(shí)施方式對(duì)于誘發(fā)Si單晶結(jié)構(gòu)中的壓縮應(yīng)變是非常有利的。

在實(shí)施方式中，具有第一松弛晶格常數(shù)的材料(例如，緩沖層朝向遠(yuǎn)離基材的表面的材料)可以是由III-V材料制造的，其包含Ga和任選的B和/或In作為第III族元素，P和任選的N和/或As作為第V族元素，其中，B和N優(yōu)選是相互排斥的，以及As和In是相互排斥的。例子是B_xGa_1-xP(x是0-1)，B_xGa_1-xAs_yP_1-y(x是0-1以及y是0-1)，GaN_yP_1-y(其中，y是0-1)，GaN_xAs_yP_1-x-y(其中，x是0-1，y是0-1，以及x+y小于或等于1)，Ga_xIn_1-xN_yP_1-y(其中，x是0-1，以及y是0-1)，以及B_xGa_yIn_1-x-yP(其中，x是0-1，y是0-1，以及x+y小于或等于1)。該實(shí)施方式特別適用于當(dāng)?shù)贗V族單晶結(jié)構(gòu)是壓縮應(yīng)變的情況，優(yōu)選是當(dāng)?shù)贗V族單晶結(jié)構(gòu)是由Si_1-xGe_x(其中，x是0-0.49，例如，0-0.4)制造，例如，當(dāng)?shù)贗V族單晶結(jié)構(gòu)是Si時(shí)。

在實(shí)施方式中，以及特別是當(dāng)?shù)贗V族單晶結(jié)構(gòu)是拉伸應(yīng)變，優(yōu)選當(dāng)?shù)贗V族單晶結(jié)構(gòu)是由Si_1-xGe_x(其中，x是0.51-1，例如0.6-1)制造時(shí)，例如當(dāng)?shù)贗V族單晶結(jié)構(gòu)是Ge時(shí)，具有第一松弛晶格常數(shù)的材料(例如，緩沖層朝向遠(yuǎn)離基材的表面的材料)可以是由III-V材料制造，其包含Ga和/或In，以及任選的Al作為第III族元素，以及P、Sb、As和N中的一種或多種作為第V族元素。優(yōu)選地，在該后一種實(shí)施方式中，當(dāng)使用N時(shí)，還使用As，以及不使用P和Sb。

當(dāng)?shù)贗V族單晶結(jié)構(gòu)處于拉伸應(yīng)變并且是由Si_1-xGe_x制造(其中，x是0.51-1，例如0.6-1，如當(dāng)?shù)贗V族單晶結(jié)構(gòu)是拉伸應(yīng)變的Ge)時(shí)，具有第一松弛晶格常數(shù)的材料可優(yōu)選選自In_xGa_1-xAs(其中，x是0.05-30)、In_xGa_1-xP(其中，x是0.52-0.80)、GaSb_xAs_1-x(其中，x是0.05-0.30)以及GaSb_xP_1-x(其中，x是0.35-0.55)。任選地，這些實(shí)施方式還可包括N和/或B。這些實(shí)施方式能夠在第IV族單晶結(jié)構(gòu)中誘發(fā)拉伸應(yīng)變。它們還具有提供良好的異偏移的優(yōu)勢(shì)。具體來(lái)說(shuō)，它們的異偏移優(yōu)于SiGeSn緩沖的情況。

在實(shí)施方式中，當(dāng)?shù)贗V族單晶結(jié)構(gòu)是由Si_1-xGe_x制造(其中，x是0.51-1，例如，0.6-1)時(shí)，或者當(dāng)?shù)贗V族單晶結(jié)構(gòu)是Ge時(shí)，可以在第IV族單晶結(jié)構(gòu)和緩沖層之間存在Si富集中間層。Si富集中間層可以是包含大于或等于51原子％的Si的層，例如，Si層或者Si_1-xGe_x層，其中，x是0-0.49(例如，0-0.4)。由于降低了第IV族單晶結(jié)構(gòu)和阻隔層之間的相互擴(kuò)散，所以這是有利的。

在任意實(shí)施方式中，緩沖層可以由單種材料制造，可以由不同材料的多層制造，或者可以由組成沿著緩沖層的高度逐漸變化的材料制造。在任意情況下，緩沖層的頂層必須由具有所述第一松弛晶格常數(shù)的材料制造。在一些實(shí)施方式中，這意味著整個(gè)緩沖層是由具有所述第一松弛晶格常數(shù)的材料制造的；在其他實(shí)施方式中，多層緩沖的頂層是由具有所述第一松弛晶格常數(shù)的材料制造的；在其他情況下，對(duì)于緩沖區(qū)的組成從緩沖區(qū)的底部到緩沖區(qū)的頂部發(fā)生變化的其他材料，在緩沖層的上表面實(shí)現(xiàn)具有所述第一松弛晶格常數(shù)的材料。

當(dāng)?shù)贗V族單晶結(jié)構(gòu)處于拉伸應(yīng)變并且是由Si_1-xGe_x(其中，x是0.51-1，例如，0.6-1)制造，例如當(dāng)?shù)贗V族單晶結(jié)構(gòu)是拉伸應(yīng)變的Ge時(shí)，優(yōu)選緩沖層是由(In)GaAs材料制造的，其中，In的濃度從緩沖區(qū)的底部(例如，與基材的界面處)的0％變化至緩沖區(qū)的頂表面的10-30％。頂層限定了第一松弛晶格常數(shù)以及對(duì)于第IV族單晶結(jié)構(gòu)的晶格失配。

當(dāng)?shù)贗V族單晶結(jié)構(gòu)處于拉伸應(yīng)變并且是由Si_1-xGe_x(其中，x是0.51-1，例如，0.6-1)制造，例如當(dāng)?shù)贗V族單晶結(jié)構(gòu)是拉伸應(yīng)變的Ge時(shí)，另一種優(yōu)選緩沖區(qū)是由GaSb_xP_1-x材料制造的，其中，x從緩沖區(qū)底部(例如，與基材的界面處的)0變化至緩沖區(qū)頂表面的0.35-0.55。

當(dāng)?shù)贗V族單晶結(jié)構(gòu)處于壓縮應(yīng)變并且是由Si_1-xGe_x制造(其中，x是0.51-1，例如0.6-1)，如當(dāng)?shù)贗V族單晶結(jié)構(gòu)是壓縮應(yīng)變的Ge時(shí)，具有第一松弛晶格常數(shù)的材料可優(yōu)選是GaP_xAs_1-x(其中，x是0.7-1)、GaP_xSb_1-x(其中，x是0.7-1)、B_yGa_1-yP_xAs_1-x(其中，y是0.07-0以及x是1-0)、GaN_yP_xAs_1-x-y(其中，y是0.07-0以及x是1-0)?；蛘?，緩沖區(qū)可以是B_yGa_1-yP_xSb_1-x、GaN_yP_xSb_1-x-y或B_yGa_1-y-xIn_xAs。

這些實(shí)施方式能夠在這些第IV族單晶結(jié)構(gòu)中誘發(fā)壓縮應(yīng)變。

在實(shí)施方式中，緩沖層可以由II-VI材料制造。例如，其可以由MgS制造。當(dāng)然，三元和四元II-VI材料也是合適的。

形成III-V或II-VI緩沖層的頂部的材料具有不同于第二松弛晶格常數(shù)的第一松弛晶格常數(shù)。

在實(shí)施方式中，如果希望壓縮應(yīng)變的第IV族單晶結(jié)構(gòu)的話，則第一松弛晶格常數(shù)必須小于第二松弛晶格常數(shù)。當(dāng)該第IV族單晶結(jié)構(gòu)用作pFET的通道時(shí)，該壓縮應(yīng)力經(jīng)由改善通過(guò)通道的電流密度來(lái)增加晶體管的性能。

此外在Ge單晶結(jié)構(gòu)的情況下，必須在阻隔層和第IV族單晶結(jié)構(gòu)之間提供中間層。該中間層可以是例如Si_1-xGe_x(其中，x是0.3-0.95，例如0.5-0.95)或者第III-V族中間層，并且可作為量子障礙來(lái)改善對(duì)于Ge通道的異偏移。如果中間層是第III-V族中間層的話，將其視作形成阻隔層的頂表面，因而限定了第一松弛晶格常數(shù)。

在實(shí)施方式中，方法還可包括：在步驟d之后的步驟h，通過(guò)選擇性地蝕刻掉至少緩沖層接觸所述單晶結(jié)構(gòu)的(所述)部分，來(lái)從所述單晶結(jié)構(gòu)去除所述緩沖層。

能夠相對(duì)于第IV族材料選擇性蝕刻掉第IIII-V族或第II-VI族材料的蝕刻化學(xué)品是本領(lǐng)域技術(shù)人員已知的。例如，已知由HCl、H₂O₂和H₂O構(gòu)成的混合物相對(duì)于第IV族材料(例如，Si)選擇性地蝕刻掉III-V材料(例如，GaAs、InP或GaAsP)。

本文所用從單晶結(jié)構(gòu)“去除”緩沖層表示抑制緩沖層與單晶結(jié)構(gòu)之間的物理接觸。這是通過(guò)選擇性蝕刻實(shí)現(xiàn)的，即，沒(méi)有明顯蝕刻單晶結(jié)構(gòu)，至少緩沖層的(所述)部分接觸所述單晶結(jié)構(gòu)。

通過(guò)從單晶結(jié)構(gòu)去除緩沖層，所述單晶結(jié)構(gòu)之前與緩沖層接觸的表面現(xiàn)在被暴露出來(lái)。這是有利的，因?yàn)檫@實(shí)現(xiàn)了在后一步驟中用門(mén)結(jié)構(gòu)覆蓋該表面。例如，可以形成完全圍繞單晶結(jié)構(gòu)的門(mén)結(jié)構(gòu)。這是有利的，因?yàn)槿绻麑尉ЫY(jié)構(gòu)用作FET中的通道的話，通道可以存在于單晶結(jié)構(gòu)的全部周?chē)?，并且可以通過(guò)所有側(cè)面來(lái)控制通過(guò)通道的電流。

因此，在實(shí)施方式中，方法還可包括形成覆蓋所述表面的門(mén)結(jié)構(gòu)的步驟e。

在實(shí)施方式中，方法在步驟d之后還可包括如下步驟：

e.外延性生長(zhǎng)另一緩沖層，所述另一緩沖層是由具有第四松弛晶格常數(shù)的材料制造的，并且使得其能夠相對(duì)于具有第五晶格常數(shù)的材料被選擇性地蝕刻，

f.外延性生長(zhǎng)一個(gè)或多個(gè)其他第IV族單晶結(jié)構(gòu)，所述一個(gè)或多個(gè)其他第IV族單晶結(jié)構(gòu)是由具有第五松弛晶格常數(shù)的材料制造的，以及

g.選擇性地蝕刻掉所述另一緩沖層，從而將所述一個(gè)或多個(gè)其他第IV族單晶結(jié)構(gòu)的至少部分表面暴露出來(lái)。

后續(xù)步驟e和f可以重復(fù)一次或多次，從而形成垂直間隔的額外第IV族單晶結(jié)構(gòu)。

步驟e和f能夠形成垂直間隔的數(shù)個(gè)第IV族單晶結(jié)構(gòu)。優(yōu)選地，這些單晶結(jié)構(gòu)中的每一個(gè)可以是納米片。

在步驟e期間和/或在步驟e和f之間，可以進(jìn)行退火步驟來(lái)降低缺陷密度。

優(yōu)選地，這些單晶結(jié)構(gòu)中的每一個(gè)可以通過(guò)在步驟g期間不對(duì)實(shí)體進(jìn)行蝕刻來(lái)與基材固定。這些實(shí)體可以是例如非晶體側(cè)壁。

優(yōu)選地，這些單晶結(jié)構(gòu)中的每一個(gè)可具有兩個(gè)沿其長(zhǎng)度方向的末端，并且它們可以通過(guò)將這兩個(gè)末端與基材附連(在步驟g期間實(shí)體不進(jìn)行蝕刻)來(lái)與基材固定。這是有利的，因?yàn)檫@防止了在第IV族單晶結(jié)構(gòu)中誘發(fā)的應(yīng)變的松弛。

在實(shí)施方式中，對(duì)于每個(gè)第IV族單晶結(jié)構(gòu)，一個(gè)末端可以通過(guò)與源接觸件附連從而附連到基材，而另一個(gè)末端可以通過(guò)與漏接觸件附連從而附連到基材。這是使得第IV族單晶結(jié)構(gòu)的末端與基材附連的實(shí)踐方式。

在實(shí)施方式中，可以在250-550℃，以及優(yōu)選300-500℃的溫度下，進(jìn)行步驟d和/或步驟f。該低生長(zhǎng)溫度是有利的，因?yàn)檫@降低了緩沖材料擴(kuò)散進(jìn)入到第IV族材料中。

在實(shí)施方式中，步驟d和/或步驟f可以以如下方式進(jìn)行：?jiǎn)尉У贗V族材料以0.005-5nm/s，更優(yōu)選0.01-1nm/s的速度生長(zhǎng)。

在實(shí)施方式中，步驟f可以包括在所述緩沖層上的外延性生長(zhǎng)：

a.由第IV族材料制造的第一單晶結(jié)構(gòu)，其具有高于所述第一晶格常數(shù)的松弛晶格常數(shù)，以及

b.由第IV族材料制造的第二單晶結(jié)構(gòu)，其具有低于所述第一晶格常數(shù)的松弛晶格常數(shù)。

以這種方式，在相同緩沖區(qū)上提供了第一壓縮應(yīng)變單晶結(jié)構(gòu)和第二拉伸應(yīng)變單晶結(jié)構(gòu)。

該實(shí)施方式是有利的，因?yàn)橥ㄟ^(guò)僅需要在一層緩沖層上進(jìn)行生長(zhǎng)來(lái)獲得和整合壓縮應(yīng)變pFET和拉伸應(yīng)變nFET兩者，從而簡(jiǎn)化了CMOS集成?？梢酝ㄟ^(guò)為每一個(gè)由第IV族材料制造的單晶結(jié)構(gòu)提供源結(jié)構(gòu)、漏結(jié)構(gòu)和門(mén)結(jié)構(gòu)，來(lái)獲得pFET和nFET。當(dāng)然，也可以提供對(duì)應(yīng)的源接觸件、漏接觸件和門(mén)接觸件。

在相同緩沖區(qū)上提供第一壓縮應(yīng)變單晶結(jié)構(gòu)和第二拉伸應(yīng)變單晶結(jié)構(gòu)的實(shí)施方式中，具有第一或第四松弛晶格常數(shù)的材料(例如，緩沖區(qū))可以是例如三元組合物，如GaP1-xAsx材料(具有0-90％的As)、GaPSb材料(具有0-25％的Sb)、GaInP材料(具有0-40％的In)、AlPSb材料(具有0-25％的Sb)、AlPAS材料(具有0-90％的As)或者AlInP材料(具有0-40％的In)。其他合適的三元緩沖組合物包括B_1-xGa_xAs和Ga_1-xN_xAs。合適的四元緩沖組合物的例子是Ga_1-xAl_xP_1-yAs_y、Ga_1-xIn_xP_1-yAs_y、Ga_1-xAl_xP_1-ySb_y、Ga_1-xIn_xP_1-ySb_y、In_1-xAl_xP_1-yAs_y、In_1-xAl_xP_1-ySb_y、Ga_1-yN_xAs_1-y-xPy、B_1-xGa_xAs_1-ySb_y、Ga_1-xN_xAs_1-y-xSb_y、B_1-xGa_xAs_1-yP_y、GaP_xAs_1-y-xSb_y和B_yGa_xIn_1-y-xP。具有第一或第四松弛晶格常數(shù)的材料(例如緩沖區(qū))也可以是II-VI材料，例如，ZnS_xSe_1-x(x為0.2-0.8)或者Zn_xMg_1-xS(x為0-0.8)。

在這些材料中，GaP_1-xAs_x是優(yōu)選的，因?yàn)槠涮峁┳詈?jiǎn)單的方法，因?yàn)槠淙菀自谡麄€(gè)組成范圍上生長(zhǎng)。

在用于形成半導(dǎo)體結(jié)構(gòu)的實(shí)施方式中，所述半導(dǎo)體結(jié)構(gòu)包括壓縮應(yīng)變第IV族單晶結(jié)構(gòu)和拉伸應(yīng)變第IV族單晶結(jié)構(gòu)共享相同緩沖層，方法可以包括：

a1.使得III-V或II-VI緩沖層在單晶基材上以及在被非晶體側(cè)壁限制的空間內(nèi)進(jìn)行外延性生長(zhǎng)，所述空間具有1-10微米的寬度，其中，形成III-V或II-VI緩沖層朝向遠(yuǎn)離單晶基材的表面的材料具有第一松弛晶格常數(shù)，

a2.在緩沖層中蝕刻至少三個(gè)平行槽，

a3.用非晶體材料填充槽，從而形成至少三個(gè)平行非晶體壁，

a4.任選地，去除在步驟a3中不在槽中沉積的任意非晶體材料(例如，采用諸如化學(xué)機(jī)械平面化之類的技術(shù))，

a5.任選地，通過(guò)使得平行非晶體側(cè)壁之間存在的緩沖層凹下去來(lái)形成至少第一和第二腔體(例如，凹至對(duì)應(yīng)于待生長(zhǎng)的第IV族半導(dǎo)體結(jié)構(gòu)的高度的深度)，每個(gè)所述腔體被一對(duì)平行非晶體側(cè)壁和緩沖區(qū)底部限制，

b.在步驟a1期間和/或步驟a1之后以及d1之前的任意時(shí)刻，對(duì)所述緩沖層進(jìn)行退火，

c.在所述緩沖層上，任選地外延性生長(zhǎng)III-V或II-VI中間層(例如，如本文第一個(gè)方面所限定)，

d1.在所述緩沖層上或者在所述中間層上，外延性生長(zhǎng)至少一個(gè)第IV族單晶結(jié)構(gòu)，所述至少一個(gè)第IV族單晶結(jié)構(gòu)是由具有高于所述第一松弛晶格常數(shù)的松弛晶格常數(shù)的材料制造的，

d2.在所述緩沖層上或者在所述中間層上，外延性生長(zhǎng)至少一個(gè)第IV族單晶結(jié)構(gòu)，所述至少一個(gè)第IV族單晶結(jié)構(gòu)是由具有低于所述第一松弛晶格常數(shù)的松弛晶格常數(shù)的材料制造的，

d3.通過(guò)使得非晶體側(cè)壁凹下去，將第IV族單晶結(jié)構(gòu)的側(cè)壁暴露出來(lái)。

在用于形成半導(dǎo)體結(jié)構(gòu)的實(shí)施方式中，所述半導(dǎo)體結(jié)構(gòu)包括壓縮應(yīng)變第IV族單晶結(jié)構(gòu)和拉伸應(yīng)變第IV族單晶結(jié)構(gòu)共享相同緩沖層，方法可以包括：

a1.使得III-V或II-VI緩沖層在單晶基材上以及在被第一和第二平行非晶體側(cè)壁限制的空間內(nèi)進(jìn)行外延性生長(zhǎng)，所述空間具有1-10微米的寬度，其中，形成III-V或II-VI緩沖層朝向遠(yuǎn)離單晶基材的表面的材料具有第一松弛晶格常數(shù)，

a2.在第一和第二非晶體側(cè)壁之間的緩沖層中蝕刻至少一個(gè)槽并且與它們平行，

a3.用非晶體材料填充所述至少一個(gè)槽，從而至少形成另一非晶體側(cè)壁，

a4.任選地，去除在步驟a3中不在槽中沉積的任意非晶體材料(例如，采用諸如化學(xué)機(jī)械平面化之類的技術(shù))，

a5.任選地，通過(guò)使得平行非晶體側(cè)壁之間存在的緩沖層凹下去來(lái)形成至少第一和第二腔體(凹至對(duì)應(yīng)于待生長(zhǎng)的第IV族半導(dǎo)體結(jié)構(gòu)的高度的深度)，每個(gè)所述腔體被一對(duì)平行非晶體側(cè)壁和緩沖區(qū)底部限制，

b.在步驟a1期間和/或步驟a1之后以及步驟d1之前的任意時(shí)刻，對(duì)所述緩沖層進(jìn)行退火，

c.在所述緩沖層上，任選地外延性生長(zhǎng)III-V或II-VI中間層(例如，如本文第一個(gè)方面所限定)，

d1.在所述緩沖層上或者在所述中間層上，外延性生長(zhǎng)至少一個(gè)第IV族單晶結(jié)構(gòu)，所述至少一個(gè)第IV族單晶結(jié)構(gòu)是由具有高于所述第一松弛晶格常數(shù)的松弛晶格常數(shù)的材料制造的，

d2.在所述緩沖層上或者在所述中間層上，外延性生長(zhǎng)至少一個(gè)第IV族單晶結(jié)構(gòu)，所述至少一個(gè)第IV族單晶結(jié)構(gòu)是由具有低于所述第一松弛晶格常數(shù)的松弛晶格常數(shù)的材料制造的，

d3.通過(guò)使得非晶體側(cè)壁凹下去，將第IV族單晶結(jié)構(gòu)的側(cè)壁暴露出來(lái)。

在第二個(gè)方面，本發(fā)明涉及可通過(guò)第一個(gè)方面的方法的實(shí)施方式獲得的半導(dǎo)體結(jié)構(gòu)。

在第二個(gè)方面的實(shí)施方式中，本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)，其包括：

a.具有頂表面的單晶基材，

b.所述單晶基材上的非晶體結(jié)構(gòu)，并且其包含寬度小于10微米的開(kāi)口并將所述單晶基材的頂表面部分暴露出來(lái)，

c.緩沖結(jié)構(gòu)，其具有與所述部分毗鄰的底表面以及頂表面，其具有小于10⁸(優(yōu)選小于10⁷，更優(yōu)選小于10⁶)的穿透錯(cuò)位/cm²，所述緩沖結(jié)構(gòu)是由具有第一晶格常數(shù)的材料制造的，

d.位于所述緩沖結(jié)構(gòu)上的任選的III-V或II-VI單晶中間層，以及

e.至少一個(gè)第IV族單晶結(jié)構(gòu)，其與所述任選的單晶中間層毗鄰(如果存在的話)或者與所述緩沖結(jié)構(gòu)毗鄰，并且其是由具有第二晶格常數(shù)的材料制造的，該第二晶格常數(shù)不同于所述第一晶格常數(shù)，

其中，任選的中間層是由具有第三松弛晶格常數(shù)的材料制造的，其等于第二松弛晶格常數(shù)，以及

其中，任選的中間層比臨界厚度薄，在該臨界厚度，通過(guò)第一和第三松弛晶格常數(shù)之間的差異所誘發(fā)的應(yīng)變得以釋放。

在實(shí)施方式中，半導(dǎo)體結(jié)構(gòu)、單晶基材、具有第一晶格常數(shù)的材料、具有第二晶格常數(shù)的材料、中間層以及第IV族單晶結(jié)構(gòu)可以獨(dú)立地依據(jù)第一個(gè)方面的任意實(shí)施方式。

在實(shí)施方式中，非晶體結(jié)構(gòu)的開(kāi)口可以形成非晶體側(cè)壁限定的空間，如第一個(gè)方面的任意實(shí)施方式所定義的那樣。

通過(guò)以下詳細(xì)描述，結(jié)合通過(guò)實(shí)施例說(shuō)明本發(fā)明原理的附圖，本發(fā)明的以上和其它特性、特征和優(yōu)點(diǎn)將是顯而易見(jiàn)的。提供的該描述僅用于實(shí)施例，不對(duì)本發(fā)明的范圍進(jìn)行限制。以下引用的附圖標(biāo)記表示所述附圖。

圖1所示的半導(dǎo)體結(jié)構(gòu)顯示了本發(fā)明的一個(gè)實(shí)施方式。在圖1的底部，顯示了單晶基材(1)。

在半導(dǎo)體結(jié)構(gòu)的左側(cè)，在基材(1)上布置了由屬于單晶基材(1)的頂表面的底表面以及非晶體側(cè)壁(2)限定的第一受限空間。受限空間的基底是任選的，并且如所示不是基材(1)的平坦表面，而是具有v形狀，即，形成溝槽，該溝槽是由兩個(gè)以相對(duì)于非晶體側(cè)壁(2)呈角度的表面形成的，沿著受限空間的長(zhǎng)度，并且與兩個(gè)側(cè)壁(2)以線間距離(line inter-distant)相會(huì)。受限空間可以是例如槽，以及圖1的視圖可以是垂直于該槽的縱向程度的橫截面。在受限空間內(nèi)顯示了緩沖層(3)。在緩沖層(3)的頂部上，存在第IV族單晶結(jié)構(gòu)(4)(例如，壓縮應(yīng)變或拉伸應(yīng)變結(jié)構(gòu))。結(jié)構(gòu)可以是例如納米絲。

在半導(dǎo)體結(jié)構(gòu)的右側(cè)，顯示了第二受限空間。其如同第一受限空間顯示被限制，并且其也含有緩沖層(3)。在緩沖層(3)和第IV族單晶結(jié)構(gòu)(4)之間存在中間層(i)。中間層(i)減少了緩沖區(qū)(3)和第IV族單晶結(jié)構(gòu)(4)之間的相互擴(kuò)散。優(yōu)選避免這種互相擴(kuò)散，因?yàn)檫@導(dǎo)致第IV族單晶結(jié)構(gòu)(4)不合乎希望的摻雜。中間層(i)還可提供足夠的價(jià)帶偏移。中間層(i)可以是III-V材料，其具有不同于第IV族的松弛晶格常數(shù)的第一松弛晶格常數(shù)，在該情況下，中間層形成緩沖層(3)的上部分。

中間層(i)可以是III-V材料，其具有等于第IV材料的松弛晶格常數(shù)的松弛晶格常數(shù)，在該情況下，中間層的厚度必須小于由于晶格常數(shù)失配所誘發(fā)的應(yīng)變?cè)谥虚g層的頂部發(fā)生釋放的厚度。

中間層(i)可以是第IV族材料，在該情況下，其形成第IV族單晶結(jié)構(gòu)(4)的下部分。

不需要在半導(dǎo)體結(jié)構(gòu)中同時(shí)存在(左和右)兩個(gè)受限空間。它們只是表示可以根據(jù)本發(fā)明形成半導(dǎo)體結(jié)構(gòu)的部件的兩個(gè)結(jié)構(gòu)例子。在實(shí)施方式中，半導(dǎo)體結(jié)構(gòu)可以僅包括左邊受限空間的結(jié)構(gòu)。在其他實(shí)施方式中，半導(dǎo)體結(jié)構(gòu)可以僅包括右邊受限空間的結(jié)構(gòu)。

圖2顯示本發(fā)明的實(shí)施方式。附圖具有兩個(gè)被縱向虛線劃界的部分。附圖的左邊部分是(在對(duì)緩沖層(3)進(jìn)行蝕刻之前的)結(jié)構(gòu)的初始狀態(tài)。附圖的右邊部分是(在對(duì)緩沖層(3)進(jìn)行蝕刻之后的)結(jié)構(gòu)狀態(tài)。結(jié)構(gòu)的初始狀態(tài)如圖1所示。在由蝕刻得到的結(jié)構(gòu)中，去除了緩沖層(3)(左邊)或者去除了中間層(i)(右邊)，從而釋放了第IV族半導(dǎo)體結(jié)構(gòu)(4)。

圖3顯示本發(fā)明的實(shí)施方式。附圖具有兩個(gè)被縱向虛線劃界的部分。附圖的左邊部分是(在對(duì)緩沖層(3)進(jìn)行蝕刻之前的)結(jié)構(gòu)的初始狀態(tài)。附圖的右邊部分是(在對(duì)緩沖層(3)進(jìn)行蝕刻之后的)結(jié)構(gòu)狀態(tài)。在附圖的左邊部分，顯示存在緩沖層(3)的結(jié)構(gòu)的初始狀態(tài)。在附圖的右側(cè)，顯示對(duì)緩沖層(3)進(jìn)行蝕刻之后的結(jié)構(gòu)狀態(tài)，從而釋放了納米片(4)。

圖4所示的半導(dǎo)體結(jié)構(gòu)顯示了本發(fā)明的一個(gè)實(shí)施方式。在圖4的底部，顯示了單晶基材(1)。

在半導(dǎo)體結(jié)構(gòu)的左側(cè)，在基材(1)上布置了由屬于單晶基材(1)的頂表面的底表面以及非晶體側(cè)壁(2)限定的第一受限空間。受限空間的基底是任選的，并且如所示不是基材(1)的平坦表面，而是在基材(1)中刻開(kāi)，從而形成溝槽，該溝槽是由兩個(gè)以相對(duì)于非晶體側(cè)壁(2)呈角度的表面形成的，沿著受限空間的長(zhǎng)度，并且與兩個(gè)側(cè)壁(2)以線間距離(line inter-distant)相會(huì)。受限空間可以是例如槽，以及圖1的視圖可以是垂直于該槽的縱向程度的橫截面。在受限空間內(nèi)顯示了緩沖層(3)。在緩沖層的頂部上，存在具有拉伸應(yīng)變的第IV族單晶結(jié)構(gòu)(4t)。結(jié)構(gòu)可以是例如納米絲。

在半導(dǎo)體結(jié)構(gòu)的右側(cè)，在基材(1)上布置了由屬于單晶基材(1)的相同頂表面的底表面以及非晶體側(cè)壁(2)限定的第二受限空間。受限空間的基底是任選的，并且如所示不是基材(1)的平坦表面，而是在基材(1)中刻開(kāi)，從而形成溝槽，該溝槽是由兩個(gè)以相對(duì)于非晶體側(cè)壁(2)呈角度的表面形成的，沿著受限空間的長(zhǎng)度，并且與兩個(gè)側(cè)壁(2)以線間距離(line inter-distant)相會(huì)。受限空間可以是例如槽，以及圖1的視圖可以是垂直于該槽的縱向程度的橫截面。顯示在受限空間內(nèi)的結(jié)構(gòu)的左側(cè)上存在緩沖層(3)，其是由與緩沖層(3)相同的材料制造的。在緩沖層(3)的頂部上，存在具有壓縮應(yīng)變的第IV族單晶結(jié)構(gòu)(4c)。結(jié)構(gòu)可以是例如納米絲。

圖5顯示用于形成半導(dǎo)體結(jié)構(gòu)的實(shí)施方式中，所述半導(dǎo)體結(jié)構(gòu)包括壓縮應(yīng)變第IV族單晶結(jié)構(gòu)(4c)和拉伸應(yīng)變第IV族單晶結(jié)構(gòu)(4t)共享相同緩沖層(3)，方法可以包括：

a1.使得III-V或II-VI緩沖層(3)在單晶基材(1)上以及在被(任選和未示出的)非晶體側(cè)壁限制的空間內(nèi)進(jìn)行外延性生長(zhǎng)，如果存在的話，所述空間具有1-10微米的寬度，其中，形成III-V或II-VI緩沖層(3)朝向遠(yuǎn)離單晶基材(1)的表面的材料具有第一松弛晶格常數(shù)，

a2.在緩沖層(3)中蝕刻至少三個(gè)平行槽，

a3.用非晶體材料(2)填充槽，從而形成至少三個(gè)平行非晶體壁(2)，

a4.任選地，去除在步驟a3中不在槽中沉積的任意非晶體材料(2)(例如，采用諸如化學(xué)機(jī)械平面化之類的技術(shù))，

a5.通過(guò)使得平行非晶體側(cè)壁(2)之間存在的緩沖層(3)凹下去來(lái)形成至少第一腔體(6a)和第二腔體(6b)，凹至對(duì)應(yīng)于待生長(zhǎng)的第IV族半導(dǎo)體結(jié)構(gòu)(4)的高度的深度，每個(gè)所述腔體(6a、6b)被一對(duì)平行非晶體側(cè)壁(2)和緩沖區(qū)底部(3)限制，

b.在步驟a1期間和/或步驟a1之后以及步驟d1之前的任意時(shí)刻，對(duì)所述緩沖層(3)進(jìn)行退火，

d1.在所述緩沖區(qū)底部(3)上或者在所述第一腔體(6a)內(nèi)，外延性生長(zhǎng)至少一個(gè)第IV族單晶結(jié)構(gòu)(4t)，所述至少一個(gè)第IV族單晶結(jié)構(gòu)(4t)是由具有高于所述第一松弛晶格常數(shù)的松弛晶格常數(shù)的材料制造的，

d2.在所述緩沖區(qū)底部(3)上或者在所述第二腔體(6b)內(nèi)，外延性生長(zhǎng)至少一個(gè)第IV族單晶結(jié)構(gòu)(4c)，所述至少一個(gè)第IV族單晶結(jié)構(gòu)(4t)是由具有低于所述第一松弛晶格常數(shù)的松弛晶格常數(shù)的材料制造的，

d3.通過(guò)使得非晶體側(cè)壁(2)凹下去，將第IV族單晶結(jié)構(gòu)(4t、4c)的側(cè)壁(7)暴露出來(lái)。

圖6顯示用于形成半導(dǎo)體結(jié)構(gòu)的實(shí)施方式中，所述半導(dǎo)體結(jié)構(gòu)包括壓縮應(yīng)變第IV族單晶結(jié)構(gòu)(4c)和拉伸應(yīng)變第IV族單晶結(jié)構(gòu)(4t)共享相同緩沖層(3)，方法可以包括如下步驟：

可以通過(guò)如下獲得圖6的第一行的左側(cè)的結(jié)構(gòu)：

p1.提供基材(1)，

p2.在所述基材(1)中蝕刻2個(gè)平行槽，

p3.用非晶體材料(2)填充槽，從而形成兩個(gè)平行非晶體側(cè)壁(2)。

可以通過(guò)如下方式獲得圖6的第一行的中間結(jié)構(gòu)：將兩個(gè)非晶體側(cè)壁(2)之間存在的基材材料(1)蝕刻掉，從而形成由非晶體側(cè)壁(2)限制的空間(8)。

可以通過(guò)如下方式獲得圖6的第一行的右邊結(jié)構(gòu)：通過(guò)用III-V或II-VI緩沖材料(3)來(lái)填充空間(8)，這是通過(guò)在由第一和第二平行非晶體側(cè)壁(2)限定的空間(8)內(nèi)的單晶基材(1)上外延性生長(zhǎng)III-V或II-VI緩沖層(3)，所述空間(8)具有例如1-10微米的寬度，其中，形成III-V或II-VI緩沖層(3)朝向遠(yuǎn)離單晶基材(1)的表面的材料具有第一松弛晶格常數(shù)。

通過(guò)如下方式獲得圖6的第二行的左邊的結(jié)構(gòu)：

a2.在第一和第二非晶體側(cè)壁(2)之間的緩沖層(3)中蝕刻至少一個(gè)槽并且與它們平行，

a3.用非晶體材料(2)填充所述至少一個(gè)槽，從而至少形成另一非晶體側(cè)壁(2)，

a4.任選地，去除在步驟a3中不在槽中沉積的任意非晶體材料(2)(例如，采用諸如化學(xué)機(jī)械平面化之類的技術(shù))。

通過(guò)如下方式獲得圖6的中間行的中間結(jié)構(gòu)：

a5.通過(guò)使得平行非晶體側(cè)壁(2)之間存在的緩沖層(3)凹下去來(lái)形成至少第一腔體(6a)和第二腔體(6b)，凹至對(duì)應(yīng)于待生長(zhǎng)的第IV族半導(dǎo)體結(jié)構(gòu)(4)的高度的深度，每個(gè)所述腔體(6a、6b)被一對(duì)平行非晶體側(cè)壁(2)和緩沖區(qū)底部(3)限制。

在提供緩沖層(3)之后以及在步驟d1之前，在任意步驟對(duì)緩沖層進(jìn)行退火。

通過(guò)如下方式獲得圖6的中間行的右邊的結(jié)構(gòu)：

d1.在所述緩沖區(qū)底部(3)上或者在所述第一腔體(6a)內(nèi)，外延性生長(zhǎng)至少一個(gè)第IV族單晶結(jié)構(gòu)(4t)，所述至少一個(gè)第IV族單晶結(jié)構(gòu)(4t)是由具有高于所述第一松弛晶格常數(shù)的松弛晶格常數(shù)的材料制造的。

通過(guò)如下方式獲得圖6的底端行的左邊的結(jié)構(gòu)：

d2.在所述緩沖區(qū)底部(3)上或者在所述第二腔體(6b)內(nèi)，外延性生長(zhǎng)至少一個(gè)第IV族單晶結(jié)構(gòu)(4c)，所述至少一個(gè)第IV族單晶結(jié)構(gòu)(4t)是由具有低于所述第一松弛晶格常數(shù)的松弛晶格常數(shù)的材料制造的。

通過(guò)如下方式獲得圖6的較下行的右邊的結(jié)構(gòu)：

d3.通過(guò)使得非晶體側(cè)壁(2)凹下去，將第IV族單晶結(jié)構(gòu)(4)的側(cè)壁(7)暴露出來(lái)。

達(dá)到體現(xiàn)本發(fā)明的目的的其它設(shè)置對(duì)本領(lǐng)域技術(shù)人員是顯而易見(jiàn)的。

應(yīng)理解，雖然本文已對(duì)本發(fā)明裝置的優(yōu)選實(shí)施方式、特定構(gòu)造和構(gòu)型以及材料進(jìn)行了討論，但是可對(duì)形式和細(xì)節(jié)進(jìn)行各種改變或修改，而不背離本發(fā)明的范圍和精神。例如，上文給出的任意公式僅僅是可以使用的工藝的代表?？梢韵蚩驁D添加或者刪除功能性，并且功能塊之間的操作可以互換?？梢詫?duì)所述方法增加或減少步驟而不背離本發(fā)明的范圍。